CN110855914A - 一种通用型emccd单板相机系统 - Google Patents

Abstract

本发明公开了一种通用型EMCCD单板相机系统，包括镜头、计算机、EMCCD器件背板和底板，底板包括系统供电单元、FPGA控制单元、串口控制单元、DDR2存储单元、转移时钟驱动单元、倍增时钟驱动单元、低通滤波单元、两路相关双采样A/D转换单元、电平转换单元、Cameralink输入接口单元、Cameralink输出接口单元。本发明采用单板驱动，相较于之前多板系统，避免了板间时序相位关系的错位麻烦，相较于相机而言又可满足多种芯片的测试应用，满足工业级别测试系统的需求；针对不同型号的EMCCD，软件上更改时许驱动，硬件上只需要设计不同的EMCCD底座即可。

Description

一种通用型EMCCD单板相机系统

技术领域

本发明属于微光成像技术领域，特别是一种通用型EMCCD(电子倍增CCD)单板相机系统。

背景技术

CCD(电荷耦合器件)是上世纪70年代发明的，有体积小、噪声低、寿命长等优点。近年来，人们逐渐不满足于CCD在可见光领域的应用，开始逐步拓展到微光领域。微光指的是夜间或者低照度环境条件下比较微弱的光或是能量低到不足以引起人类视觉感官的光。在这种条件下对目标所发出的或者反射星光月光等远低于正常光照的微弱光进行探测成像，就需要微光成像技术。该技术原理是探测器探测到微弱信号后对其进行放大、传输、转换、处理等操作，最终获得人类视觉可识别的清晰图像。该技术是在不需要主动照明的情况下，将人眼难以观测到的微光图像转变为容易识别的清晰图像，弥补了人眼视觉的局限性。

目前，像增强CCD(ICCD)、电子轰击CCD(EBCCD)、电子倍增CCD(EMCCD)、这三种CCD传感器在微光领域广泛应用。

ICCD是将像增强器和普通CCD相结合，微弱的入射光照射光电阴极产生光生电子，在微通道板内实现电子倍增，倍增过的电子轰击荧光屏产生高于入射光的光子图像，然后CCD通过光纤采集该光子图像。该一系列步骤实现对入射光探测的增强。ICCD优点在于灵敏度和分辨率的提高；缺点在于其噪声大、量子效率低、图像失真等。

EBCCD去除了ICCD中荧光屏的设计，从而使体积变小。光生电子通过微通道板倍增后直接轰击CCD成像区，从而实现入射光的增强。其缺点是EBCCD在光生电子产生的同时，会产生一些离子，这些额外产生的离子经过加速后会对CCD造成辐射损伤，导致暗电流和漏电流的增大，并且影响器件的使用寿命。

EMCCD不同于ICCD和EBCCD，没有在CCD成像之前对电子进行倍增，而是在CCD信号读出的过程中进行倍增；由于没有使用真空特性的像增强器，而是将全固态电子倍增寄存器嵌入CCD器件中，实现片上增益，而且不怕强光。该结构只是在CCD读出寄存器后加倍增级，因此继承了CCD使用寿命长的优点。同时由于简化了电子倍增结构，大大减小了传感器的体积，且有效地减少了电荷倍增噪声，可获得更高的探测灵敏度。

目前在全世界范围内有能力生产成熟的EMCCD器件的有美国的TI公司和英国的E2V公司。之后随着半导体制造工艺与生产工艺上的突破，俄罗斯和乌克兰等国家在EMCCD制造方面也取得了不少成果。我国在EMCCD领域起步较晚，但是到目前已研制成功分辨率为1024*1024的EMCCD器件。

对于不同的EMCCD器件而言，还需要成熟的芯片测试平台和成熟的电子控制系统。专利201510890489.9《CCD相机、多参数可控电子倍增CCD成像系统及方法》设计一种EMCCD相机系统，使EMCCD芯片应用相机化、小型化，但是该系统只针对一款芯片，如果用于测试，会具有很大的局限性。专利201710524708.0《通用型电子倍增CCD驱动系统及其方法》和论文《一种通用型EMCCD驱动系统》设计了一种通用性EMCCD驱动电子系统，可以驱动大多数的EMCCD芯片，但是，该系统由多块板卡组成，换芯片调试繁琐。论文《EMCCD成像组件研究》中设计的单板相机系统只针对一款芯片做的电路设计，亦存在局限性，且没有图像处理功能。

发明内容

本发明的目的在于提供一种通用的EMCCD单板相机系统，可实现针对多个型号的芯片的成像，为芯片测试平台提供电子控制部分，可通过计算机发送指令来控制相机系统的参数和工作模式，可接收输入的视频数据流，可在硬件上对图像做算法处理。

实现本发明目的的技术解决方案为：一种通用型EMCCD测试系统，包括镜头、计算机、EMCCD器件背板和底板，底板包括系统供电单元、FPGA控制单元、串口控制单元、DDR2存储单元、转移时钟驱动单元、倍增时钟驱动单元、低通滤波单元、两路相关双采样A/D转换单元、电平转换单元、Cameralink输入接口单元、Cameralink输出接口单元，系统供电单元为上述其他单元连接，提供稳定的电压；FPGA控制单元分别与时钟驱动单元、高速A/D转换单元、CameraLink接口单元和串口控制单元连接；EMCCD器件背板包括EMCCD传感器芯片和偏置电压单元，通过接插件与底板上的系统供电单元、时钟驱动单元、低通滤波单元连接；所述计算机包括显示单元、串口软件单元和图像采集卡单元，该串口软件单元与串口控制单元连接，用于发送指令；图像采集卡单元与Cameralink输出接口单元连接，用于接收图像数据。

本发明与现有技术先比，其显著优点：(1)针对不同型号的EMCCD，代码上更改时许驱动，硬件上只需要设计不同的EMCCD底座即可，即对事先写好的Verilog代码一键烧写，方便实现针对不同型号电子倍增CCD的驱动。(2)通过串口可以修改水平、垂直、倍增时钟驱动的相位、周期和幅值等参数，极大方便对不同芯片的调试和测试。(3)针对不同EMCCD芯片，设计不同的EMCCD器件背板，背板上通过电阻分压提供不同的偏置电压，不需要繁琐的SPI控制DAC来实现，功耗更低，调试更简单。(4)作为一个可以用于测试的电子学系统，可以通过串口发送像素速率、积分时间、增益倍数、输出通道选择等控制指令，实现多项参数的可控选择，方便测试。(5)作为用于演示成像的相机系统，该系统电路设计有两片DDR2，可以对获得的原始图像在硬件上进行简单的图像处理，能够实现图像增强、边缘检测等功能。(6)电路设计有一路base模式的Cameralink输出和一路base模式的Cameralink输入，可实现外接输入视频信号和EMCCD输出视频信号的处理，比如裁剪、选通输出等。

下面结合附图对本发明作进一步详细描述。

附图说明

图1是本发明通用型EMCCD单板相机系统的总体结构示意框图。

图2是本发明中编写的代码数据流向构成框图。

图3是本发明中倍增时钟驱动示意框图。

图4是本发明中低通滤波单元电路示意图。

图5是本发明中模数转换单元电路示意图。

图6是本发明中电平转换单元电路示意图。

图7是使用电子倍增CCD芯片CCD97成像效果图。

图8是使用电子倍增CCD芯片CCD201成像效果图。

图9是本发明用于图像处理前后的图像。

具体实施方式

结合图1，本发明的通用型EMCCD单板相机系统，包括镜头1、计算机2、EMCCD器件背板3和底板4，其中底板4是本发明的主要组件。底板4包括系统供电单元4-1、FPGA控制单元4-2、串口控制单元4-3、转移时钟驱动单元4-5、倍增时钟驱动单元4-6、低通滤波单元4-7、两路相关双采样A/D转换单元4-8、电平转换单元4-9、Cameralink输出接口单元4-10。系统供电单元4-1分别与上述其他单元连接，提供稳定的电压；FPGA控制单元4-2分别与转移时钟驱动单元4-5、倍增时钟驱动单元4-6、电平转换单元4-9、CameraLink接口单元4-10和串口控制单元4-3连接。EMCCD器件背板3包括EMCCD传感器芯片3-1、偏置电压单元3-2和模拟信号读出单元3-3，EMCCD器件背板3(更换EMCCD传感器芯片3-1就可以实现多型号)通过接插件与底板4上的系统供电单元4-1、转移时钟驱动单元4-5、倍增时钟驱动单元4-6、低通滤波单元4-7连接。低通滤波单元4-7接收模拟信号读出单元3-3输出的模拟信号后与相关双采样A/D转换单元4-8连接进行模数转换，再经过电平转换单元4-9，最后传输到FPGA控制单元4-2。EMCCD器件背板3通过固定结构与镜头1连接。计算机2包括显示单元2-1、串口软件单元2-2和图像采集卡单元2-3。串口软件单元2-2与串口控制单元4-3连接，用于发送指令；图像采集卡单元2-3与Cameralink输出接口单元4-10连接，用于接收图像数据。

本发明通用型EMCCD单板相机系统作为测试系统中的电子学系统，相机系统直接成像的过程为：将用Verilog硬件语言编写适配具体EMCCD传感器芯片3-1的驱动程序烧录到FPGA控制单元4-2中，FPGA控制单元4-2产生EMCCD传感器芯片3-1工作所需不同的时序控制信号，一部分时序控制信号通过转移时钟驱动单元4-5，一部分通过倍增时钟驱动单元4-6，得到适配EMCCD传感器芯片3-1的驱动信号。系统供电单元4-1经过偏置电压单元3-2产生EMCCD传感器芯片3-1所需要的偏置电压，EMCCD传感器芯片3-1接收到正确的驱动信号和直流偏置后产生代表图像数据的点荷包，经过转移、转换输出为模拟图像数据信号，具体表现为微弱的模拟电平信号。模拟电平信号先经过模拟信号读出单元3-3提高驱动能力，再连接到低通滤波单元4-7进行滤波去噪和放大，这个过程称为预处理。经过预处理后的模拟图像数据信号进入相关双采样A/D转换单元4-8进行采样和模数转换，由于电平标准的不同，经过采样和模数转换后需要再经过电平转换单元4-9送入FPGA控制单元4-2进行缓存，FPGA控制单元4-2将缓存的数据依次读出至Cameralink输出接口单元4-10。Cameralink输出接口单元4-10与计算机2用线缆相连，最后成像。如需控制更改某些参数，FPGA控制单元4-2在接收到串口控制单元4-3的控制指令并解码后改变对应的寄存器来更改。

本发明通用型EMCCD单板相机系统作为测试系统中的电子学系统，相机系统成像需要控制相机系统的各项参数和工作模式。FPGA控制单元4-2通过串口控制单元4-3接受计算机2的指令，来控制像素速率、积分时间、倍增增益、输出通道选择等参数。串口控制单元4-3采用RS232协议，每次传输40位，其中高8位的标志位和低32位的内容位，标志位是定位系统要更改的项目，内容位是告诉系统将定位好的项目改成具体的内容。串口控制单元4-3发送的40位的指令会缓存在FPGA控制单元4-2内，FPGA控制单元4-2读取该指令，会更改不同寄存器的值，不同的寄存器对应不同的项目，更改寄存器的值也就相应更改了该项目的内容。具体通过更改时钟频率对应寄存器来更改像素速率、通过更改每帧图像点荷包转移后的延时时间对应寄存器来更改积分时间、通过更改DAC的输入幅值对应寄存器来更改倍增增益、通过更改时序信号的相位对应寄存器来控制输出通道的选择。

结合图1，本发明的通用型EMCCD单板相机系统，也可作为演示成像的相机系统。除了用到上述包含的组件单元和连接外，还包括DDR2存储单元4-4和Cameralink输入接口单元4-11，DDR2存储单元4-4与FPGA控制单元4-2连接，用于存储图像数据。Cameralink输入接口单元4-11与FPGA控制单元4-2连接，用于接收外部输入数据流。FPGA控制单元4-2将EMCCD图像数据存储至DDR2存储单元4-4。通过对DDR2存储单元4-4的控制，完成对视频数据信号的读写，最终完成一些简单的图像处理。本发明的通用型EMCCD单板相机系统也可用于接收视频数据流并处理，具体实现流程为：由外部视频数据信号通过Cameralink输入接口单元4-11输入到FPGA控制单元4-2，由FPGA控制单元4-2存储至DDR2存储单元4-4。通过对DDR2存储单元4-4的控制，完成对视频数据信号的读写，最终完成一些简单的图像处理。也可与相机系统本身输出的EMCCD图像数据一起处理。

本发明的系统供电单元4-1包括四个部分，系统采用LDO的方式供电。供电电源V1部分通过LDO电源芯片TPS74401、MSK5230等产生+3.3V、+2.5V、+1.8V、+1.2V等供FPGA控制单元4-2使用；+3.3V还要供CameraLink输入接口单元4-11、CameraLink输出接口单元4-10、串口控制单元4-3、电平转换单元4-9使用；+3.3V和+1.8V通过TPS51200产生+0.9V给DDR2存储单元4-4使用；供电电源V2部分通过LDO电源芯片MSK5201、MSK5231、LM137等产生+5V、+12V、-5V给转移时钟驱动单元4-5和相关双采样A/D转换单元4-8供电。供电电源V3部分经过磁珠电容组成的π型滤波器给倍增时钟驱动单元4-6高压运放部分供电；供电电源V4部分通过MSK5230产生+28V给偏置电压单元3-2部分供电，经电阻分压后供EMCCD传感器芯片3-1使用。

本发明的FPGA控制单元4-2控制整个系统的工作，工作之前需要编写Verilog硬件代码烧写到FPGA控制单元4-2中，图2为整个系统代码的构成。系统需要作为用于测试的电子学系统成像时，FPGA控制单元4-2产生正确严格的时序驱动信号交给转移时钟驱动单元4-5和倍增时钟驱动单元4-6来得到EMCCD传感器芯片3-1所需的驱动信号；接收相关双采样A/D转换单元4-8和电平转换单元4-9输出的图像信号缓存并且按照Cameralink接口协议将数据传送至计算机2成像。系统需要作为演示相机成像时，FPGA控制单元4-2将图像信号缓存到DDR2存储单元4-4，以供后期处理。FPGA控制单元4-2也可接受Cameralink输入接口单元4-11输入的图像数据，并将其缓存到DDR2存储单元4-4，以供后期处理。

本发明的转移时钟驱动单元4-5使用的核心芯片是EL7457。EL7457的可以接受FPGA控制单元4-2产生的时序脉冲信号进行电平转换过后输出为满足EMCCD传感器芯片3-1要求的转移时钟驱动信号；本发明使用4片EL7457引出16路转移时钟驱动信号，其中8路在电平转换单元后加了向下的钳位电路，另外8路无负电压钳位。总体摆幅可以达到-5～12V，可以满足大部分EMCCD传感器芯片的工作要求。

结合图3，本发明的倍增时钟驱动单元4-6包括DAC部分、低压滤波运放部分、高压运放部分和钳位电路部分。FPGA控制单元4-2产生DAC需要的的14对差分数据信号、1对差分时钟信号和1个单端控制信号。DAC接收到后将数字信号转换为模拟的类正弦波信号。低压滤波运放部分将该信号平滑处理后给高压运放部分，做放大处理，得到满足EMCCD传感器工作幅值要求的倍增驱动信号。最后在经过一个可调节的向上钳位电路后传送至EMCCD器件背板3驱动EMCCD传感器芯片3-1。由于本发明倍增时钟驱动单元4-6只包含一路倍增通道，故不适用于多通道EMCCD的成像。

EMCCD器件背板3包括EMCCD传感器芯片3-1、偏置电压单元3-2和模拟信号读出单元3-3。转移时钟驱动单元4-5和倍增时钟驱动单元4-6通过连接器连接到背板3，产生的时序驱动信号直接供给EMCCD传感器芯片3-1。供电电源V4产生的+28V通过连接器连接到背板3，再经过电阻分压产生EMCCD传感器芯片3-1所需的不同的偏置电压。EMCCD传感器芯片3-1在时钟驱动信号和偏置电压驱动信号的作用下，会产生光生电子，从其内部的读出寄存器输出模拟的图像信号。该图像信号给到模拟信号读出单元3-3，提高驱动能力后输出给到底板4上的低通滤波单元4-7。模拟信号读出单元3-3采用ADI公司用于CCD输出的运放ADA4800，在几乎没有模拟信号失真的情况下提高驱动能力，并且可以避免后级电路噪声的引入。

结合图4，低通滤波单元4-7采用两个二阶有源低通滤波器级联组成四阶低通滤波器的结构。工作时，EMCCD传感器芯片3-1输出的视频模拟信号经过提高驱动能力的ADA4800后输入低通滤波单元4-7。本发明中低通滤波单元4-7采用LMH6715芯片，该芯片由两个相同的运算放大器构成，每部分搭配合适的阻容构成低通滤波器。信号从低通滤波单元4-7完成阻抗转换和滤波放大功能后输出，进入相关双采样A/D转换单元4-8

结合图5，相关双采样A/D转换单元4-8选用原DATEL公司的ADCDS1410芯片，芯片的3、4、5号脚是不同模式下连接从低通滤波单元4-7送出的模拟信号；10号脚到24号脚是ADC转换后的14位并行数字信号和一路满量程标志信号；27号脚是数据有效信号；25和26号脚接受FPGA控制单元4-2发送的采样点等信号；30、31号脚用来控制该芯片工作的时钟频率。

结合图6，由于选用的ADCDS1410输出的数字信号是5V逻辑电平，而FPGA接受的是3.3V逻辑电平，所以需要增加电平转换单元4-9。本发明采用TI公司的SN74ALVC164245。除了14位的数据信号并行输出外，ADCDS1410还输出2位标志信号，SN74ALVC164245支持16个通道并行转换，可以消除由于芯片件造成的信号间的不同步问题。

Cameralink输出接口单元4-10采用典型的Base模式传输数据，使用编码芯片DS90CR287将FPGA控制单元4-2缓存的14位数据信号为符合Cameralink协议的5对差分信号输出。其优点是抗干扰能力强、传输距离远，是当前通用的图像传输接口。同样，本发明的Cameralink输入接口单元4-11也采用Base模式传输数据，使用解码芯片DS90CR288将外部输入的五对差分信号解码为14位的单端数据信号给FPGA控制单元4-2缓存，便于后期处理。

DDR2存储单元4-4主要用于图像数据的存储。由于一帧图像本身的数据较大，当需要完整的一帧图像来计算相关参数时，FPGA缓存容量不够，就需要存储到DDR2中。本发明的DDR2存储单元4-4由2片MICRON公司的MT47H64M16HR-3IT DDR2芯片，总容量为2Gbit；2片DDR2组成32bit总线模式，FPGA和DDR2之间的读写数据带宽高达8.5Gb；这样的配置，可以满足大多数视频处理的需求。DDR2正常工作需要给地址线和控制线提供端接电压VTT和DDR2参考电压VREF，两者都是0.9V，在本发明中使用专门用于DDR2的TPS51200来提供电源。

计算机1主要用于图像数据的采集和显示，CameraLink采集卡装在计算机1背板插槽上，配合相应软件，能实时显示图像数据的帧频、分辨率等信息，还能存储图像或视频序列到计算机1上。

通过更换不同的EMCCD器件背板3，再加上通过Verilog硬件语言的便捷性，本发明可以支持多种型号的EMCCD工作需求，实现不同型号的EMCCD驱动成像、图像处理和测试。图7、图8是本发明在室外用不同型号的EMCCD成像效果。本发明还支持DDR2读写和处理，图9是图像处理前后的对比，本发明处理后的图像更为清晰。

Claims (10)

1.一种通用型EMCCD单板相机系统，其特征在于包括镜头(1)、计算机(2)、EMCCD器件背板(3)和底板(4)，所述底板(4)包括系统供电单元(4-1)、FPGA控制单元(4-2)、串口控制单元(4-3)、转移时钟驱动单元(4-5)、倍增时钟驱动单元(4-6)、低通滤波单元(4-7)、两路相关双采样A/D转换单元(4-8)、电平转换单元(4-9)、Cameralink输出接口单元(4-10)，所述系统供电单元(4-1)分别与各单元连接，提供稳定的电压；FPGA控制单元(4-2)分别与转移时钟驱动单元(4-5)、倍增时钟驱动单元(4-6)、电平转换单元(4-9)、CameraLink接口单元(4-10)和串口控制单元(4-3)连接；

所述EMCCD器件背板(3)包括EMCCD传感器芯片(3-1)、偏置电压单元(3-2)和模拟信号读出单元(3-3)，EMCCD器件背板(3)通过接插件与底板(4)上的系统供电单元(4-1)、转移时钟驱动单元(4-5)、倍增时钟驱动单元(4-6)、低通滤波单元(4-7)连接，低通滤波单元(4-7)接收模拟信号读出单元(3-3)输出的模拟信号后与相关双采样A/D转换单元(4-8)连接进行模数转换，再经过电平转换单元(4-9)，最后传输到FPGA控制单元(4-2)；EMCCD器件背板(3)通过固定结构与镜头(1)连接；

所述计算机(2)包括显示单元(2-1)、串口软件单元(2-2)和图像采集卡单元(2-3)，该串口软件单元(2-2)与串口控制单元(4-3)连接，用于发送指令；图像采集卡单元(2-3)与Cameralink输出接口单元(4-10)连接，用于接收图像数据。

2.根据权利要求1所述的系统，其特征在于作为电子学系统直接成像的过程为：将用Verilog硬件语言编写适配具体EMCCD传感器芯片(3-1)的驱动程序烧录到FPGA控制单元(4-2)中，FPGA控制单元(4-2)产生EMCCD传感器芯片(3-1)工作所需不同的时序控制信号，一部分时序控制信号通过转移时钟驱动单元(4-5)，一部分通过倍增时钟驱动单元(4-6)，得到适配EMCCD传感器芯片(3-1)的驱动信号；EMCCD传感器芯片(3-1)接收到正确的驱动信号和直流偏置后产生代表图像数据的点荷包，经过转移、转换输出为模拟图像数据信号，具体为微弱的模拟电平信号；模拟电平信号先经过模拟信号读出单元(3-3)提高驱动能力，再连接到低通滤波单元(4-7)进行滤波去噪和放大后，进入相关双采样A/D转换单元(4-8)进行采样和模数转换，再经过电平转换单元(4-9)送入FPGA控制单元(4-2)进行缓存，FPGA控制单元(4-2)将缓存的数据依次读出至Cameralink输出接口单元(4-10)，Cameralink输出接口单元(4-10)与计算机(2)用线缆相连，最后成像。

3.根据权利要求1所述的系统，其特征在于作为电子学系统成像需要控制相机系统的各项参数和工作模式，即FPGA控制单元(4-2)通过串口控制单元(4-3)接受计算机(2)的指令，来控制像素速率、积分时间、倍增增益、输出通道选择参数；串口控制单元(4-3)采用RS232协议，串口控制单元(4-3)发送指令缓存在FPGA控制单元(4-2)内，FPGA控制单元(4-2)读取该指令，更改不同寄存器的值。

4.根据权利要求1所述的系统，其特征在于还包括DDR2存储单元(4-4)和Cameralink输入接口单元(4-11)作为演示成像的相机系统，DDR2存储单元(4-4)与FPGA控制单元(4-2)连接，用于存储图像数据；Cameralink输入接口单元(4-11)与FPGA控制单元(4-2)连接，用于接收外部输入数据流；FPGA控制单元(4-2)将EMCCD图像数据存储至DDR2存储单元(4-4)，通过对DDR2存储单元(4-4)的控制，完成对视频数据信号的读写；由外部视频数据信号通过Cameralink输入接口单元(4-11)输入到FPGA控制单元(4-2)，由FPGA控制单元(4-2)存储至DDR2存储单元(4-4)，通过对DDR2存储单元(4-4)的控制，完成对视频数据信号的读写。

5.根据权利要求1所述的系统，其特征在于系统供电单元(4-1)包括四个部分，系统采用LDO的方式供电，供电电源V1部分通过LDO电源芯片供FPGA控制单元(4-2)使用；+3.3V还要供CameraLink输入接口单元(4-11)、CameraLink输出接口单元(4-10)、串口控制单元(4-3)、电平转换单元(4-9)使用；+3.3V和+1.8V通过TPS51200产生+0.9V给DDR2存储单元(4-4)使用；供电电源V2部分通过LDO电源芯片给转移时钟驱动单元(4-5)和相关双采样A/D转换单元(4-8)供电；供电电源V3部分经过磁珠电容组成的π型滤波器给倍增时钟驱动单元(4-6)高压运放部分供电；供电电源V4部分通过MSK5230产生+28V给偏置电压单元(3-2)部分供电，经电阻分压后供EMCCD传感器芯片(3-1)使用。

6.根据权利要求1所述的系统，其特征在于转移时钟驱动单元(4-5)使用的核心芯片是EL7457，该EL7457接受FPGA控制单元(4-2)产生的时序脉冲信号进行电平转换过后输出为满足EMCCD传感器芯片(3-1)要求的转移时钟驱动信号；通过4片EL7457引出16路转移时钟驱动信号，其中8路在电平转换单元后加了向下的钳位电路，另外8路无负电压钳位。

7.根据权利要求1所述的系统，其特征在于倍增时钟驱动单元(4-6)包括DAC部分、低压滤波运放部分、高压运放部分和钳位电路部分，FPGA控制单元(4-2)产生DAC需要的14对差分数据信号、1对差分时钟信号和1个单端控制信号，DAC接收到后将数字信号转换为模拟的类正弦波信号；低压滤波运放部分将该信号平滑处理后给高压运放部分，做放大处理，得到满足EMCCD传感器工作幅值要求的倍增驱动信号；在经过一个可调节的向上钳位电路后传送至EMCCD器件背板(3)驱动EMCCD传感器芯片(3-1)。

8.根据权利要求1所述的系统，其特征在于转移时钟驱动单元(4-5)和倍增时钟驱动单元(4-6)通过连接器连接到背板(3)，产生的时序驱动信号直接供给EMCCD传感器芯片(3-1)，供电电源V4产生的+28V通过连接器连接到背板(3)，再经过电阻分压产生EMCCD传感器芯片(3-1)所需的不同的偏置电压，EMCCD传感器芯片(3-1)在时钟驱动信号和偏置电压驱动信号的作用下，产生光生电子，从其内部的读出寄存器输出模拟的图像信号，该图像信号给到模拟信号读出单元(3-3)，提高驱动能力后输出给到底板(4)上的低通滤波单元(4-7)；模拟信号读出单元(3-3)采用ADI公司用于CCD输出的运放ADA4800。

9.根据权利要求1所述的系统，其特征在于低通滤波单元(4-7)采用两个二阶有源低通滤波器级联组成四阶低通滤波器的结构；工作时，EMCCD传感器芯片(3-1)输出的视频模拟信号经过提高驱动能力的ADA4800后输入低通滤波单元(4-7)；所述低通滤波单元(4-7)采用LMH6715芯片，该芯片由两个相同的运算放大器构成，每部分搭配合适的阻容构成低通滤波器，信号从低通滤波单元(4-7)完成阻抗转换和滤波放大功能后输出，进入相关双采样A/D转换单元(4-8)。

10.根据权利要求1所述的系统，其特征在于Cameralink输出接口单元(4-10)采用Base模式传输数据，使用编码芯片DS90CR287将FPGA控制单元(4-2)缓存的14位数据信号为符合Cameralink协议的5对差分信号输出；Cameralink输入接口单元(4-11)采用Base模式传输数据，使用解码芯片DS90CR288将外部输入的五对差分信号解码为14位的单端数据信号给FPGA控制单元(4-2)缓存。

Images