CN110850208B - 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法 - Google Patents

一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法 Download PDF

Info

Publication number
CN110850208B
CN110850208B CN201911119872.9A CN201911119872A CN110850208B CN 110850208 B CN110850208 B CN 110850208B CN 201911119872 A CN201911119872 A CN 201911119872A CN 110850208 B CN110850208 B CN 110850208B
Authority
CN
China
Prior art keywords
sic mosfet
laminated busbar
stray
parallel
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911119872.9A
Other languages
English (en)
Other versions
CN110850208A (zh
Inventor
胡斯登
王明阳
雷云
何湘宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201911119872.9A priority Critical patent/CN110850208B/zh
Publication of CN110850208A publication Critical patent/CN110850208A/zh
Application granted granted Critical
Publication of CN110850208B publication Critical patent/CN110850208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements

Abstract

本发明公开了一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，该方法首先搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台；在SiC MOSFET的两端并联多组额外电容，利用并联额外电容前后SiC MOSFET关断电压波形中震荡的频率信息，得到多组等效电路模型的谐振角频率，进而计算得到叠层母排的杂散电感和寄生电容，实现叠层母排的杂散参数的提取。本发明利用SiC MOSFET的高开关速度特性，以激发明显的关断电压震荡，相比于传统的间接测量法，减少了人为因素带来的测量偏差；此外，本发明能够测量叠层母排中任意区段的杂散电感与寄生电容，测量具有更高的灵活性与全面性。

Description

一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法
技术领域
本发明涉及电力电子测试技术领域，具体为一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法。
背景技术
叠层母排作为电力电子变换器中的常用电气连接件，广泛应用于柔性直流输电，新能源发电并网等高压大容量场合。叠层母排的应用大大降低了功率器件换流回路，即功率器件至直流支撑电容回路中的杂散电感，在器件具有很高的开关速度，开关过程具有很高的电流变化率di/dt时，降低关断过程中器件承受的电压尖峰，从而减小开关损耗与电磁干扰问题，保障器件及系统的可靠运行。功率器件换流回路的低感设计是叠层母排设计中需首先考虑的因素。
然而，叠层母排的设计同样需考虑其他区段的杂散电感值，例如电源至直流支撑电容的回路中，由于叠层母排同电源连接的输入端引脚普遍采用非层叠结构，使得低感设计更为困难，过大的杂散电感会增大电感与电容间的电磁能量转换，从而提高支撑电容的电流纹波幅值，增大电容与叠层母排温升，降低电容的运行可靠性与工作寿命。此外，叠层母排的电容效应有助于增加系统的抗噪声干扰能力，在保证低感设计及绝缘性能的同时，应减小正负母排间的距离以获得较大的寄生电容值。
因此，叠层母排的设计需考虑任意区段的杂散电感与寄生电容，对叠层母排任意区段的杂散参数进行准确提取，是设计叠层母排的最优几何结构，建立包含杂散参数的变换器电路模型，评估杂散参数对装置性能总体影响的重要步骤。
目前通过实验间接提取母排杂散参数的方法主要包括：1、利用叠层母排搭建双脉冲测试平台，测量功率器件开关过程中电压与电流的波形，利用杂散电感两端电压等于杂散电感与电流变化率乘积的关系式，选取特定测量时刻的电压与电流斜率进行计算的微分法；2、在微分法的基础上，通过选取开关过程中的特定区间以代替单一测量点，通过积分计算求解杂散电感，提高了测量精度与准确性的积分法。然而，不论是微分法还是积分法，测量杂散参数时都存在如下问题：1、不具有测量叠层母排寄生电容的能力；2、需人为选取测量点或积分区间，选取的主观性将影响测试的准确性；3、测试所用的支撑电容以及功率器件均位于叠层母排之上，仅能够测量功率器件换流回路的杂散电感，无法提取叠层母排任意区段的杂散电感。
发明内容
本发明的目的在于，提供一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法。本发明将叠层母排外接于SiC MOSFET的双脉冲测试平台，再利用SiC MOSFET关断电压波形中震荡的频率信息，降低了选取的主观性对测试结果的影响；此外本发明可提取叠层母排中任意区段的杂散电感与寄生电容，测量具有灵活性与全面性。
本发明的技术方案：一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台；在SiCMOSFET的两端并联多组额外电容，利用并联额外电容前后SiC MOSFET关断电压波形中的震荡频率信息，得到多组等效电路模型的谐振角频率，进而计算得到叠层母排的杂散电感和寄生电容，实现叠层母排的杂散参数的提取。
上述的基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，包括以下步骤；
a、搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台，并建立测试平台的等效电路模型；
b、在SiC MOSFET的漏极和源极两端并联多组额外电容，测量并联额外电容前的SiC MOSFET的关断电压波形，以及并联多组额外电容后的SiC MOSFET的关断电压波形；
c、根据测得的关断电压波形经傅里叶变换后的峰值频率得到并联额外电容前，以及并联多组额外电容后的谐振角频率；计算得到叠层母排的待测区段的杂散电感以及寄生电容。
前述的基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，其特征在于：所述SiC MOSFET双脉冲测试平台包括依次串联的直流支撑电容、SiC二极管与SiC MOSFET；所述SiC二极管的两端并联有负载电感，所述直流支撑电容的两端并联有吸收电容；所述SiCMOSFET源极与吸收电容负极间的PCB板设有外部电路接口，用于接入叠层母排的待测区段；其中直流支撑电容表示为C1,SiC二极管表示为D,SiC MOSFET表示为S，负载电容表示为L，吸收电容表示为C2。
前述的基于SiCMOSFET频率特性的叠层母排杂散参数提取方法，所述叠层母排的待测区段还包括额外连接件，连接件两端分别接于正负母排端口，以构建叠层母排测试区段的换流回路。
前述的基于SiCMOSFET频率特性的叠层母排杂散参数提取方法，所述步骤a中等效电路模型表征SiC MOSFET双脉冲测试平台中SiC MOSFET的关断过程，包括依次串联的阶跃电压源、测试回路的总杂散电阻、额外杂散电感、SiC MOSFET关断电容以及叠层母排的杂散电感；所述叠层母排的杂散电感的两端并联有寄生电容；其中阶跃电压源表示为Vdc；测试回路的总杂散电阻表示为Rs；额外杂散电感表示为Ls；SiC MOSFET关断电容表示为Ct；叠层母排的杂散电感表示为Lm；寄生电容表示为Cm。
前述的基于SiCMOSFET频率特性的叠层母排杂散参数提取方法，所述等效电路模型中SiC MOSFET关断电容Ct的数值取决于SiC MOSFET漏极和源极两端是否并联额外电容Ce，不并联额外电容Ce时，Ct为SiC MOSFET等效漏源电容Cds；并联额外电容Ce时，Ct为SiCMOSFET等效漏源电容Cds与额外电容Ce之和。
前述的基于SiCMOSFET频率特性的叠层母排杂散参数提取方法，所述SiC MOSFET双脉冲测试平台的等效电路模型的谐振角频率的关系式如下：
ω4LsLmCtCm-ω2(LsCt+LmCm+LmCt)+1＝0
式中：ω为谐振角频率；Ls为额外杂散电感；Lm为叠层母排的杂散电感；Ct为SiCMOSFET关断电容；Cm为寄生电容；
将多组谐振角频率代入上式，构建不同SiC MOSFET关断电容Ct下的方程组，计算得到叠层母排的杂散电感Lm以及寄生电容Cm。
与现有技术相比，本发明通过搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于SiC MOSFET的双脉冲测试平台，利用SiC MOSFET关断电压波形中震荡的频率信息，得到多组测试平台的等效电路模型的谐振角频率，进而计算得到叠层母排的待测区段中任意区段的杂散电感和寄生电容，实现叠层母排的杂散参数的提取。相比于基于IGBT的传统测试平台，本发明采用的SiC MOSFET具有更小的结电容以及更快的开关速度，使得关断过程激发的电压震荡更为明显，谐振频率更加易于测量；此外,对于常用的微分法或积分法，由于IGBT关断过程中电压与电流各个时刻的变化斜率不同，使得人为选取不同的测量点或区间将产生不同的计算结果，测量结果的主观性较强，本发明无需人工选取SiCMOSFET关断过程的测量点或测量区间，仅需对关断电压的波形进行傅里叶分析，减少了人为因素带来的测量偏差；此外，本发明将叠层母排外接于SiC MOSFET的双脉冲测试平台，并通过连接件构造并改变叠层母排待测区段的换流回路，以提取获得叠层母排中任意区段的杂散电感与寄生电容，具有更高的灵活性与全面性。
附图说明
图1为本发明的SiC MOSFET双脉冲测试平台示意图。
图2为本发明的SiC MOSFET关断过程的等效电路图。
图3为本发明实施例中Vds1的测试波形图。
图4为本发明实施例中Vds1的FFT分析频率图。
图5为本发明实施例中Vds2的测试波形图。
图6为本发明实施例中Vds2的FFT分析频率图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明，但并不作为对本发明限制的依据。
实施例：一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，按下述步骤进行：
步骤1、搭建SiC MOSFET双脉冲测试平台：如图1所示，将叠层母排的待测区段接入SiC MOSFET双脉冲测试平台；所述叠层母排还包括连接件，连接件两端分别接于正负母排端口，以构建叠层母排待测区段的换流回路。所述连接件结构根据叠层母排接口的几何结构定制，其中为了测试不同叠层母排区段的杂散电感，需改变连接件的接入位置。
所述SiC MOSFET双脉冲测试平台包括依次串联的直流支撑电容C1、SiC二极管D与SiC MOSFETS；所述SiC二极管的两端并联有负载电感L，所述直流支撑电容C1的两端并联有吸收电容C2；所述SiC MOSFET源极与吸收电容负极中的PCB板设有外部电路接口，用于接入叠层母排待测区段。
所述SiC MOSFET双脉冲测试平台中，直流支撑电容C1正极与SiC二极管D的阴极相连接,负极与SiC MOSFETS的源极相连接；SiC二极管D的阳极与SiC MOSFETS的漏极相连接，SiC MOSFETS的门级与驱动回路相连接。
所述直流支撑电容C1由三个450V、470uF的电解电容串联构成，SiC二极管D以及SiC MOSFETS选用功率等级相近的配套产品，驱动信号由Ti公司TMS320F28377数字信号处理器提供，经由UCC21521隔离驱动芯片向SiC MOSFET提供+20V/-4V的驱动信号。
作为具体的实施例，对一款风电装置的叠层母排杂散参数进行测量，测量区段选为IGBT连接端至直流侧输入/输出端，用以验证此发明具备提取IGBT换流回路之外区段中杂散参数的能力。电路的测试条件选择为：母线电压为400V-800V，测试的负载电流为10-20A，驱动电阻为5-15欧姆。测试条件的选取原则是在保证SiC MOSFET可靠工作的前提下，尽可能采用较高的测试功率与较小的驱动电阻，从而增大电压的震荡幅值。
建立SiC MOSFET双脉冲测试平台的等效电路模型，如图2所示，所述等效电路表征SiC MOSFET双脉冲测试平台中SiC MOSFET的关断过程，包括依次串联的阶跃电压源、测试回路的总杂散电阻、额外杂散电感、SiC MOSFET关断电容以及叠层母排的杂散电感；所述叠层母排的杂散电感的两端并联有寄生电容；其中阶跃电压源表示为Vdc；测试回路的总杂散电阻表示为Rs；额外杂散电感表示为Ls；SiC MOSFET关断电容表示为Ct；叠层母排的杂散电感表示为Lm；寄生电容表示为Cm。
所述的等效电路模型中，由于等效电路的频率特性不受杂散电阻的分布影响，因此仅等效为总杂散电阻Rs。
所述的等效电路模型中，额外杂散电感Ls包括PCB杂散电感、吸收电容寄生电感、额外连接件杂散电感、SiC MOSFET与SiC二极管引脚与封装内部杂散电感。
连接双脉冲电路与叠层母排的连接件不影响Lm—Cm模型的杂散参数分布，连接叠层母排正负极的连接件由于长度较短，厚度较小，引入的额外回路较小，因此对母排杂散参数的测量影响可忽略不计。
所述SiCMOSFET关断电容Ct取决于SiCMOSFET两端是否并联额外电容Ce，不并联额外电容Ce时，Ct为SiCMOSFET等效漏源电容Cds，并联额外电容Ce后，Ct为Cds与额外电容Ce之和。实施例中，选取频率特性良好的I类高压瓷片电容作为额外电容Ce。
所述SiC MOSFET双脉冲测试平台的等效电路模型的谐振角频率的关系如下：
ω4LsLmCtCm-ω2(LsCt+LmCm+LmCt)+1＝0
式中：ω为谐振角频率；Ls为额外杂散电感；Lm为叠层母排的杂散电感；Ct为SiCMOSFET关断电容；Cm为寄生电容。
所述SiC MOSFET双脉冲测试平台的等效电路为四阶RLC电路，根据谐振角频率可知,在SiCMOSFET关断电容Ct固定时，等效电路具有2个谐振频率；由此谐振角频率表示为：
Figure BDA0002275157160000081
步骤2、采用两个电压隔离探头，分别测量并联高压瓷片电容Ce前后的SiC MOSFET的门级电压Vgs作为示波器触发信号，以及SiC MOSFET的漏源电压Vds作为后续数据处理波形。并联高压瓷片电容Ce前的SiC MOSFET关断电压波形记为Vds1，并联高压瓷片电容Ce后的关断电压波形记为Vds2。Vds1波形如图3所示，Vds2波形如图5所示。测试中需截取足够时间长度的电压波形，用于提高电压波形数学分析的精确性。
步骤3、根据测得的关断电压波形，分别对Vds1和Vds2做傅里叶变换。Vds1的频谱图如图4所示，Vds2的频率图如图6所示。从图4和图6可观察到，每个关断电压波形均具有两个明显的峰值频率，对应相应等效电路的谐振频率。若电压波形的傅里叶变换难以分辨出两个明显的震荡频率，则需改变并联的瓷片电容值进行多组实验直至完成四组震荡频率的提取。
记录频谱图中的两个峰值频率作为步骤a中等效电路的谐振频率，Vds1震荡频率记为f1与f2,分别为14.14MHz以及58.03MHz；Vds2震荡频率记为f3与f4，分别为13.51MHz以及36.46MHz。
将f1、f2、f3、f4转换为相应谐振角频率ω1、ω2、ω3、ω4，以叠层母排的杂散电感Lm、叠层母排的寄生电容Cm、额外杂散电感Ls以及SiC MOSFET等效漏源电容Cds作为未知量；以SiC MOSFET漏源极两端并联的高压瓷片电容Ce以及测量的谐振角频率作为已知量；根据等效四阶RLC电路谐振角频率的关系式，构建不同SiC MOSFET关断电容Ct下的方程组，联立方程组
Figure BDA0002275157160000091
根据上式可以计算得到叠层母排的杂散电感Lm＝43.8nH，叠层母排的寄生电容Cm＝2.76nF，此外，也可计算得到额外杂散电感Ls＝63.6nH，SiC MOSFET的等效漏源电容Cds＝123.9pF。
测得叠层母排的杂散电感Lm后，申请人基于Ansys Q3D电磁场数值计算软件对其结果进行验证，Ansys Q3D电磁场数值计算软件提取的叠层母排杂散电感具有业界公认的较高准确性，对于叠层母排待测区段的几何结构提取结果为44.4nH，与本发明实施例测得的43.8nH非常的接近，测量误差小于3％。然后，申请人根据RC电桥仪器测量的叠层母排寄生电容为3.11nF，与本发明测得的Cm＝2.76nF相比，误差位于10％以内。由此可以看出，本发明具备提取IGBT换流回路之外区段中杂散参数的能力，提取的杂散电感与寄生电容结果具有较高可信度。此外，根据SiC MOSFET数据手册提取的漏源电容为120pF，与测试结果Cds＝123.9pF同样具有良好的对应关系，进一步证明了本发明的准确性与可行性。

Claims (5)

1.一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，其特征在于：搭建SiCMOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台；在SiC MOSFET的两端并联多组额外电容，利用并联额外电容前后SiC MOSFET关断电压波形中的震荡频率信息，得到多组等效电路模型的谐振角频率，进而计算得到叠层母排的杂散电感和寄生电容，实现叠层母排的杂散参数的提取；包括以下步骤；
a、搭建SiC MOSFET双脉冲测试平台，将叠层母排的待测区段外接于测试平台，并建立测试平台的等效电路模型；
b、在SiC MOSFET的漏极和源极两端并联多组额外电容，测量并联额外电容前的SiCMOSFET的关断电压波形，以及并联多组额外电容后的SiC MOSFET的关断电压波形；
c、根据测得的关断电压波形经傅里叶变换后的峰值频率得到并联额外电容前，以及并联多组额外电容后的谐振角频率；计算得到叠层母排的待测区段的杂散电感以及寄生电容；
所述SiC MOSFET双脉冲测试平台的等效电路模型的谐振角频率的关系式如下：
ω4LsLmCtCm-ω2(LsCt+LmCm+LmCt)+1＝0
式中：ω为谐振角频率；Ls为额外杂散电感；Lm为叠层母排的杂散电感；Ct为SiC MOSFET关断电容；Cm为寄生电容；
将多组谐振角频率代入上式，构建不同SiC MOSFET关断电容Ct下的方程组，计算得到叠层母排的杂散电感Lm以及寄生电容Cm。
2.根据权利要求1所述的基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，其特征在于：所述SiC MOSFET双脉冲测试平台包括依次串联的直流支撑电容、SiC二极管与SiC MOSFET；所述SiC二极管的两端并联有负载电感，所述直流支撑电容的两端并联有吸收电容；所述SiC MOSFET源极与吸收电容负极间的PCB板设有外部电路接口，用于接入叠层母排的待测区段；其中直流支撑电容表示为C1,SiC二极管表示为D,SiC MOSFET表示为S，负载电容表示为L，吸收电容表示为C2。
3.根据权利要求1所述的基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，其特征在于：所述叠层母排的待测区段还包括额外连接件，连接件两端分别接于正负母排端口，以构建叠层母排测试区段的换流回路。
4.根据权利要求1所述的基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，其特征在于：所述步骤a中等效电路模型表征SiC MOSFET双脉冲测试平台中SiC MOSFET的关断过程，包括依次串联的阶跃电压源、测试回路的总杂散电阻、额外杂散电感、SiC MOSFET关断电容以及叠层母排的杂散电感；所述叠层母排的杂散电感的两端并联有寄生电容；其中阶跃电压源表示为Vdc；测试回路的总杂散电阻表示为Rs；额外杂散电感表示为Ls；SiCMOSFET关断电容表示为Ct；叠层母排的杂散电感表示为Lm；寄生电容表示为Cm。
5.根据权利要求4所述的基于SiC MOSFET频率特性的叠层母排杂散参数提取方法，其特征在于：所述等效电路模型中SiC MOSFET关断电容Ct的数值取决于SiC MOSFET漏极和源极两端是否并联额外电容Ce，不并联额外电容Ce时，Ct为SiC MOSFET等效漏源电容Cds；并联额外电容Ce时，Ct为SiC MOSFET等效漏源电容Cds与额外电容Ce之和。
CN201911119872.9A 2019-11-15 2019-11-15 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法 Active CN110850208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911119872.9A CN110850208B (zh) 2019-11-15 2019-11-15 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911119872.9A CN110850208B (zh) 2019-11-15 2019-11-15 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法

Publications (2)

Publication Number Publication Date
CN110850208A CN110850208A (zh) 2020-02-28
CN110850208B true CN110850208B (zh) 2020-08-21

Family

ID=69601254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911119872.9A Active CN110850208B (zh) 2019-11-15 2019-11-15 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法

Country Status (1)

Country Link
CN (1) CN110850208B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111929506B (zh) * 2020-07-14 2021-07-20 同济大学 一种变流器杂散电感参数提取方法
CN112147478B (zh) * 2020-08-07 2021-06-15 北京交通大学 一种宽禁带半导体功率器件参数测试平台及方法
CN112434400B (zh) * 2020-10-15 2021-10-26 北京交通大学 一种mosfet栅源电压干扰传导路径模型的建模方法
CN112433097B (zh) * 2020-11-06 2021-09-28 浙江大学 一种基于开关瞬态频率信息的薄膜电容器esl提取方法
CN112737384B (zh) * 2020-12-30 2023-02-07 中国长江三峡集团有限公司 基于igct的模块化多电平换流器的关断振荡抑制方法
CN113158605B (zh) * 2021-03-10 2024-02-13 南京工程学院 一种SiC MOSFET近区电磁场建模方法
CN113376441B (zh) * 2021-04-29 2022-11-18 千黎（苏州）电源科技有限公司 一种薄膜电容器寄生电感参数的测量系统和方法
CN113884850A (zh) * 2021-09-18 2022-01-04 国网浙江省电力有限公司电力科学研究院 一种功率半导体特性参数测试系统及方法
CN114113798B (zh) * 2021-11-08 2022-09-13 国网浙江省电力有限公司舟山供电公司 一种柔直换流阀子模块直流电容故障在线检测方法
CN115881574B (zh) * 2023-03-08 2023-05-05 广东仁懋电子有限公司 提升碳化硅mos管制备效果的方法、系统、设备及介质
CN117330839B (zh) * 2023-09-28 2024-04-09 浙江大学 一种基于tmr频率特性的寄生参数非接触提取方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970269A (zh) * 2017-03-31 2017-07-21 华北电力大学 模块化多电平换流器子模块局部杂散电感提取方法及系统
CN209182444U (zh) * 2018-11-02 2019-07-30 西安开天电力电子技术有限公司 一种通用型压接式igbt功率模组测试台

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100035848A (ko) * 2008-09-29 2010-04-07 주식회사 이투에스 이중 ｐｗｍ 신호 입력장치 및 그 방법
CN204116544U (zh) * 2014-08-29 2015-01-21 辽宁荣信电气传动技术有限责任公司 一种用于半桥igbt模块的双脉冲测试装置
CN110412356B (zh) * 2018-04-27 2021-10-15 湖南中车时代电动汽车股份有限公司 一种新能源汽车控制器主电路杂散电感测量方法及装置
CN209542770U (zh) * 2018-12-14 2019-10-25 天津瑞能电气有限公司 Igbt功率模块双脉冲自动测试平台

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970269A (zh) * 2017-03-31 2017-07-21 华北电力大学 模块化多电平换流器子模块局部杂散电感提取方法及系统
CN209182444U (zh) * 2018-11-02 2019-07-30 西安开天电力电子技术有限公司 一种通用型压接式igbt功率模组测试台

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《An ohmic field power supply based on a modified IGBT H-bridge for Sino-UNIted Spherical Tokamak》;YiTan等;《ES》;20151031;全文 *
《Uneven temperature effect evaluation in high-power IGBT inverter legs and relative test platform design》;HaozeLuo等;《ES》;20170930;全文 *

Also Published As

Publication number Publication date
CN110850208A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
CN110850208B (zh) 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法
CN112433097B (zh) 一种基于开关瞬态频率信息的薄膜电容器esl提取方法
CN110824321B (zh) 一种igbt动态参数测试平台的杂散电容获取方法
CN107167676B (zh) 一种电力电子变换器直流母排杂散参数提取方法
CN108267680B (zh) 一种基于igbt器件关断的电感提取方法及装置
CN105606899A (zh) 一种变频传动系统电机侧共模阻抗的提取方法
CN111929506B (zh) 一种变流器杂散电感参数提取方法
CN111368454B (zh) 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法
CN109917192A (zh) 基于衰减振荡波的功率mosfet器件导通电阻和输出电容的测试装置
CN107766609A (zh) 一种igbt模块的寄生电感提取方法和装置
Liu et al. A new characterization technique for extracting parasitic inductances of fast switching power MOSFETs using two-port vector network analyzer
CN113219315A (zh) 基于结温归一化的逆变器igbt老化在线监测方法及系统
Mao et al. Balancing of peak currents between paralleled SiC MOSFETs by source impedances
CN113063990B (zh) 一种杂散电容及功率半导体器件电流的计算方法
Hillenbrand et al. Sensitivity analysis of behavioral MOSFET models in transient EMC simulation
CN116306438A (zh) 基于碳化硅功率变换器系统cm-emi建模方法及其系统、设备
CN108279333B (zh) 一种基于igbt器件的电感提取方法及装置
CN116822449A (zh) SiC MOSFET模块仿真模型建模方法及其应用
Wang et al. A frequency-domain method for stray parameters extraction in arbitrary section of laminated busbars
McShane et al. RF de-embedding technique for extracting power MOSFET package parasitics
Ebersberger et al. Dynamic characterization of a sic-mosfet half bridge in hard-and soft-switching and investigation of current sensing technologies
Feng et al. SPICE models for predicting EMC performance of a MOSFET based half-bridge configuration
CN108267643B (zh) 一种基于igbt器件的电感提取方法及装置
Zhuolin et al. A simple SiC power MOSFET model
CN117330839B (zh) 一种基于tmr频率特性的寄生参数非接触提取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant