CN110827744A - 一种显示面板、其驱动方法及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板、其驱动方法及显示装置，显示区域包括第一区域和感光器件设置区域，第一区域至少部分围绕感光器件设置区域，且感光器件设置区域内设置有感光器件。如此，可以避免感光器件设置在非显示区域时占用面积较大的问题，从而可以使得非显示区域(也即边框)设置的较窄，提高屏占比，实现窄边框的设计。并且，通过对第一像素的显示方式的设置，避免了因物理上的分辨率低而导致的显示效果较差的问题出现，并且，无需对物理分辨率进行调整，也即无需对显示面板的结构进行改进和调整，从而在提高显示效果的基础上，降低了显示面板的制作难度，提高了制作效率和产品良率。

Description

一种显示面板、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，尤指一种显示面板、其驱动方法及显示装置。

背景技术

电致发光显示器是一种自发光器件，不需要设置背光源即可实现显示，该种显示器与液晶显示器相比，因无需设置背光源所以可以制作的更加轻薄，从而可以应用于各种场景。

电致发光显示器中的显示面板一般具有显示区域和边框区域，边框区域围绕显示区域，边框区域内可以设置有摄像头等光学器件，由于摄像头的体积的较大，所以使得占用的边框区域的面积较大，导致在实现高屏占比、实现窄边框设计时受到了较大的限制。

那么，如何提高显示面板的高屏占比，实现窄边框设计，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种显示面板、其驱动方法及显示装置，用以提高显示面板的高屏占比，实现窄边框设计。

第一方面，本发明实施例提供了一种显示面板，包括显示区域和非显示区域，所述非显示区域包围所述显示区域，所述显示区域包括第一区域和感光器件设置区域，所述第一区域至少部分围绕所述感光器件设置区域；所述显示面板还包括：

位于所述显示区域内的多个像素，所述像素包括：位于所述感光器件设置区域内的第一像素、以及位于所述第一区域内的第二像素，所述第一像素的设置密度小于所述第二像素的设置密度；

一帧待显示画面分为N幅子画面，且一帧显示时间分为N个子时间，所述第一像素用于：在所述一帧显示时间的N个子时间内，依次显示所述N幅子画面；N为大于1的整数。

第二方面，本发明实施例提供了一种显示装置，包括：感光器件、以及如本发明实施例提供的上述显示面板；

其中，所述感光器件对应设置于所述显示面板的感光器件设置区域。

第三方面，本发明实施例提供了一种如本发明实施例提供的上述显示面板的驱动方法，包括：

在一帧显示时间的N个子时间内，第一像素依次显示N幅子画面。

本发明有益效果如下：

本发明实施例提供的一种显示面板、其驱动方法及显示装置，具有以下几点优势：

首先，显示区域包括第一区域和感光器件设置区域，第一区域至少部分围绕感光器件设置区域，且感光器件设置区域内设置有感光器件。如此，可以避免感光器件设置在非显示区域时占用面积较大的问题，从而可以使得非显示区域(也即边框)设置的较窄，提高屏占比，实现窄边框的设计。

其次，由于第一像素的设置密度小于第二像素的设置密度，使得感光器件设置区域的分辨率要低于第一区域的分辨率，导致感光器件设置区域的显示效果与第一区域的显示效果存在较大的差别，最终降低整体的显示效果。然而，通过本发明实施例中对第一像素的设置，可以使得第一像素在一帧显示时间的N个子时间内，依次显示N幅子画面，也即将N幅低分辨率的子画面模拟出高分辨率的画面，避免了因物理上的分辨率低而导致的显示效果较差的问题出现，并且，无需对物理分辨率进行调整，也即无需对显示面板的结构进行改进和调整，从而在提高显示效果的基础上，降低了显示面板的制作难度，提高了制作效率和产品良率。

附图说明

图1为本发明实施例中提供的一种显示面板的结构示意图；

图2为本发明实施例中提供的另一种显示面板的结构示意图；

图3为本发明实施例中提供的第三种显示面板的结构示意图；

图4为本发明实施例中提供的第四种显示面板的结构示意图；

图5为本发明实施例中提供的第五种显示面板的结构示意图；

图6为本发明实施例中提供的第六种显示面板的结构示意图；

图7为本发明实施例中提供的第七种显示面板的结构示意图；

图8为本发明实施例中提供的子像素的具体结构示意图；

图9为图8中所示的两个发光单元的膜层结构示意图；

图10为图9中虚线框1内的局部放大示意图；

图11为图9中虚线框2内的局部放大示意图；

图12为本发明实施例中提供的一种显示装置的结构示意图；

图13为本发明实施例中提供的另一种显示装置的结构示意图。

其中，A-显示区域，A1-第一区域，C-感光器件设置区域，B-非显示区域，P1-第一像素，P2-第二像素，Q1、Q2、Q3-子区域，Vx-虚拟移位寄存器单元，k1-第一控制线，k11、k12-第一子控制线，k2-第二控制线，k3-第三控制线，D1-D2、D3-发光单元，v11-第一阳极，v21-第一发光层，v31-第一阴极，v12-第二阳极，v22-第二发光层，v33-第二阴极，T1、T2-电极层、F-反射层，10-栅线，20-数据线，30-移位寄存器单元，40-驱动单元，50-控制单元，51a、51b-第一子单元，52a、52b-第二子单元，60-第一开关单元，70-像素电路，81、82、83-第二开关单元，100-显示面板，101-阵列基板，102-对向基板，200-感光器件，z-显示装置。

具体实施方式

下面将结合附图，对本发明实施例提供的一种显示面板、其驱动方法及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种显示面板，如图1和图2所示，其中，图1为一种显示面板的结构示意图，图2为另一种显示面板的结构示意图。

参见图1和图2所示，该显示面板可以包括显示区域A和非显示区域B，非显示区域B包围显示区域A，显示区域A包括第一区域A1和感光器件设置区域C，第一区域A1至少部分围绕感光器件设置区域C；

其中，感光器件设置区域C的形状可以为四边形(如图1和图2所示)、椭圆形(未给出图示)、圆形(未给出图示)等其他形状，可以根据感光器件的实际外形进行设置，在此并不限定。

继续参见图1和图2所示，显示面板还可以包括：

位于显示区域A内的多个像素，像素包括：位于感光器件设置区域C内的第一像素P1、以及位于第一区域A1内的第二像素P2，第一像素P1的设置密度小于第二像素的设置密度P2；

一帧待显示画面分为N幅子画面，且一帧显示时间分为N个子时间，第一像素P1用于：在一帧显示时间的N个子时间内，依次显示N幅子画面；N为大于1的整数。

例如，若N为2时，那么：

可以将一帧显示时间T分为子时间T1和子时间T2，子时间T1和子时间T2的总和为一帧显示时间T；同时，一帧待显示画面分为2幅子画面，分别定义为子画面H1和子画面H2；

因此，对于第一像素而言，在子时间T1内显示子画面H1，且在子时间T2内显示子画面H2，也就是说，在子时间T1和子时间T2内，第一像素均会进行显示，且显示的画面分别为子画面H1和子画面H2，其中，子画面H1和子画面H2可能是相同的画面，也有可能是不同的画面，需要根据实际情况而定。

当然，N的取值并不限于2，还可以是3、4、5或6等数值，在此并不限定，此处只是举例说明而已，对于N的取值可以根据实际需要进行设置，以满足不同应用的需要，提高设计的灵活性。

而在实际情况中，在第一像素进行显示时，并不会将一帧显示时间分为N个子时间，也就是说，对于一列第一子像素而言，在一帧显示时间内，只是沿着从上至下或从下至上的顺序扫描一次，如此，感光器件设置区域的显示分辨率与实际的物理分辨率是相同的。在物理分辨率较低时，显示分辨率也较低。

进而，由于第一像素的设置密度小于第二像素的设置密度，使得感光器件设置区域的物理分辨率要低于第一区域的物理分辨率，导致感光器件设置区域的显示效果与第一区域的显示效果存在较大的差别，最终降低整体的显示效果。

在本发明实施例中，通过对第一像素的设置，可以使得第一像素在一帧显示时间的N个子时间内，依次显示N幅子画面，也即将N幅低分辨率的子画面通过第一像素的显示，可以模拟出高分辨率的画面，避免了因物理分辨率较低而导致的显示分辨率也较低的问题出现；并且，在提高显示分辨率时，无需对物理分辨率进行调整，也即无需对显示面板的结构进行改进和调整，从而在提高显示效果的基础上，降低了显示面板的制作难度，提高了制作效率和产品良率。

并且，显示区域包括第一区域和感光器件设置区域，第一区域至少部分围绕感光器件设置区域，且感光器件设置区域内设置有感光器件。如此，可以避免感光器件设置在非显示区域时占用面积较大的问题，从而可以使得非显示区域(也即边框)设置的较窄，提高屏占比，实现窄边框的设计。

可选地，在本发明实施例中，各子时间的时长可以设置为均相等。例如，若N为2，且将一帧显示时间T分为子时间T1和子时间T2时，子时间T1的时长和子时间T2的时长相等。

如此，可以避免在各子时间的时长不同时引起的不同子画面的显示效果出现差异，有利于提高各子时间内第一像素显示的各子画面的均一性，从而提高显示效果。

在具体实施时，在本发明实施例中，若要实现第一像素在一帧显示时间的N个子时间内依次显示N幅子画面，可以采用以下几种实现方式：

方式1：

可选地，在本发明实施例中，如图3至图7所示的五种不同结构的阵列基板的结构示意图，显示面板还可以包括：

位于显示区域A内多条沿第一方向延伸且沿第二方向排列的栅线10，栅线10与像素对应电连接，第一方向(如图3至图7中所示的F1方向)与第二方向(如图3至图7中所示的F2方向)交叉；

位于显示区域A内多条沿第二方向延伸且沿第一方向排列的数据线20，数据线20与一列中的至少部分像素电连接；

以及位于非显示区域B内且与栅线10对应电连接的移位寄存器单元30，移位寄存器单元30包括：与第一像素(即感光器件设置区域C内的像素)对应的第一移位寄存器单元、以及与第二像素(即第一区域A1内的像素)对应的第二移位寄存器单元；

其中，任一行第一像素对应电连接的栅线10与至少一个第一移位寄存器单元电连接，任一行第二像素对应电连接的栅线10与一个第二移位寄存器单元电连接；

第一区域A1包括沿列方向设置的M个子区域，M个子区域中的第二像素分别用于：在N个子时间中的至少部分子时间内进行显示；M为大于1的整数。

例如，如图3、图4、图6和图7所示，M为3，即第一区域A1包括三个子区域，分别用Q1、Q2和Q3表示，三个子区域沿着F2所示的方向排列；其中，不同子区域包括的像素的行数可以是相同的，如图3和图7中所示的三个子区域中，每个子区域均包括两行像素；或者，不同子区域包括的像素的行数还可以是不同的，如图4和图6中所示的三个子区域中，子区域Q1包括两行像素，子区域Q2包括一行像素，子区域Q3包括三行像素，具体可以根据实际情况进行设置。

以图3所示为例，N的取值为2时，那么：子区域Q1内的第二像素在2个子时间内均需要进行显示，子区域Q2内的第二像素仅在一个子时间内进行显示，子区域Q3内的第二像素同样也是仅在一个子时间内进行显示。

以图4所示为例，N的取值为2时，那么：子区域Q1内的第二像素仅在一个子时间内进行显示，同理，子区域Q2内的第二像素仅在一个子时间内进行显示，子区域Q3内的第二像素仅在一个子时间内进行显示。

又例如，如图5所示，M为2，即第一区域A1包括两个子区域，分别用Q1和Q2表示，两个子区域沿着F2所示的方向排列；其中，不同子区域包括的像素的行数可以是相同的，如每个子区域均包括两行像素；或者，不同子区域包括的像素的行数还可以是不同的(未给出图示)，可以根据实际情况进行设置。并且，参见图5所示，N的取值为2时，那么：子区域Q1内的第二像素仅在一个子时间内进行显示，同理，子区域Q2内的第二像素也仅在一个子时间内进行显示。

说明一点，对于M的取值，可以与N的取值相同，当然也可以不同，可以根据实际情况进行设置，以满足不同应用场景的需要，提高设计的灵活性。

如此，通过对栅线、数据线、移位寄存器单元、以及各子区域的设置，可以使得在提高感光器件设置区域的显示分辨率的同时，保证第一区域可以正常显示，最大限定地减少对第一区域的影响，从而提高整体的显示分辨率，提高显示效果。

具体地，若要实现第一像素在一帧显示时间的N个子时间内依次显示N幅子画面的基础上，同时M个子区域中的第二像素分别用于：在N个子时间中的至少部分子时间内进行显示，可以包括以下几种情况：

情况1：

可选地，在本发明实施例中，任一行第一像素对应电连接的栅线与N个第一移位寄存器单元电连接；

各移位寄存器单元级联设置；

对于任意相邻的两个子区域，其中一个子区域内的第二像素对应的最后一级第二移位寄存器单元为第一参考移位寄存器单元，另一个子区域内的第二像素对应的第一级第二移位寄存器单元为第二参考移位寄存器单元，至少部分第一移位寄存器单元设置于第一参考移位寄存器单元与第二参考移位寄存器单元之间。

例如，如图6所示，图中虽然仅示出了9行5列像素，对应地，示出了13个级联设置的移位寄存器单元，但这并不表示在实际情况中显示区域仅包括9行5列像素，也并不表示实际情况中移位寄存器单元的设置数量仅限于13个，此处只是以9行5列像素和13个移位寄存器单元为例进行说明而已。

需要说明的是，若每个像素均具有用于控制初始化信号写入的第一端、以及用于控制显示信号写入的第二端，可以将第一像素的第二端对应的移位寄存器单元称之为第一移位寄存器单元，将第二像素的第二端对应的移位寄存器单元称之为第二移位寄存器单元，并且，在图6中，对于标记为1的像素的第一端对应的移位寄存器单元(如V0)，因其仅与一行第二像素对应设置，所以将移位寄存器单元V0也可以称之为第二移位寄存器单元。

还有，在后续内容中，除显示区域内的第一行像素(如图3中标记为1的像素所在行)之外的其余像素对应的移位寄存器单元而言，对于涉及到的每一级第一移位寄存器单元，均指的是与每一行第一像素的第二端对应设置的第一移位寄存器单元，同样地，对于涉及到的每一级第二移位寄存器单元，均指的是与每一行第二像素的第二端对应设置的第二移位寄存器单元。

对于第一行像素，若第一行像素中的像素均为第二像素(如图3中标记为1的像素所在行)时，可以将第一行像素的第一端对应的移位寄存器单元称之为第一级第二移位寄存器单元(如图3中标记为V0的第二移位寄存器单元)；或，若第一行像素中包括第一像素(如图5中标记为1的像素所在行)时，可以将第一行像素的第一端对应的移位寄存器单元称之为第一级第一移位寄存器单元(如图5中标记为V0的第一移位寄存器单元)。

因此，参见图6所示，第一区域A1包围感光器件设置区域C，且N的取值为2，M取值为3；其中，对于相邻的两个子区域，如子区域Q1和子区域Q2而言，子区域Q1内的最后一级第二移位寄存器单元为标记为V2的第二移位寄存器单元，也即第一参考移位寄存器单元即为第二移位寄存器单元V2；子区域Q2内的第一级第二移位寄存器单元为标记为V6的第二移位寄存器单元，也即第二参考移位寄存器单元即为第二移位寄存器单元V6；其中，设置在第二移位寄存器单元V2与第二移位寄存器单元V6之间的第一移位寄存器单元分别为标记为V31、V41和V51的第一移位寄存器单元。

同样地，对于相邻的子区域Q2和子区域Q3而言，子区域Q2内的最后一级第二移位寄存器单元为标记为V6的第二移位寄存器单元，也即第一参考移位寄存器单元即为第二移位寄存器单元V6；子区域Q3内的第一级第二移位寄存器单元为标记为V7的第二移位寄存器单元，也即第二参考移位寄存器单元即为第二移位寄存器单元V7；其中，设置在第二移位寄存器单元V6与第二移位寄存器单元V7之间的第一移位寄存器单元分别为标记为V32、V42和V52的第一移位寄存器单元。

并且，在图6中，第一行第一像素的第二端对应的栅线分别与第一移位寄存器单元V31和第一移位寄存器单元V32电连接，第二行第一像素的第二端对应的栅线分别与第一移位寄存器单元V41和第一移位寄存器单元V42电连接，第三行第一像素的第二端对应的栅线分别与第一移位寄存器单元V51和第一移位寄存器单元V52电连接；也就是说，在第一区域包围感光器件设置区域时，全部的第一移位寄存器单元均设置于第一参考移位寄存器单元与第二参考移位寄存器单元之间。

又例如，如图7所示，图中虽然仅示出了9行4列像素，对应地，示出了16个级联设置的移位寄存器单元，但这并不表示在实际情况中显示区域仅包括9行4列像素，也并不表示实际情况中移位寄存器单元的设置数量仅限于16个，此处只是以9行4列像素和16个移位寄存器单元为例进行说明而已。

参见图7所示，第一区域A1部分围绕感光器件设置区域C，且N的取值为3，M取值为3；其中，对于相邻的两个子区域，如子区域Q1和子区域Q2而言，子区域Q1内的最后一级第二移位寄存器单元为标记为V5的第二移位寄存器单元，也即第一参考移位寄存器单元即为第二移位寄存器单元V5；子区域Q2内的第一级第二移位寄存器单元为标记为V6的第二移位寄存器单元，也即第二参考移位寄存器单元即为第二移位寄存器单元V6；其中，设置在第二移位寄存器单元V5与第二移位寄存器单元V6之间的第一移位寄存器单元分别为标记为V12、V22和V32的第一移位寄存器单元。

同样地，对于相邻的子区域Q2和子区域Q3而言，子区域Q2内的最后一级第二移位寄存器单元为标记为V7的第二移位寄存器单元，也即第一参考移位寄存器单元即为第二移位寄存器单元V7；子区域Q3内的第一级第二移位寄存器单元为标记为V8的第二移位寄存器单元，也即第二参考移位寄存器单元即为第二移位寄存器单元V8；其中，设置在第二移位寄存器单元V7与第二移位寄存器单元V8之间的第一移位寄存器单元分别为标记为V13、V23和V33的第一移位寄存器单元。

由于感光器件设置区域靠近显示区域的边缘设置，且第一行第一像素即为显示区域内的第一行像素，所以分别为标记为V11、V21和V31的第一移位寄存器单元并不会设置在第一参考移位寄存器单元与第二参考移位寄存器单元之间。

也就是说，在图7中，第一行第一像素的第二端对应的栅线分别与第一移位寄存器单元V11、第一移位寄存器单元V12和第一移位寄存器单元V13电连接，第二行第一像素的第二端对应的栅线分别与第一移位寄存器单元V21、第一移位寄存器单元V22和第一移位寄存器单元V23电连接，第三行第一像素的第二端对应的栅线分别与第一移位寄存器单元V31、第一移位寄存器单元V32和第一移位寄存器单元V33电连接；因此，在第一区域部分围绕感光器件设置区域时，部分第一移位寄存器单元均设置于第一参考移位寄存器单元与第二参考移位寄存器单元之间。

如此，通过对各第一移位寄存器单元和各第二移位寄存器单元的级联关系的设置，可以使得每行第一像素对应设置有N个第一移位寄存器单元，以使各行第一像素在一帧显示时间内被扫描N次，进而在N个子时间内可以依次显示N幅子画面，同时，还可以使得各子区域内的第二像素在一帧显示时间内被扫描一次，从而提高感光器件设置区域的显示分辨率，提高整体显示效果。

并且，由于各子区域内的第二像素在一帧显示时间内被扫描一次，并不是被扫描多次，所以可以减少各子区域内的第二像素的驱动次数，有利于降低驱动单元的运算量，从而降低显示面板的功率，延长显示装置的使用时长，同时还可以降低驱动单元的制作成本，减低对驱动单元的运算程度的要求。

此外，在此情况1中，仅通过对移位寄存器单元的设置，即可实现第一像素和第二像素的显示方式，如此可以简化各移位寄存器单元之间的连接结构，降低对各移位寄存器单元的控制难度，从而有利于简化显示面板的结构，降低显示面板的制作难度，提高制作效率和制作良率。

具体地，在本发明实施例中，像素包括像素电路，像素电路包括：用于控制初始化信号写入的第一端、以及用于控制显示信号写入的第二端；

像素的第一端电连接的栅线为第一栅线，像素的第二端电连接的栅线为第二栅线；

第一参考移位寄存器单元先于第二参考移位寄存器单元输出栅极扫描信号，各第一参考移位寄存器单元对应的第二像素为第一参考像素；或，第一参考移位寄存器单元后于第二参考移位寄存器单元输出栅极扫描信号，各第二参考移位寄存器单元对应的第二像素为第一参考像素；

各第一参考像素对应的第二栅线电连接，且各第一参考像素与不同的数据线电连接。

例如，以图6所示为例，各第一参考移位寄存器单元分别与第一行第一像素对应的各第一级第一移位寄存器单元级联设置，若图6中各移位寄存器单元输出栅极扫描信号的顺序为从上至下时，与第一行第一像素对应的各第一级第一移位寄存器单元分别为：第一移位寄存器单元V31和第一移位寄存器单元V32，各第一参考移位寄存器单元分别为第二移位寄存器单元V2和第二移位寄存器单元V6，第一参考像素可以为标记为2和6的第二像素。

其中，第二像素2和第二像素6的第二端对应的栅线电连接，且第二像素2和第二像素6与位于该列像素左右侧两侧的数据电连接，即第二像素2和第二像素6与不同的数据线电连接。

说明一点，每列像素对应设置的数据线的数量并不限于图6所示的2条，还可以是1条、3条或更多条，只要能够保证同一时间仅有一个像素显示，以避免降低显示分辨率即可，对于每列像素对应设置的数据线的数量，并不做具体限定。

如此，通过对数据线、栅线、以及像素之间的连接关系的设置，可以避免同一时间有多个像素同时显示，进而避免显示分辨率的降低，同时还有利于实现第一像素和第二像素的显示方式，从而提高显示效果。

可选地，在本发明实施例中，非显示区域内设置有：设置于级联设置的各第一移位寄存器单元之间的第二开关单元、以及与第二开关单元电连接的第四控制线；

其中，第二开关单元用于：在第四控制线输出的控制信号的控制下，控制对应的上一级第一移位寄存器单元的输出端与对应的下一级第一移位寄存器单元的输入端电连接；

任一行第一像素对应电连接的栅线与N个第一移位寄存器单元电连接，第四控制线包括N条第四子控制线，任一行第一像素对应的N个第一移位寄存器单元的输出端对应的各第二开关单元与不同的第四子控制线电连接。

例如，如图6所示，N的取值为2时，第一移位寄存器单元V31、第一移位寄存器单元V41、以及第一移位寄存器单元V51级联设置，在第一移位寄存器单元V31的输出端与第一移位寄存器单元V41的输入端之间设置有第二开关单元81，在第一移位寄存器单元V41的输出端与第一移位寄存器单元V51的输入端之间设置有第二开关单元81，且两个第二开关单元81均与第四子控制线k41电连接。

第一移位寄存器单元V32、第一移位寄存器单元V42、以及第一移位寄存器单元V52级联设置，在第一移位寄存器单元V32的输出端与第一移位寄存器单元V42的输入端之间设置有第二开关单元82，在第一移位寄存器单元V42的输出端与第一移位寄存器单元V52的输入端之间设置有第二开关单元82，且两个第二开关单元82均与第四子控制线k42电连接。

并且，以像素3为例，像素3通过栅线分别与第一移位寄存器单元V31和第一移位寄存器单元V32电连接，所以第一移位寄存器单元V31的输出端对应的第一开关单元81、以及第一移位寄存器单元V32的输出端对应的第一开关单元82分别与k41和k42电连接。

因此，如此设置，在第一移位寄存器单元V31的输出端输出栅极扫描信号时，可以避免该栅极扫描信号传输至第一移位寄存器单元V42中，进而避免第一移位寄存器单元V41和第一移位寄存器单元V42同时工作，进一步避免对后续级联的各移位寄存器单元的工作造成不良影响，从而保证显示面板可以被正常有序地驱动。

说明一点，各第四子控制线上可以输入周期性的脉冲信号，以便于控制各第二开关单元的开启和关闭，从而实现第二开关单元的功能。

又例如，如图7所示，N的取值为3时，第四子控制线设置有3条，若将级联的三个第一移位寄存器单元之间的各第二开关单元看作一组第二开关单元时，总共设置有三组第二开关单元，分别标记为81、82和83，从而保证级联的各移位寄存器单元可以正常有序地工作，保证显示面板可以正常显示。

可选地，在本发明实施例中，如图6所示，以第二开关单元81为例，第二开关单元81可以包括一第五晶体管，第五晶体管的栅极与第四子控制线(如k41)电连接，源极与上一级第一移位寄存器单元(如V31)的输出端电连接，漏极与下一级第一移位寄存器单元(如V41)的输入端电连接。

如此，通过简单的结构即可实现第二开关单元的功能，从而实现显示面板的正常显示功能，提高感光器件设置区域的显示分辨率。

其中，可选地，各第二开关单元的结构可以设置为均相同，以降低显示面板的结构复杂度，简化显示面板的制作难度，降低制作难度，提高制作效率。

可选地，在本发明实施例中，在各移位寄存器单元与时钟信号线电连接时，还可以无需设置第二开关单元和第四控制线，也即，可以通过控制时钟信号线中输入的时钟信号，控制各第一移位寄存器单元的工作。

例如，以图6中所示的各第一移位寄存器单元的级联结构为例，若时钟信号线包括两条子时钟信号线时，因子时钟信号线提供的是周期性的时钟信号，所以在第一移位寄存器单元V31的输出端输出栅极扫描信号时，通过各子时钟信号线提供的时钟信号，可以控制第一移位寄存器单元V41处于工作状态，而第一移位寄存器单元V42则处于非工作状态。

如此，则可以避免对后续移位寄存器单元的工作造成干扰或不良影响，从而保证各移位寄存器单元可以正常有效地工作。同时，如此设置，可以有利于减少非显示区域的占用面积，实现窄边框的设计。

情况2：

可选地，在本发明实施例中，任一行第一像素对应电连接的栅线与一个第一移位寄存器单元电连接；

各第一移位寄存器单元分别与每个子区域内的各第二像素对应的第二移位寄存器单元级联设置。

例如，如图4所示，第一移位寄存器单元分别为标记为V3、V4和V5的移位寄存器单元，第二移位寄存器单元分别为标记为V0、V1、V2、V6、V7、V8和V9的移位寄存器单元，每行第一像素对应的栅线仅与一个第一移位寄存器单元电连接。

参见图4所示，其中，子区域设置有三个，分别为子区域Q1、子区域Q2和子区域Q3，子区域Q1内的第二像素对应的第二移位寄存器单元分别为第二移位寄存器单元V0、第二移位寄存器单元V1和第二移位寄存器单元V2，各第一移位寄存器、以及第二移位寄存器单元V0、第二移位寄存器单元V1和第二移位寄存器单元V2级联设置。子区域Q2内的第二像素对应的第二移位寄存器单元为第二移位寄存器单元V6，各第一移位寄存器与第二移位寄存器单元V6级联设置。子区域Q3内的第二像素对应的第二移位寄存器单元分别为第二移位寄存器单元V7、第二移位寄存器单元V8和第二移位寄存器单元V9，各第一移位寄存器、以及第二移位寄存器单元V7、第二移位寄存器单元V8和第二移位寄存器单元V9级联设置。

如此，与前述情况1相比，在实现第一像素和第二像素的显示方式的基础上，可以减少移位寄存器的设置数量，减少移位寄存器所占用的非显示区域的面积，从而在实现高分辨显示的同时，有利于实现窄边框的设计。

具体地，在本发明实施例中，像素包括像素电路，像素电路包括：用于控制初始化信号写入的第一端、以及用于控制显示信号写入的第二端；

对于任意相邻的两个子区域：其中一个子区域内的最后一级第二移位寄存器单元对应的第二像素为第二参考像素，另一个子区域内的第一级第二移位寄存器单元对应的第二像素为第三参考像素，第二参考像素与第三参考像素位于同一列；

显示面板还包括与第三参考像素的第一端对应栅线电连接的虚拟移位寄存器单元，用于：通过对应栅线控制第三参考像素的第一端写入初始化信号。

其中，每个第三参考像素的第一端均对应设置有虚拟移位寄存器单元，以便于通过虚拟移位寄存器单元对第三参考像素的初始化信号的写入进行控制，以提高控制的精确度，提高显示面板的可靠性。

当然，还可以设置为：部分第三参考像素的第一端对应设置有虚拟移位寄存器单元。

例如，如图3所示，第一端用s1表示，第二端用s2表示，图中示出了三个子区域，分别为Q1、Q2和Q3，对于相邻的子区域Q2和子区域Q3而言，子区域Q2内最后一级第二移位寄存器单元为第二移位寄存器单元V7，相应地第二参考像素可以为像素7，子区域Q3内第一级第二移位寄存器单元为第二移位寄存器单元V8，相应地第三参考像素可以为像素8，像素7与像素8位于同一列且为子区域Q2和子区域Q3内相邻设置的两个第二像素。

其中，像素8的第一端对应的栅线电连接的虚拟移位寄存器单元为Vx，虚拟移位寄存器单元Vx可以通过对应栅线控制像素8中的第一端写入初始化信号，以控制像素8内的像素电路的正常工作。

对于相邻的子区域Q1和子区域Q2而言，子区域Q1内最后一级第二移位寄存器单元为第二移位寄存器单元V2，相应地第二参考像素可以为像素2，子区域Q2内第一级第二移位寄存器单元为第二移位寄存器单元V6，相应地第三参考像素可以为像素6，像素2与像素6位于同一列且为子区域Q1和子区域Q2内相邻设置的两个第二像素。

由于第二移位寄存器单元V6与第二移位寄存器单元V8均与第一移位寄存器V5级联，且第二移位寄存器单元V6可以紧挨第一移位寄存器V5设置，所以在设置虚拟移位寄存器单元时，可以仅针对像素8设置，而像素6的第一端对应的栅线可以直接与像素5的第二端对应的栅线电连接。

如此设置，可以减少虚拟移位寄存器单元的设置数量，进而减少设置虚拟移位寄存器单元时所占用的非显示区域的面积，有利于窄边框的设计；同时还可以保证各像素可以正常进行显示，从而有利于提高显示分辨率，提高显示效果；并且，还可以避免在未设置有虚拟移位寄存器单元时走线设置的较长而导致压降增加，从而有利于信号的有效传输。

具体地，在本发明实施例中，如图3至图5所示，在非显示区域B内还设置有第一开关单元60，第一开关单元60设置在虚拟移位寄存器单元Vx的输入端与最后一级第一移位寄存器单元的输入端之间，用于：在最后一级第一移位寄存器单元的输入端输入起始信号时，控制该起始信号传输至虚拟移位寄存器单元Vx的输入端，以使最后一级第一移位寄存器单元和虚拟移位寄存器单元Vx同时向对应栅线输出栅极扫描信号。

例如，以图3所示为例，第一开关单元60设置在第一移位寄存器单元V5的输入端与虚拟移位寄存器单元Vx的输入端之间，使得第一开关单元60控制第一移位寄存器单元V5和虚拟移位寄存器单元Vx同时向对应栅线输出栅极扫描信号，进而使得像素5在执行显示信号写入阶段时，像素8执行初始化信号写入阶段。

如此设置，可以保证第三参考像素可以正常有效地被驱动并显示，进而保证各第二像素可以正常地显示，从而第一区域的正常显示功能。

当然，在实际情况中，还可以不设置虚拟移位寄存器单元，以图3中各子区域的划分情况为例，可以使得像素6和像素8的第一端对应的栅线均可以直接与像素5的第二端对应的栅线电连接。

如此，可以大大降低对非显示区域的面积的占用，有效提高屏占比，实现窄边框的设计；同时还可以保证各像素可以正常进行显示，从而有利于提高显示分辨率，提高显示效果。

具体地，在本发明实施例中，第一区域包围感光器件设置区域；

显示面板还包括位于非显示区域内的驱动单元，位于感光器件设置区域背离驱动单元一侧的第二像素为第四参考像素，各第四参考像素位于同一子区域内；

第四参考像素对应的第二移位寄存器单元用于：在N个子时间内均向对应栅线输出栅极扫描信号，或仅在一个子时间内向对应栅线输出栅极扫描信号。

例如，如图3和图4所示，子区域Q1设置在感光器件设置区域C远离驱动单元40的一侧，所以子区域Q1内的第二像素均可以称之为第四参考像素；其中，第四参考像素对应的第二移位寄存器单元在N个子时间内均向对应栅线10输出栅极扫描信号时，可以理解为：第四参考像素在一帧显示时间被扫描N次；或者，第四参考像素对应的第二移位寄存器单元仅在一个子时间内向对应栅线10输出栅极扫描信号时，可以理解为第四参考像素在一帧显示时间仅被扫描一次。

说明一点，在第四参考像素在一帧显示时间被扫描N次时，在被N次扫描时，每次扫描时对应数据线输入的显示信号可以相同，以使每次扫描时第四参考像素显示相同的画面，以有利于保持整个显示区域内显示分辨率的一致性，提高显示效果。

如此，通过对第四参考像素的扫描方式的设置，可以有利于实现M个子区域中的第二像素在N个子时间中的至少部分子时间内进行显示，从而实现第二像素的显示功能，保证第一区域的正常显示。

具体地，在本发明实施例中，显示面板还包括：位于非显示区域内的控制单元，控制单元包括N个第一子单元；

最后一级第一移位寄存器单元级联设置的第二移位寄存器单元为第三参考移位寄存器单元，与感光器件设置区域不相邻的子区域内的第二像素对应的第一级第二移位寄存器单元为第四参考移位寄存器单元；

其中一个第一子单元设置于最后一级第一移位寄存器单元的输出端与第三参考移位寄存器单元的输入端之间，其余第一子单元中，第一子单元设置于最后一级第一移位寄存器单元的输出端与第四参考移位寄存器单元的输入端单元之间；

第一子单元用于：在子时间内，控制最后一级第一移位寄存器单元的输出端与第三参考移位寄存器单元的输入端导通，或控制最后一级第一移位寄存器单元的输出端与第四参考移位寄存器单元的输入端导通。

例如，如图4所示，第一子单元设置有两个，分别标记为51a和51b，其中，第三参考移位寄存器单元为第二移位寄存器单元V6，第四参考移位寄存器单元为第二移位寄存器单元V7，最后一级第一移位寄存器单元为第一移位寄存器单元V5；第一子单元51a设置在第二移位寄存器单元V5的输出端与第二移位寄存器单元V6的输入端之间，用于控制第二移位寄存器单元V5的输出端输出的栅极扫描信号输入至第二移位寄存器单元V6的输入端；第一子单元51b设置在第二移位寄存器单元V5的输出端与第二移位寄存器单元V7的输入端之间，用于控制第二移位寄存器单元V5的输出端输出的栅极扫描信号输入至第二移位寄存器单元V7的输入端。

如此，可以使得各第一移位寄存器单元与各子区域内的第二移位寄存器单元级联设置，进而可以实现第一像素和第二像素的显示方式，从而提高显示效果。

具体地，在本发明实施例中，第四参考像素对应的第二移位寄存器单元用于：仅在一个子时间内向对应栅线输出栅极扫描信号；

显示面板还包括用于提供起始信号的起始信号线，控制单元还包括两个第二子单元；

N-1个子时间定义为第一子时间，其余的一个子时间定义为第二子时间；

其中一个第二子单元电连接于起始信号线和第一级第一移位寄存器单元的输入端之间，用于：在第一子时间内，控制起始信号线与第一级第一移位寄存器单元的输入端导通；

设置有第四参考像素的子区域对应的第一级第二移位寄存器单元为第五参考移位寄存器单元，另一个第二子单元电连接于起始信号线与第五参考移位寄存器单元的输入端之间，用于：在第二子时间内，控制起始信号线与第五参考移位寄存器单元的输入端导通。

例如，如图4所示，STV表示起始信号线，第二子单元设置有两个，分别标记为52a和52b，第一级第一移位寄存器单元为第一移位寄存器单元V3，第五参考移位寄存器单元为第二移位寄存器单元V0。

其中，第二子单元52a设置在起始信号线STV与第一移位寄存器单元V3的输入端之间，用于在N-1个子时间内(也即第一子时间内)，将起始信号线STV提供的起始信号输入至第一移位寄存器单元V3的输入端，以使各第一移位寄存器在N个子时间内均可以通过对应栅线向各第一像素输入栅极扫描信号，使得第一像素在N个子时间内依次进行显示；

第二子单元52b设置在起始信号线STV与第二移位寄存器单元V0之间，用于在一个子时间内(也即第二子时间内)，将起始信号线STV提供的起始信号输入至第二移位寄存器单元V0的输入端，以使第四参考像素仅在一个子时间内进行显示。

如此，通过对第二子单元的设置，可以控制第四参考像素在一帧显示时间内被扫描的次数，进而控制第四参考像素的显示方式，从而有利于减少第四参考像素在一帧显示时间内被扫描的次数，降低驱动的复杂性，降低驱动单元的运算量，有利于减少显示面板的功耗，延长显示装置的使用时长。

具体地，在本发明实施例中，显示面板还包括：分别与各第一子单元电连接的第一控制线、以及与各第二子单元电连接的第二控制线；

各第一控制线分别用于：

在N个子时间内，依次向各第一子单元提供第一控制信号，以使各第一子单元依次控制对应电连接的移位寄存器单元的输出端与对应电连接的移位寄存器单元的输入端导通；

各第二控制线分别用于：在第一子时间和第二子时间内，依次向各第二子单元提供第二控制信号，以使各第二子单元依次控制起始信号线与对应电连接的移位寄存器单元的输入端导通。

例如，如图4所示，第一控制线用k1表示，两个第一子单元均与第一控制线k1电连接，且第一开关单元60也与第一控制线k1电连接，若一帧显示时间分为子时间T1和子时间T2时，那么：

第一控制线k1在子时间T1内，向第一子单元51a提供第一控制信号(如信号Y1)，使得第一子单元51a控制第一移位寄存器单元V5的输出端与第二移位寄存器单元V6的输入端导通；第一控制线k1在子时间T2内，向第一子单元51b和第一开关单元60均提供第一控制信号(如信号Y2)，使得第一子单元51b控制第一移位寄存器单元V5的输出端与第二移位寄存器单元V7的输入端导通，同时第一开关单元60控制第一移位寄存器单元V5的输入端与虚拟移位寄存器单元Vx的输入端导通。

继续参见图4所示，第二控制线用k2表示，两个第二子单元均与第二控制线k2电连接，若一帧显示时间分为子时间T1和子时间T2时，那么：

第二控制线k2在子时间T1内，向第二子单元52a提供第二控制信号(如信号Y3)，使得第二子单元52a控制起始信号线与第二移位寄存器V0的输入端导通；第二控制线k2在子时间T2内，向第二子单元52b提供第二控制信号(如信号Y4)，使得第二子单元52b控制起始信号线与第一移位寄存器V3的输入端导通。

如此，通过对第一控制线和第二控制线的设置，有利于对第一子单元和第二子单元、以及第一开关单元的控制，进而实现第一子单元和第二子单元、以及第一开关单元的功能，从而可以控制第四参考像素在一帧显示时间内被扫描的次数，进而控制第四参考像素的显示方式，有利于减少第四参考像素在一帧显示时间内被扫描的次数，降低驱动的复杂性，降低驱动单元的运算量，有利于减少显示面板的功耗，延长显示装置的使用时长。

具体地，在本发明实施例中，如图4所示，第一控制线k1可以均设置为一条，第二控制线k2也可以仅设置一条，此时第一控制线k1和第二控制线k2可以输入周期性地脉冲信号，通过对脉冲信号的控制，实现对控制单元50和第一开关单元60的控制。并且，还可以减少控制线的设置数量，减少非显示面板的占用面积，从而实现窄边框的设计。

当然，第一控制线k1还可以设置多条，例如但不限于N条，如图3和图5所示，在N为2时，第一控制线k1包括两条第一子控制线，分别标记为k11和k12，使得第一子控制线k11与第一子单元51a电连接，第一子控制线k12与第一开关单元和第一子单元51b电连接，也就是说，通过各第一子控制线分别对各第一子单元进行控制，此时，各第一子控制线中传输的信号可以周期性的脉冲信号，还可以恒定的电压信号。

如此，可以实现对各第一子单元和第一开关单元进行精确地控制，避免因第一控制线仅设置有一条时因信号传输错误导致各第一子单元均无法正常工作，进而避免对更多结构的正常工作造成干扰，最大限定地减少信号传输错误造成的影响，从而提高显示装置的可靠性。

当然，对于第二控制线而言，同样可以设置为包括多条第二子控制线，设置方式可以与第一控制线类似，在此不再详述。

具体地，在本发明实施例中，如图5所示，第一子单元(如51a和51b)包括第一晶体管，第一晶体管的栅极与第一控制线k1电连接，源极与最后一级第一移位寄存器单元(如V3)的输出端，漏极与第三参考移位寄存器单元(如V4)的输入端或第四参考移位寄存器单元(如V6)的输入端电连接；

如图4所示，第二子单元(如52a和52b)包括第二晶体管，第二晶体管的栅极与第二控制线k2电连接，源极与起始信号线STV电连接，漏极与第一级第一移位寄存器单元(如V3)的输入端或第五参考移位寄存器单元(如V0)的输入端电连接。

如此，可以通过对晶体管的设置，可以实现第一子单元和第二子单元的功能，有利于实现第一子单元和第二子单元对不同移位寄存器单元之间的控制，从而实现第一像素和第二像素的显示方式，提高显示效果。

具体地，在本发明实施例中，对于第一开关单元而言，同样可以设置为：

如图5所示，第一开关单元60包括一第四晶体管，第四晶体管的栅极与第一控制线k1电连接，源极与最后一级第一移位寄存器单元(如V3)的输入端电连接，漏极与虚拟移位寄存器单元(如Vx)的输入端电连接。

如此，可以实现第一开关单元的功能，实现第一开关单元对虚拟移位寄存器单元的控制，有利于实现第二像素的显示方式，从而保证第一区域可以正常显示。

需要说明的是，在本发明实施例中，在第一区域A1部分围绕感光器件设置区域C时，如图5所示，感光器件设置区域C位于显示区域A的边缘位置，所以不存在第四参考像素，也就无需设置第二子单元，因此：

对于第一像素而言，在N个子时间内均进行显示，也即第一像素在一帧显示时间内被扫描N次；

对于第二像素而言，在各第一子单元的控制下，各子区域内的第二像素可以在N个子时间内分别进行显示，也就是说，对于某个子区域的第二像素而言，仅在一个子时间被扫描，也即任一子区域内的第二像素在一帧显示时间内被扫描一次。

如此，在此种结构下，可以有效简化显示面板的结构，同时实现第一像素和第二像素的显示方式，在保证各像素可以正常显示的情况下，提高感光器件设置区域的显示分辨率，从而提高显示效果。

还需要指出的是，在此情况2中，每列像素电连接的数据线可以为1条(如图3至图5所示)，还可以为多条(未给出图示)，可以根据实际需要进行设置，只要能够通过栅线和数据线的设置实现同一时间仅有一个像素进行显示即可，对于每列像素电连接的数据线的数量，在此并不做具体限定。

基于上述说明，对于情况1和情况2而言，可以根据实际情况进行选择和设置，以满足各种应用场景的需要，提高设计的灵活性。

需要说明的是，在上述方式1中，以图5所示为例，感光器件设置区域C的左侧和右侧的区域(如虚线框3所示的区域)均属于第一区域A1中的一部分，位于该区域内的像素均为第二像素，由于该部分第二像素与同行的第一像素对应同一移位寄存器单元，所以第一像素在N个子时间内依次进行显示时，虚线框3所示区域内的第二像素同样也会在N个子时间内依次进行显示，此时，可以通过虚线框3所示区域内的第二像素对应的数据线输入相同的显示信号，以保证整个第一区域内的第二像素可以正常地显示图像。

可选地，在对第一区域进行划分时，可以将除虚线框3所示区域之外的第一区域进行划分，以简化驱动单元的驱动复杂度，减少驱动单元的运算量，降低驱动单元的制作成本，从而降低显示面板的制作成本。

当然，在实际情况中，在第一区域进行划分时，可以无需排除虚线框3所示区域，也即将虚线框3所示区域划分至某个子区域中，同时，需要对各子区域的驱动过程进行调整，以使各第二像素可以正常的显示。

方式2：

可选地，在本发明实施例中，像素包括多个子像素；

第一像素中的每个子像素包括：像素电路、N个发光单元、以及N个第三晶体管，显示面板还包括：分别与各第三晶体管电连接的第三控制线，发光单元与第三晶体管的漏极对应电连接，像素电路分别与各第三晶体管的源极电连接，第三晶体管的栅极与第三控制线对应电连接；

各发光单元分别用于：各第三控制线提供的第三控制信号和像素电路的控制下，在N个子时间内依次发光。

例如，如图8所示的子像素的具体结构示意图，70表示子像素内的像素电路，其中像素电路的具体结构可以是本领域技术人员所熟知的任何可以实现像素电路功能的结构，在此并不限定。

在图8中，以子像素包括三个发光单元和三个第三晶体管为例，N的取值为3，三个发光单元分别标记为D1、D2和D3，三个发光单元分别在三个第三晶体管(如T31、T32和T33)的控制下，在三个子时间内依次发光。

说明一点，第三控制线k3可以包括N条第三子控制线，如图8所示，N为3，三条第三子控制线分别标记为k31、k32和k33，各条第三子控制线分别与各第三晶体管的栅极电连接，用于控制各第三晶体管依次导通，进而控制各发光单元依次发光。

也就是说，通过同一个像素电路可以驱动多个发光单元进行发光，且各子时间内各发光单元依次进行发光，使得每个子像素可以在一帧显示时间内显示N幅子画面，也即将N幅低分辨率的子画面模拟出高分辨率的画面，提高了感光器件设置区域的显示分辨率，提高了显示效果。

具体地，在本发明实施例中，N个发光单元中：

其中一个发光单元包括第一阳极，第一阳极包括反射层和电极层；

其余发光单元包括第二阳极，第二阳极包括电极层；

其中，电极层采用透明材料制作而成。

例如，如图9所示的图8中的两个发光单元的膜层结构示意图，图中仅示出了图8中三个发光单元中的其中两个，分别为发光单元D1和发光单元D2；其中，发光单元D1包括：叠层设置的第一阳极v11、第一发光层v21和第一阴极v31、第一阳极v11与第三晶体管T31电连接；发光单元D2同样包括：叠层设置的第二阳极v12、第二发光层v22和第二阴极v33、第二阳极v12与第三晶体管T32电连接。第一阴极v31和第二阴极v33可以为一整体结构，也即阴极在显示区域为整面设置，每个像素中的阴极均直接接触且电连接，以简化阴极的制作难度。

参见图10和图11所示，图10为图9中虚线框1内的局部放大示意图，图11为图9中虚线框2内的局部放大示意图，在图10所示的第一阳极v11中，包括叠层设置的电极层T1和反射层F，电极层T1设置有两层，反射层F位于两层电极层T1之间，以便于通过反射层F实现对第一发光层v21中发出的光线进行反射，提高子像素的发光亮度，其中一个电极层T1可以减少与第三晶体管中的漏极的接触电阻，使得信号可以有效传输，另一个电极层T1可以减少与发光层的接触电阻，保证正电荷可以正常地传输至发光层中，以实现显示功能。

同样地，在图11所示的第二阳极v12中，可以仅包括电极层T2，且包括的电极层T2的数量可以为两层，当然还可以为一层(未给出图示)，在此不作限定。

其中，第一阳极v11和第二阳极v12中的电极层可以采用相同材料制作，也可以采用不同材料制作，可以根据实际需要进行选择，以满足不同应用场景的需要，提高设计的灵活性。

也就是说，包括第二阳极的发光单元可以理解为：具有较高透光率的发光单元，而包括第一阳极的发光单元可以理解为：具有较低透光率的发光单元。

并且，对于包括第二阳极的发光单元而言，这些发光单元的结构可以设置为均相同，以简化显示面板的结构复杂度，降低显示面板的制作难度。

如此，通过将部分发光单元设置为具有较高透光率的发光单元，可以减少发光单元对光线的遮挡，以提高感光器件设置区域的透光率，使得设置于该区域的感光器件可以接受到更多的光线，提高感光器件的性能，从而提高显示装置的可靠性。

具体地，在本发明实施例中，感光器件设置区域内设置有金属走线，各发光单元均与金属走线在显示面板的出光面上的正投影交叠。

例如，如图7所示，图中仅示出了像素与金属走线(例如但不限于栅线和数据线)的设置情况，虽然未示出发光单元，但发光单元设置于像素内，所以在像素与金属走线交叠时，有利于使得发光单元与金属走线设置为交叠。

当然，发光单元与金属走线交叠时，像素可以与该像素对应的栅线或数据线中的部分交叠，如图3至图6所示的像素与部分数据线交叠，或者，像素可以与该像素对应的栅线或数据线均交叠，如图7所示，在实际情况中，可以根据实际需要进行设置，以满足不同应用场景的需要，提高设计的灵活性。

如此，可以避免发光单元与金属走线在显示面板的出光面上无交叠时对光线产生较大面积的遮挡，进而进一步提高感光器件设置区域的透光率，从而进一步提高显示装置的可靠性。

说明一点，在栅线或数据线与像素交叠时，可以通过过孔栅线像素与栅线或数据线的电连接，如图7中e所示的黑点表示过孔，以便于将栅线上的栅极扫描信号、数据线上的数据信号传输至对应的像素中，实现显示功能。

需要说明的是，在本发明实施例中，方式1和方式2中介绍的两种情况，可以相结合使用，也可以单独采用，只要能够提高感光器件设置区域的显示分辨率，均属于本发明实施例所要保护的范围。

基于同一发明构思，本发明实施例提供了一种如本发明实施例提供的上述显示面板的驱动方法，可以包括：

在一帧显示时间的N个子时间内，第一像素依次显示N幅子画面。

基于同一发明构思，本发明实施例提供了一种显示装置，如图12所示的一种显示装置z的结构示意图，包括：感光器件200、以及如本发明实施例提供的上述显示面板100；

其中，感光器件200对应设置于显示面板100的感光器件设置区域C。

可选地，感光器件可以为摄像头或指纹识别结构等感光器件，在此并不限定。

可选地，该显示面板可以为电致发光显示面板，如图12所示，该显示面板100可以包括：相对而置的阵列基板101和对向基板102，其中对向基板102可以为封装基板或触控基板，阵列基板中101可以设置有像素、栅线、数据线、移位寄存器单元等结构(图中均未示出)，像素内设置有电连接的像素电路和发光单元，发光单元包括阳极、发光层和阴极、阳极与像素电路电连接；通过阳极和阴极可以分别向发光层输入正电荷和负电荷，正电荷和负电荷在发光层中复合释放出能量，该能量可以激发发光层中的发光材料发光，从而实现显示功能。

在具体实施时，该显示装置可以为：手机(如图13所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种显示面板，其特征在于，包括显示区域和非显示区域，所述非显示区域包围所述显示区域，所述显示区域包括第一区域和感光器件设置区域，所述第一区域至少部分围绕所述感光器件设置区域；所述显示面板还包括：

位于所述显示区域内的多个像素，所述像素包括：位于所述感光器件设置区域内的第一像素、以及位于所述第一区域内的第二像素，所述第一像素的设置密度小于所述第二像素的设置密度；

一帧待显示画面分为N幅子画面，且一帧显示时间分为N个子时间，所述第一像素用于：在所述一帧显示时间的N个子时间内，依次显示所述N幅子画面；N为大于1的整数。

2.如权利要求1所述的显示面板，其特征在于，各所述子时间的时长均相等。

3.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

位于所述显示区域内多条沿第一方向延伸且沿第二方向排列的栅线，所述栅线与所述像素对应电连接，所述第一方向与所述第二方向交叉；

位于所述显示区域内多条沿所述第二方向延伸且沿所述第一方向排列的数据线，所述数据线与一列中的至少部分所述像素电连接；

以及位于所述非显示区域内且与所述栅线对应电连接的移位寄存器单元，所述移位寄存器单元包括：与所述第一像素对应的第一移位寄存器单元、以及与所述第二像素对应的第二移位寄存器单元；

其中，任一行所述第一像素对应电连接的所述栅线与至少一个所述第一移位寄存器单元电连接，任一行所述第二像素对应电连接的所述栅线与一个所述第二移位寄存器单元电连接；

所述第一区域包括沿列方向设置的M个子区域，所述M个子区域中的所述第二像素分别用于：在所述N个子时间中的至少部分所述子时间内进行显示；M为大于1的整数。

4.如权利要求3所述的显示面板，其特征在于，任一行所述第一像素对应电连接的所述栅线与N个所述第一移位寄存器单元电连接；

各所述移位寄存器单元级联设置；

对于任意相邻的两个所述子区域，其中一个所述子区域内的所述第二像素对应的最后一级第二移位寄存器单元为第一参考移位寄存器单元，另一个所述子区域内的所述第二像素对应的第一级第二移位寄存器单元为第二参考移位寄存器单元，至少部分所述第一移位寄存器单元设置于所述第一参考移位寄存器单元与所述第二参考移位寄存器单元之间。

5.如权利要求4所述的显示面板，其特征在于，所述像素包括像素电路，所述像素电路包括：用于控制初始化信号写入的第一端、以及用于控制显示信号写入的第二端；

所述像素的第一端电连接的所述栅线为第一栅线，所述像素的第二端电连接的所述栅线为第二栅线；

所述第一参考移位寄存器单元先于所述第二参考移位寄存器单元输出栅极扫描信号，各所述第一参考移位寄存器单元对应的第二像素为第一参考像素；或，所述第一参考移位寄存器单元后于所述第二参考移位寄存器单元输出栅极扫描信号，各所述第二参考移位寄存器单元对应的第二像素为第一参考像素；

各所述第一参考像素对应的所述第二栅线电连接，且各所述第一参考像素与不同的所述数据线电连接。

6.如权利要求3所述的显示面板，其特征在于，任一行所述第一像素对应电连接的所述栅线与一个所述第一移位寄存器单元电连接；

各所述第一移位寄存器单元分别与每个所述子区域内的各所述第二像素对应的所述第二移位寄存器单元级联设置。

7.如权利要求6所述的显示面板，其特征在于，所述像素包括像素电路，所述像素电路包括：用于控制初始化信号写入的第一端、以及用于控制显示信号写入的第二端；

对于任意相邻的两个所述子区域：其中一个所述子区域内的最后一级第二移位寄存器单元对应的所述第二像素为第二参考像素，另一个所述子区域内的第一级第二移位寄存器单元对应的所述第二像素为第三参考像素，所述第二参考像素与所述第三参考像素位于同一列；

所述显示面板还包括与所述第三参考像素的第一端对应所述栅线电连接的虚拟移位寄存器单元，用于：通过对应所述栅线控制所述第三参考像素的第一端写入初始化信号。

8.如权利要求6所述的显示面板，其特征在于，所述第一区域包围所述感光器件设置区域；

所述显示面板还包括位于所述非显示区域内的驱动单元，位于所述感光器件设置区域背离所述驱动单元一侧的第二像素为第四参考像素，各所述第四参考像素位于同一所述子区域内；

所述第四参考像素对应的所述第二移位寄存器单元用于：在所述N个子时间内均向对应所述栅线输出栅极扫描信号，或仅在一个所述子时间内向对应所述栅线输出栅极扫描信号。

9.如权利要求8所述的显示面板，其特征在于，所述显示面板还包括：位于所述非显示区域内的控制单元，所述控制单元包括N个第一子单元；

最后一级第一移位寄存器单元级联设置的所述第二移位寄存器单元为第三参考移位寄存器单元，与所述感光器件设置区域不相邻的所述子区域内的所述第二像素对应的第一级第二移位寄存器单元为第四参考移位寄存器单元；

其中一个所述第一子单元设置于所述最后一级第一移位寄存器单元的输出端与所述第三参考移位寄存器单元的输入端之间，其余所述第一子单元中，所述第一子单元设置于所述最后一级第一移位寄存器单元的输出端与所述第四参考移位寄存器单元的输入端单元之间；

所述第一子单元用于：在所述子时间内，控制所述最后一级第一移位寄存器单元的输出端与所述第三参考移位寄存器单元的输入端导通，或控制所述最后一级第一移位寄存器单元的输出端与所述第四参考移位寄存器单元的输入端导通。

10.如权利要求9所述的显示面板，其特征在于，所述第四参考像素对应的所述第二移位寄存器单元用于：仅在一个所述子时间内向对应所述栅线输出栅极扫描信号；

所述显示面板还包括用于提供起始信号的起始信号线，所述控制单元还包括两个第二子单元；

N-1个子时间定义为第一子时间，其余的一个所述子时间定义为第二子时间；

其中一个所述第二子单元电连接于所述起始信号线和第一级第一移位寄存器单元的输入端之间，用于：在所述第一子时间内，控制所述起始信号线与所述第一级第一移位寄存器单元的输入端导通；

设置有所述第四参考像素的所述子区域对应的第一级第二移位寄存器单元为第五参考移位寄存器单元，另一个所述第二子单元电连接于所述起始信号线与所述第五参考移位寄存器单元的输入端之间，用于：在所述第二子时间内，控制所述起始信号线与所述第五参考移位寄存器单元的输入端导通。

11.如权利要求10所述的显示面板，其特征在于，所述显示面板还包括：分别与各所述第一子单元电连接的第一控制线、以及与各所述第二子单元电连接的第二控制线；

各所述第一控制线分别用于：

在所述N个子时间内，依次向各所述第一子单元提供第一控制信号，以使各所述第一子单元依次控制对应电连接的所述移位寄存器单元的输出端与对应电连接的所述移位寄存器单元的输入端导通；

各所述第二控制线分别用于：在所述第一子时间和所述第二子时间内，依次向各所述第二子单元提供第二控制信号，以使各所述第二子单元依次控制所述起始信号线与对应电连接的所述移位寄存器单元的输入端导通。

12.如权利要求11所述的显示面板，其特征在于，所述第一子单元包括第一晶体管，所述第一晶体管的栅极与所述第一控制线电连接，源极与所述最后一级第一移位寄存器单元的输出端，漏极与所述第三参考移位寄存器单元的输入端或所述第四参考移位寄存器单元的输入端电连接；

所述第二子单元包括第二晶体管，所述第二晶体管的栅极与所述第二控制线电连接，源极与所述起始信号线电连接，漏极与所述第一级第一移位寄存器单元的输入端或所述第五参考移位寄存器单元的输入端电连接。

13.如权利要求1所述的显示面板，其特征在于，所述像素包括多个子像素；

所述第一像素中的每个所述子像素包括：像素电路、N个发光单元、以及N个第三晶体管，所述显示面板还包括：分别与各所述第三晶体管电连接的第三控制线，所述发光单元与所述第三晶体管的漏极对应电连接，所述像素电路分别与各所述第三晶体管的源极电连接，所述第三晶体管的栅极与所述第三控制线对应电连接；

各所述发光单元分别用于：各所述第三控制线提供的所述第三控制信号和所述像素电路的控制下，在所述N个子时间内依次发光。

14.如权利要求13所述的显示面板，其特征在于，

所述N个发光单元中：

其中一个所述发光单元包括第一阳极，所述第一阳极包括反射层和电极层；

其余所述发光单元包括第二阳极，所述第二阳极包括电极层；

其中，所述电极层采用透明材料制作而成。

15.如权利要求13所述的显示面板，其特征在于，所述感光器件设置区域内设置有金属走线，各所述发光单元均与所述金属走线在所述显示面板的出光面上的正投影交叠。

16.一种显示装置，其特征在于，包括：感光器件、以及如权利要求1-15任一项所述的显示面板；

其中，所述感光器件对应设置于所述显示面板的感光器件设置区域。

17.一种如权利要求1-15任一项所述的显示面板的驱动方法，其特征在于，包括：

在一帧显示时间的N个子时间内，第一像素依次显示N幅子画面。

Images