CN110797336A - 静电保护电路、静电保护器件及其形成方法 - Google Patents
静电保护电路、静电保护器件及其形成方法 Download PDFInfo
- Publication number
- CN110797336A CN110797336A CN201810871787.7A CN201810871787A CN110797336A CN 110797336 A CN110797336 A CN 110797336A CN 201810871787 A CN201810871787 A CN 201810871787A CN 110797336 A CN110797336 A CN 110797336A
- Authority
- CN
- China
- Prior art keywords
- type
- diode
- effect transistor
- field effect
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000005669 field effect Effects 0.000 claims abstract description 102
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 153
- 229920005591 polysilicon Polymers 0.000 claims description 95
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 239000002184 metal Substances 0.000 claims description 77
- 229910021332 silicide Inorganic materials 0.000 claims description 69
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 34
- 238000002955 isolation Methods 0.000 claims description 22
- 230000000903 blocking effect Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005591 charge neutralization Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- NWLLPIVESIULPG-UHFFFAOYSA-N dysprosium indium Chemical compound [In].[Dy] NWLLPIVESIULPG-UHFFFAOYSA-N 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- -1 silicon dioxide Chemical compound 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供了一种静电保护电路、静电保护器件及其形成方法，本公开的实施例通过在场效应晶体管的栅极和源极之间连接二级管形成静电保护器件，使得在静电放电电流通过场效应晶体管的漏极时，二极管延迟场效应晶体管的栅极和源极间的电荷的传输速度，由此导致场效应晶体管的栅极电位随漏极电位变化，进而导致一定的沟道电流，使静电保护的触发电压降低，提高静电保护电路的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种静电保护电路、静电保护器件及其形成方法。
背景技术
静电放电(Electrostatic Discharge，ESD)是指两个具有不同电荷量的物体跟其他物体接触时，这两个具有不同静电电位的物体依据电荷中和的原则，存在着电荷流动，在这个高速电量传送过程中，将产生潜在的破坏电压、电流以及电磁场，严重时会造成电路元件的损坏。对于集成电路，ESD失效是一个尤其复杂的可靠性问题，随着电子器件的尺寸的缩小，芯片的特征尺寸越来越小，结深越来越浅，栅极氧化层(GateOxide，GOX)越来越薄，使器件在很小的栅电压下就会发生氧化层击穿，几乎所有的芯片设计都要克服静电击穿问题。理想的保护结构要具备零阻值、有限钳位电压、快速开启和小的能量耗散以及不影响电路的正常功能等性能。
目前已经有多种静电防护器件被提出，比如二极管(diode)、可控硅(SiliconControlled Rectifier，SCR)、栅接地N型金属氧化物半导体(Gate Grounded NMOS，GGNMOS)和栅接电源的P型金属氧化物半导体(Gate-VDD PMOS，GDPMOS)等。
但是，采用GGNMOS和GDPMOS泄放ESD电流，触发电压有时会很高，而较高的触发电压可能导致ESD保护无效，进而由于ESD导致器件损坏。
发明内容
有鉴于此，本公开提供了一种静电保护器件和静电保护电路，解决了触发电压过高而导致ESD保护无效的问题。
根据本公开的第一方面，提供一种静电保护器件，包括：
场效应晶体管，包括源极、漏极和栅极；
二极管，电连接在所述栅极和所述源极之间。
进一步地，所述静电保护器件还包括：
半导体衬底；
所述场效应晶体管和所述二极管形成在所述半导体衬底上。
进一步地，所述半导体衬底包括有源区和浅沟槽隔离区；
所述场效应晶体管形成在所述有源区上，所述二极管形成在所述浅沟槽隔离区上。
进一步地，所述场效应晶体管的栅极包括多晶硅层；
所述二极管包括与所述多晶硅层一体形成的P型多晶硅结构和N型多晶硅结构。
进一步地，所述栅极还包括形成在所述多晶硅层上的金属硅化物层；
所述金属硅化物层向所述二级管延伸，并覆盖部分所述P型多晶硅结构或部分所述N型多晶硅结构。
进一步地，所述P型多晶硅结构和所述N型多晶硅结构相邻区域表面形成有金属硅化物阻挡层。
进一步地，所述场效应晶体管为N型场效应晶体管。
进一步地，所述场效应晶体管的栅极包括N型掺杂多晶硅层；
所述二极管包括与所述N型掺杂多晶硅层一体形成的P型多晶硅结构和N型多晶硅结构；
所述N型掺杂多晶硅层与所述二极管的P型多晶硅结构相连。
进一步地，金属硅化物层形成在所述多晶硅层上向所述二级管延伸，并覆盖部分所述二极管的P型多晶硅结构，使所述场效应晶体管的栅极与所述二级管形成电连接。
进一步地，所述二极管的N型多晶硅结构电连接到所述N型场效应晶体管的源极。
进一步地，所述场效应晶体管为P型场效应晶体管。
进一步地，所述场效应晶体管的栅极包括P型掺杂多晶硅层；
所述二极管包括与所述P型掺杂多晶硅层一体形成的P型多晶硅结构和N型多晶硅结构；
所述P型掺杂多晶硅层与所述二极管的N型多晶硅结构相连。
进一步地，所述金属硅化物层形成在多晶硅层上向所述二级管延伸，并覆盖部分所述二极管的N型多晶硅结构，使所述P型场效应晶体管的栅极与所述二级管形成电连接。
进一步地，所述二极管的P型多晶硅结构电连接到所述P型场效应晶体管的源极。
根据本公开的另一方面，提供一种静电保护电路，包括：
N型场效应晶体管，所述N型场效应晶体管的源极电连接到参考端引脚，漏极电连接到输入输出引脚；
第一二极管，所述第一二极管的阳极电连接到所述N型场效应晶体管的栅极，所述第一二极管的阴极电连接到所述N型场效应晶体管的源极；
P型场效应晶体管，所述P型场效应晶体管的源极电连接到电源端引脚，漏极电连接到输入输出引脚；
第二二极管，所述第二二极管的阴极电连接到所述P型场效应晶体管的栅极，所述第二二极管的阳极电连接到所述P型场效应晶体管的源极。
根据本公开的又一方面，提供一种静电保护器件的形成方法，包括：
提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离区，有源区包括源极、漏极以及栅极氧化层；
形成多晶硅层，所述多晶硅层形成在栅极氧化物层上并延伸到所述浅沟槽隔离区；
对所述多晶硅层进行掺杂，在所述多晶硅层的不同区域分别进行P型掺杂和N型掺杂，在所述浅沟槽隔离区上的多晶硅层形成包括P型多晶硅结构和N型多晶硅结构的二极管；
形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖所述P型多晶硅结构和所述N型多晶硅结构相邻区域；
形成金属硅化物层，所述金属硅化物层覆盖除所述金属硅化物阻挡层区域的所述多晶硅层；
使所述二极管电连接在所述场效应晶体管的源极。
本公开实施例通过在场效应晶体管的栅极和源极之间连接二级管形成静电保护器件，使得在静电放电电流通过场效应晶体管的漏极时，二极管延迟栅极和源极间的电荷的传输速度，由此导致场效应晶体管的栅极电位随漏极电位变化，进而导致一定的沟道电流，使静电保护的触发电压降低，提高了静电保护电路的性能。
附图说明
通过以下参照附图对本发明实施例的描述，本公开的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是本公开实施例的静电保护器件的电路示意图；
图2是本公开另一个实施例的静电保护器件的电路示意图；
图3-图4是本公开实施例的静电保护器件的结构示意图；
图5是本公开实施例一个优选实现方式的静电保护器件的截面图；
图6-图7是本公开另一个实施例的静电保护器件的结构示意图；
图8是本公开实施例一个优选实现方式的静电保护器件的截面图；
图9是本公开实施例的静电保护电路的示意图；
图10是本公开实施例的静电保护器件的形成方法的流程图；
图11-17是本公开实施例的静电保护器件的形成方法的各步骤形成的结构的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的器件的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
图1是本公开一个实施例的静电保护器件的电路示意图。图1所示为N型场效应晶体管1和二极管2连接形成的静电保护器件的电路示意图。其中，二级管2的阴极电连接在N型场效应晶体管1的源极S，二级管2的阳极电连接在N型场效应晶体管的栅极G。由此获得的静电保护器件可以被称为栅耦合N型金属氧化物半导体(Gate-Coupled NMOS，GCNMOS)。
本实施例的静电保护器件可以用于在外部对所述GCNMOS的漏极静电放电时导通，从而使得静电放电电流可以经由静电保护器件流向源极，从而避免漏极连接的其他电路结构被静电放电电流损坏。
图2是本公开另一个实施例的静电保护器件的电路示意图。图2所示为P型场效应晶体管3和二极管4连接形成的静电保护器件的电路示意图。其中，二级管4的阴极电连接在P型场效应晶体管3的栅极G，二级管4的阳极电连接在P型场效应晶体管3的源极S。由此获得的静电保护器件可以被称为栅耦合P型金属氧化物半导体(Gate-Coupled NMOS，GCNMOS)。
本实施例的静电保护器件可以用于在所述GCPMOS的漏极对外部静电放电时导通，从而使得静电放电电流可以经由静电保护器件从源极流向漏极，从而避免漏极连接的其他电路结构被静电放电电流损坏。
对于图1和图2所示的静电保护器件。当静电放电电流施加到场效应晶体管的漏极时，二极管将会延迟栅极和源极间的电荷的传输速度，使得场效应晶体管的栅极的电位随漏极电位变化。栅极电位会升高，这将导致一定的沟道电流。沟道电流的存在可以使得NMOS或PMOS中的寄生三极管更容易被触发导通，从而使静电放电的触发电压降低，提高静电保护器件的性能。
优选的，可以将图1和图2所示的静电保护器件形成在半导体衬底上，从而获得对于集成电路内部进行静电保护的器件。
图3-图4是本公开一个实施例的静电保护器件的结构示意图。图3为本公开实施例的静电保护器件的主视图。图4为图3沿X-X线的剖面图。如图3和图4所示，半导体衬底10包括有源区11和浅沟槽隔离区12，且所述半导体衬底10上形成有预定的电路结构，应理解，为了使得本公开的实质更清楚地获得展示，图中并未示出电路。场效应晶体管20形成在有源区11。场效应晶体管20包括漏极21、栅极22和源极23。同时，二极管30形成在浅沟槽隔离区12上。二极管30电连接在场效应晶体管20的源极23与栅极22之间。
如图4所示，所述栅极22包括掺杂的多晶硅层221和覆盖其上的金属硅化物层222。所述栅极还包括栅极氧化物层等，图中未示出。所述二极管30与所述掺杂的多晶硅层221一体形成。在图3和图4所示的结构中，场效应晶体管20为NMOS，栅极22区域的掺杂的多晶硅层221为N型掺杂多晶硅。二极管30则包括P型多晶硅结构32和N型多晶硅结构31。其中，P型多晶硅结构32位于两个N型掺杂的多晶硅结构221和31之间。所述二级管30电连接在所述场效应晶体管20的源极23和栅极22之间。在本实施例中，利用金属硅化物层222使得场效应晶体管20的栅极22与二级管30形成电连接。具体地，金属硅化物层222向二极管的方向延伸，覆盖部分P型多晶硅结构32。金属硅化物层222为导电层，因此，可以使得栅极22和二极管30的阳极形成电连接。同时，金属硅化物层222并不覆盖所述P型多晶硅结构32和所述N型多晶硅结构31相邻区域的表面，在该区域内，P型多晶硅结构和N型多晶硅结构形成二极管30的PN结。可选地，金属硅化物层222也覆盖部分N型多晶硅结构，从而形成二极管30的阴极。由于制造栅极22的过程中包括形成金属硅化物层222的步骤，因此，通过金属硅化物层222来形成电连接能够节省本实施例的静电保护器件的工艺步骤，降低成本。二极管30的阴极通过金属硅化物层222上方的一个或多个金属层形成的金属互连线50与场效应晶体管20的源极电连接。
在一个可选实现方式中，如图5所示，通过在P型多晶硅结构32和所述N型多晶硅结构31相邻区域的表面形成金属硅化物阻挡层40(Salicide Block Layer，SAB)，利用金属硅化物阻挡层40不会与钛或钴等金属发生反应的特性，来阻止在该区域形成金属硅化物。从而使得在PN结上方的区域内不形成金属硅化物。采用本实现方式来使得金属硅化物层222图形化质量较高。当然，也可以通过其它方式，例如刻蚀部分金属硅化物层222来达到相同的目的。
本实施例中，二极管通过场效应晶体管的栅极中的多晶硅层的延伸结构与栅极形成为一体，这样可以使得二极管的半导体层(也即多晶硅层)与栅极的多晶硅层在同一道沉积工艺下形成，相对于现有的静电保护器件的形成工艺不用增加沉积半导体层的工艺步骤，在提高性能的同时，不会大幅增加制造成本。同时，二极管被形成在浅沟槽隔离区中，有效地利用了集成电路中已有区域，使得不必增大集成电路的面积就可以提高静电保护器件的性能。
图6-图7是本公开另一个实施例的静电保护器件的结构示意图。图6为本公开实施例的静电保护器件的主视图。图7为图6沿X’-X’线的剖面图。如图6和图7所示，半导体衬底10’包括有源区11’和浅沟槽隔离区12’。场效应晶体管20’形成在有源区11’。场效应晶体管20’包括漏极21’、栅极22’和源极23’。同时，二极管30’形成在浅沟槽隔离区12’上。二极管30’通过电连接在场效应晶体管20’的源极23’与栅极22’之间。
如图7所示，所述栅极22’包括掺杂的多晶硅层221’和覆盖其上的金属硅化物层222’。所述二极管30’与所述掺杂的多晶硅层221’一体形成。图6和图7所示的结构的等效电路与图2对应，也即，在本实施例的结构中，场效应晶体管20’为PMOS，栅极22’区域的掺杂的多晶硅层221’为P型掺杂多晶硅。二极管30’则包括P型多晶硅结构32’和N型多晶硅结构31’。其中，N型多晶硅结构31’位于两个P型掺杂的多晶硅结构221’和32’之间。所述二级管30’电连接在所述场效应晶体管20’的源极23’和栅极22’之间。在本实施例中，利用金属硅化物层222’使得场效应晶体管20’的栅极22’与二级管30’形成电连接。具体地，金属硅化物层222’向二极管的方向延伸，覆盖部分N型多晶硅结构31’。金属硅化物层222’为导电层，因此，可以使得栅极22’和二极管30’的阴极形成电连接。同时，金属硅化物层222’并不覆盖P型多晶硅结构32’和所述N型多晶硅结构31’相邻区域的表面，在该区域内，P型多晶硅结构和N型多晶硅结构形成二极管30’的PN结。可选地，金属硅化物层222’也覆盖部分P型多晶硅结构32’。具体来说，金属硅化物层222’覆盖P型多晶硅结构远离场效应晶体管一侧的上表面，由此，可以形成二极管30’的阳极。由于制造栅极的过程中包括形成金属硅化物层222’的步骤，因此，通过金属硅化物层222’来形成电连接能够节省本实施例的静电保护器件的工艺步骤，降低成本。二极管30’的阳极通过金属硅化物层222’上方的一个或多个金属层形成的金属互连线50’与场效应晶体管20’的源极电连接。
与上一实施例类似，本实施例也可以通过在P型多晶硅结构和所述N型多晶硅结构相邻区域的表面形成金属硅化物阻挡层40’，利用金属硅化物阻挡层40’不会与钛或钴等金属发生反应的特性，来阻止在该区域形成金属硅化物。从而使得在PN结上方的区域内不形成金属硅化物。
应理解，以上实施例描述的用于实现所述静电保护器件的半导体结构仅为示例，本领域技术人员也可以采用其它的半导体结构实现具有相同的等效电路的静电保护器件。例如，如图8所示，所述栅极22可以部分形成在浅沟槽隔离区12等。又例如，与多晶硅层2一体形成的二极管30也可以有不同的形状，如L型等，也可以有不同的相对位置。可以根据应用条件和工艺条件做相应的调整。
本实施例中，通过将场效应晶体管和二级管电连接形成静电保护器件。当静电放电电流经过该静电保护器件中的场效应晶体管的漏极，二极管将会延迟栅极和源极间的电荷的传输，因此场效应晶体管的栅极会在短时间内具有一定由漏极耦合而来的电位。这将导致一定的沟道电流，使静电保护的触发电压降低，达到提高静电保护效率的目的。同时，通过在半导体衬底上形成场效应晶体管结构和二极管结构，在多晶硅中形成P型多晶硅结构和N型多晶硅结构，形成多晶硅二极管，将静电保护器件在半导体衬底上一体形成，在提高静电保护效率的同时可以减小集成电路的体积，提高电连接的稳定性。
基于本公开实施例的静电保护器件，可以搭建能够同时对不同的静电电流(ESDzag)进行保护的静电保护电路。图9是本公开实施例的静电保护电路的示意图，如图9所示，本实施例的静电保护电路包括第一静电保护器件和第二静电保护器件。第一静电保护器件电连接在参考端引脚VSS和输入输出引脚I/O之间，用于在外部对输入输出引脚I/O静电放电时导通，将静电电流导向参考端引脚VSS。第二静电保护器件电连接在电源端引脚VDD和输入输出引脚I/O之间，用于在输入输出引脚I/O对外部静电放电时导通，从电源端引脚VDD导出一个电流到输入输出引脚I/O。其中，第一静电保护器件包括N型场效应晶体管1和二极管2。所述N型场效应晶体管1的源极S电连接到参考端引脚VSS，漏极D电连接到输入输出引脚I/O；所述二极管2的阳极电连接到所述N型场效应晶体管1的栅极G，所述二极管2的阴极电连接到所述N型场效应晶体管的源极S。第二静电保护器件包括P型场效应晶体管3和二极管4。所述P型场效应晶体管3的源极S电连接到电源端引脚VDD。漏极D电连接到输入输出引脚I/O。所述二极管4的阴极电连接到所述P型场效应晶体管的栅极G。所述二极管4的阳极电连接到所述P型场效应晶体管的源极S。
本实施例中，通过将N型场效应晶体管和P型场效应晶体管以及二级管等电子元器件电连接形成静电保护电路。当有静电放电电压施加在输入输出引脚I/O上，当静电放电电流经过场效应晶体管的漏极时二极管会延迟场效应晶体管的栅极和源极间的电荷转移，因此场效应晶体管的栅极会在短时间内具有一定由漏极耦合而来的电位。这将导致一定的沟道电流，使静电保护的触发电压降低，达到提高静电保护效率的目的。同时在直流条件下，二极管保持栅极和源极的电势相同，使场效应晶体管处于关闭状态，所以该电路不会影响芯片的正常运行。
同时，本公开还提供了本公开实施例的静电保护器件的形成方法，图10是本公开实施例的静电保护器件的形成方法流程图。如图10所示，本公开提供的静电保护器件的形成方法包括如下步骤：
S100、提供半导体衬底。所述半导体衬底包括有源区和浅沟槽隔离区，有源区包括源极、漏极以及栅极氧化层。
S200、形成多晶硅层。所述多晶硅层形成在栅极氧化物层上并延伸到所述浅沟槽隔离区。
S300、对所述多晶硅层进行掺杂。在所述多晶硅层的不同区域分别进行P型掺杂和N型掺杂，在所述浅沟槽隔离区上的多晶硅层形成包括P型多晶硅结构和N型多晶硅结构的二极管。
S400、形成金属硅化物阻挡层(Silicide Block，SAB)。所述金属硅化物阻挡层覆盖所述P型多晶硅结构和所述N型多晶硅结构相邻区域。
S500、形成金属硅化物层。所述金属硅化物层形成于除所述金属硅化物阻挡层区域的所述多晶硅层上。
S600、使所述二极管电连接在所述场效应晶体管的源极。
参见图11和图12，图11为所述半导体衬底10的主视图，图12为沿x-x线的剖视图。在步骤S100，提供半导体衬底10。所述半导体衬底10包括有源区11和浅沟槽隔离区12，有源区11包括：源极23、漏极21以及源极23和漏极21之间的栅极氧化物层(未示出)，且所述半导体衬底10上形成有预定的电路结构，应理解，为了使得本公开的实质更清楚地获得展示，图中并未示出栅极氧化物层以及电路。所述半导体衬底10可为硅单晶衬底、锗单晶衬底或硅锗单晶衬底。可替换地，半导体衬底10还可为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)、绝缘体上锗(GeOI)、硅上外延层结构的衬底或化合物半导体衬底。所述化合物半导体衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或镝化铟等材料形成的衬底。在所述半导体衬底10表面还可以形成若干外延界面层或应变层等结构以提高半导体器件的电学性能。可选地，所述源极23和所述漏极21可以为N型掺杂，也可以为P型掺杂。
参见图13，在步骤S200，形成多晶硅层60。所述多晶硅层60形成在所述源极23和漏极21之间的栅极氧化物层(未示出)上并延伸到所述浅沟槽隔离区。多晶硅层60可以以硅烷(SiH4)为硅前体通过化学气相沉积工艺形成。在一个可选实现方式中，沉积压力为0.1-0.4托(Torr)，掺杂的多晶硅层221的沉积厚度为200-19000埃。
参见图14，在步骤S300，对所述多晶硅层60进行掺杂。在所述多晶硅层60的不同区域分别进行P型掺杂和N型掺杂。具体地，可通过光刻和离子注入的方式来实现不同区域的掺杂。其中的掺杂元素可以为硼等P型杂质，也可以为磷等N型杂质。在一个可选的实现方式中，在所述浅沟槽隔离区12上的多晶硅层60形成P型多晶硅结构32和N型多晶硅结构31，两者构成二级管30，在场效应晶体管20的栅极氧化物层(未示出)上的多晶硅层60形成掺杂的多晶硅层221。在一个可选的实现方式中，如图14所示，掺杂的多晶硅层221可以为N型掺杂，P型多晶硅结构32位于两个N型掺杂的多晶硅结构221和31之间。在另一个可选的实现方式中，掺杂的多晶硅层221也可以为P型掺杂，N型多晶硅结构31，位于两个P型掺杂的多晶硅结构221和32之间。
参见图15，在步骤S400，形成金属硅化物阻挡层40。所述金属硅化物阻挡层40覆盖所述P型多晶硅结构32和所述N型多晶硅结构31相邻区域。金属硅化物阻挡层40可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。在一个可选的实现方式中，金属硅化物阻挡层40由氮化硅组成，其厚度为100埃～120埃，优选为110埃。
参见图16，在步骤S500，形成金属硅化物层222。所述金属硅化物层222形成于除所述金属硅化物阻挡层40区域的所述掺杂的多晶硅层221和二极管30的P型多晶硅结构32和N型多晶硅结构31上。具体地，沉积金属，然后进行快速退火处理，由于金属可与硅反应，但是不会与硅氧化物如二氧化硅反应，所以金属只会与暴露出的掺杂的多晶硅层221和二极管30的P型多晶硅结构32和N型多晶硅结构31表面发生反应形成金属硅化物。所述沉积的金属可为镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，相应地，所形成的金属硅化物层222可为镍基硅化物、钛基硅化物或钴基硅化物。栅极氧化物层(未示出)以及其上的掺杂的多晶硅层221以及金属硅化物层222共同构成栅极22。优选的，所述栅极22还可以包括一层或多层栅极电介质层。所述金属硅化物层222使得栅极22与相邻的二极管30形成电连接。
参见图17，栅极22，源极23和漏极21共同构成场效应晶体管20。在步骤S600，使所述二极管30电连接在所述场效应晶体管20的源极23。在一个可选的实施例中，可以通过局部互连工艺在半导体衬底10中嵌入金属线使N型场效应晶体管20的源极23和二极管30的N型多晶硅结构31形成电连接。
通过上述步骤在半导体衬底上形成场效应晶体管和二级管，通过金属硅化物层将场效应晶体管的栅极电连接在二级管上，经该方法形成的静电保护器件在具有相同静电保护效率的条件下还具有更好的稳定性，和较小的体积。
相比于现有技术，本公开实施例通过将场效应晶体管和二级管电连接形成静电保护器件，当静电放电电流通过场效应晶体管的漏极，二极管将会延迟场效应晶体管的栅极和源极间的电荷的传输速度，因此场效应晶体管的栅极会在短时间内具有一定由漏极耦合而来的电位。这将导致一定的沟道电流，使静电保护的触发电压降低，提高静电保护效率。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种静电保护器件，其特征在于，包括：
场效应晶体管，包括源极、漏极和栅极；
二极管，电连接在所述栅极和所述源极之间。
2.根据权利要求1所述的静电保护器件，其特征在于，还包括：
半导体衬底；
所述场效应晶体管和所述二极管形成在所述半导体衬底上。
3.根据权利要求2所述的静电保护器件，其特征在于，所述半导体衬底包括有源区和浅沟槽隔离区；
所述场效应晶体管形成在所述有源区上，所述二极管形成在所述浅沟槽隔离区上。
4.根据权利要求2所述的静电保护器件，其特征在于，所述场效应晶体管的栅极包括多晶硅层；
所述二极管包括与所述多晶硅层一体形成的P型多晶硅结构和N型多晶硅结构。
5.根据权利要求4所述的静电保护器件，其特征在于，所述栅极还包括形成在所述多晶硅层上的金属硅化物层；
所述金属硅化物层向所述二级管延伸，并覆盖部分所述P型多晶硅结构或部分所述N型多晶硅结构。
6.根据权利要求4所述的静电保护器件，其特征在于，所述P型多晶硅结构和所述N型多晶硅结构相邻区域表面形成有金属硅化物阻挡层。
7.根据权利要求2所述的静电保护器件，其特征在于，所述场效应晶体管为N型场效应晶体管。
8.根据权利要求7所述的静电保护器件，其特征在于，所述场效应晶体管的栅极包括N型掺杂多晶硅层；
所述二极管包括与所述N型掺杂多晶硅层一体形成的P型多晶硅结构和N型多晶硅结构；
所述N型掺杂多晶硅层与所述二极管的P型多晶硅结构相连。
9.根据权利要求8所述的静电保护器件，其特征在于，金属硅化物层形成在所述多晶硅层上向所述二级管延伸，并覆盖部分所述二极管的P型多晶硅结构，使所述场效应晶体管的栅极与所述二级管形成电连接。
10.根据权利要求8所述的静电保护器件，其特征在于，所述二极管的N型多晶硅结构电连接到所述N型场效应晶体管的源极。
11.根据权利要求2所述的静电保护器件，其特征在于，所述场效应晶体管为P型场效应晶体管。
12.根据权利要求11所述的静电保护器件，其特征在于，所述场效应晶体管的栅极包括P型掺杂多晶硅层；
所述二极管包括与所述P型掺杂多晶硅层一体形成的P型多晶硅结构和N型多晶硅结构；
所述P型掺杂多晶硅层与所述二极管的N型多晶硅结构相连。
13.根据权利要求12所述的静电保护器件，其特征在于，所述金属硅化物层形成在多晶硅层上向所述二级管延伸，并覆盖部分所述二极管的N型多晶硅结构，使所述P型场效应晶体管的栅极与所述二级管形成电连接。
14.根据权利要求12所述的静电保护器件，其特征在于，所述二极管的P型多晶硅结构电连接到所述P型场效应晶体管的源极。
15.一种静电保护电路，其特征在于，包括：
N型场效应晶体管，所述N型场效应晶体管的源极电连接到参考端引脚，漏极电连接到输入输出引脚；
第一二极管，所述第一二极管的阳极电连接到所述N型场效应晶体管的栅极，所述第一二极管的阴极电连接到所述N型场效应晶体管的源极；
P型场效应晶体管，所述P型场效应晶体管的源极电连接到电源端引脚，漏极电连接到输入输出引脚；
第二二极管，所述第二二极管的阴极电连接到所述P型场效应晶体管的栅极，所述第二二极管的阳极电连接到所述P型场效应晶体管的源极。
16.一种静电保护器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离区，有源区包括源极、漏极以及栅极氧化层；
形成多晶硅层，所述多晶硅层形成在栅极氧化物层上并延伸到所述浅沟槽隔离区；
对所述多晶硅层进行掺杂，在所述多晶硅层的不同区域分别进行P型掺杂和N型掺杂，在所述浅沟槽隔离区上的多晶硅层形成包括P型多晶硅结构和N型多晶硅结构的二极管；
形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖所述P型多晶硅结构和所述N型多晶硅结构相邻区域；
形成金属硅化物层，所述金属硅化物层覆盖除所述金属硅化物阻挡层区域的所述多晶硅层；
使所述二极管电连接在所述场效应晶体管的源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810871787.7A CN110797336B (zh) | 2018-08-02 | 2018-08-02 | 静电保护电路、静电保护器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810871787.7A CN110797336B (zh) | 2018-08-02 | 2018-08-02 | 静电保护电路、静电保护器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110797336A true CN110797336A (zh) | 2020-02-14 |
| CN110797336B CN110797336B (zh) | 2022-05-06 |
Family
ID=69425535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810871787.7A Active CN110797336B (zh) | 2018-08-02 | 2018-08-02 | 静电保护电路、静电保护器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797336B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148225A (zh) * | 2010-07-12 | 2011-08-10 | 成都芯源系统有限公司 | 用于集成电路器件的无烟静电释放保护电路 |
| CN102412248A (zh) * | 2010-12-09 | 2012-04-11 | 江苏东光微电子股份有限公司 | Esd保护的功率mosfet或igbt及制备方法 |
| CN105355626A (zh) * | 2015-10-09 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 沟槽型mosfet的esd结构及工艺方法 |
-
2018
- 2018-08-02 CN CN201810871787.7A patent/CN110797336B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148225A (zh) * | 2010-07-12 | 2011-08-10 | 成都芯源系统有限公司 | 用于集成电路器件的无烟静电释放保护电路 |
| CN102412248A (zh) * | 2010-12-09 | 2012-04-11 | 江苏东光微电子股份有限公司 | Esd保护的功率mosfet或igbt及制备方法 |
| CN105355626A (zh) * | 2015-10-09 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 沟槽型mosfet的esd结构及工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110797336B (zh) | 2022-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| US10522532B2 (en) | Through via extending through a group III-V layer | |
| US6835967B2 (en) | Semiconductor diodes with fin structure | |
| US10373946B2 (en) | Diode-triggered Schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control | |
| US6576959B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| TWI409946B (zh) | 半導體裝置及其形成方法 | |
| US10483257B2 (en) | Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection | |
| KR20080106951A (ko) | 분리 다이오드 소자를 갖는 ｅｓｄ 보호 회로 및 방법 | |
| US10720424B2 (en) | ESD protection device | |
| US6764892B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| US20140191319A1 (en) | Finfet compatible diode for esd protection | |
| US12009361B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| US9219057B2 (en) | Electrostatic discharge protection device and method for manufacturing the same | |
| US5683918A (en) | Method of making semiconductor-on-insulator device with closed-gate electrode | |
| US10600809B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US6589823B1 (en) | Silicon-on-insulator (SOI)electrostatic discharge (ESD) protection device with backside contact plug | |
| US20220376039A1 (en) | Low leakage esd mosfet | |
| US20180308836A1 (en) | Electrostatic discharge protection device and method for electrostatic discharge | |
| US20110309409A1 (en) | Semiconductor device | |
| US10741544B2 (en) | Integration of electrostatic discharge protection into vertical fin technology | |
| CN110797336B (zh) | 静电保护电路、静电保护器件及其形成方法 | |
| EP3226297B1 (en) | High voltage esd device for finfet technology | |
| US6905924B2 (en) | Diode structure for SOI circuits | |
| CN111192871A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN102646601A (zh) | 一种半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |