CN110797064A - 一种低功耗的相变存储器初始化操作方法 - Google Patents

一种低功耗的相变存储器初始化操作方法 Download PDF

Info

Publication number
CN110797064A
CN110797064A CN201911056869.7A CN201911056869A CN110797064A CN 110797064 A CN110797064 A CN 110797064A CN 201911056869 A CN201911056869 A CN 201911056869A CN 110797064 A CN110797064 A CN 110797064A
Authority
CN
China
Prior art keywords
pulse
phase change
change memory
reset
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911056869.7A
Other languages
English (en)
Inventor
王玉婵
袁素真
王玉菡
张文霞
王斌
陈伟中
王振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201911056869.7A priority Critical patent/CN110797064A/zh
Publication of CN110797064A publication Critical patent/CN110797064A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种低功耗的相变存储器初始化操作方法，属于微纳米电子技术领域，在进行常规操作前，先施加一个大幅度的RESET操作脉冲，使得相变材料内部形成较大的非晶区域，再通过SET操作将此非晶区域完全转换为立方(FCC)晶粒区域，从而有效改善相变存储单元内部的晶粒分布，降低后续写操作电流，从而降低整个单元的操作功耗。

Description

一种低功耗的相变存储器初始化操作方法
技术领域
本发明属于微纳米电子技术领域，涉及一种低功耗的相变存储器初始化操作方法。
背景技术
存储器是半导体产业的重要组成部分，目前市场上主流的存储器包括SRAM、DRAM和FLASH等，这些存储器在各个方面起着重要作用。新型非挥发存储器主要有铁电存储器(FRAM)、磁存储器(MRAM)和相变存储器(PCRAM)。
PCRAM是一种新型的固态半导体存储器，它是基于Ovshisky在20世纪60年代末提出的奥弗辛斯基电效应的存储器。PCRAM可制作在硅衬底上，其关键材料为相变薄膜、加热电极材料、绝热材料和引出电极材料等。PCRAM具有存储单元尺寸小、非挥发性、循环寿命长、稳定性好、功耗低和可嵌入功能强等优点，特别是在器件尺寸的微缩方面优势尤为突出，被认为是下一代非挥发存储技术的最佳解决方案之一，在低压、低功耗、高速、高密度和嵌入式存储方面有着广阔的商用前景。
相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。在相变材料上加一个短而强的脉冲，使相变材料由晶体转变为非晶的操作称为RESET；在相变材料上加一个长而弱的脉冲，是相变材料由非晶态转变为晶态的操作称为SET；在相变材料两端施加一个强度很弱，不足以引起相变材料变化的脉冲，这个操作则称为READ。RESET脉冲的主要作用是将相变材料熔化并使其快速淬火，因而RESET操作直接决定PCRAM整个操作的功耗，降低RESET操作功耗对提高相变存储器的性能意义重大。
Ge2Sb2Te5(GST)是目前业界公认的、研究最多、最成熟、最有可能率先被应用的相变材料，其在晶态具有两种不同结构的晶相，一种是亚稳态面心立方结构(FCC)，另一种是稳态的六方密堆结构(HEX)。传统PCRAM单元的RESET操作是将处于晶态的且靠近底电极部分的相变材料转化为非晶态的过程。在RESET过程中，PCRAM材料首先经过高温熔融，后经快速淬火实现最后的非晶，而最终材料非晶区域的大小则取决于熔融晶体区域大小和淬火速率。熔融晶体区域大小与RESET操作时单元内部的温度场有关，同时单元内部的温度场又与有源区晶体有关。由于相变存储器件在制作过程中经历高温退火工艺，GST材料初始状态多为六方(HEX)晶粒，经过第一次RESET后，靠近加热电极部分的GST材料由六方晶粒转变为非晶。研究表明，非晶GST经过传统SET操作后，其晶粒结构为面心立方。因此，最初的HEX晶粒经过多次操作后，靠近底部加热电极的部分转变为FCC晶粒，而FCC晶粒外围部分仍然是HEX晶粒。经过研究表明，对于传统基于GST的PCRAM单元，其内部形成的FCC晶粒区域越大，加热效率越高，RESET电流也越小。
传统的操作方法，经过多次操作后也很难形成较大的FCC晶粒区域，从而无法有效的降低单元的操作电流，造成单元操作功耗大的问题。
发明内容
鉴于此，本发明的目的在于提供一种低功耗的相变存储器初始化操作方法，改善相变存储单元内部的晶粒分布，降低后续写操作电流，从而降低整个单元的操作功耗。
为达到上述目的，本发明提供如下技术方案：
一种低功耗的相变存储器初始化操作方法，在进行常规操作前，先进行初始化操作，所述初始化操作包括初始化RESET操作脉冲和初始化SET操作脉冲；初始化RESET操作脉冲使得相变存储单元内部材料多发的六方HEX晶粒转变为一个大的非晶区域，脉冲高度略高于RESET操作脉冲高度；初始化SET操作脉冲使得非晶区域完全转换为立方FCC晶粒区域。
进一步，所述初始化操作首先进行RESET操作脉冲，然后进行SET操作脉冲。
进一步，所述初始化RESET操作脉冲宽度与后续RESET操作脉冲宽度相当。
进一步，所述初始化SET操作脉冲为直流操作、单脉冲操作或双脉冲操作。
进一步，所述初始化RESET操作脉冲的幅度比常规RESET脉冲幅值高出0.1mA～0.8mA。
进一步，所述初始化SET直流操作为直流I-V扫描操作。
进一步，所述初始化SET操作脉冲的双脉冲操作中首脉冲幅值与RESET操作脉冲幅值相当，脉宽为10ns～200ns。
进一步，所述初始化SET操作脉冲的双脉冲操作中次脉冲与常规单脉冲SET操作脉冲中使用脉冲一致。
本发明的有益效果在于：在进行常规操作前，先施加一个大幅度的RESET操作脉冲，使得相变材料内部形成较大的非晶区域，再通过SET操作将此非晶区域完全转换为立方(FCC)晶粒区域，从而有效改善相变存储单元内部的晶粒分布，降低后续写操作电流，从而降低整个单元的操作功耗。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为现有技术中的对传统基于GST的相变存储器进行编程操作的脉冲波形示意图；
图2为本发明的初始化SET为直流的初始化操作脉冲波形示意图；
图3为本发明的初始化SET为双脉冲的初始化操作脉冲波形示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
相变存储器的常规操作主要包括RESET和SET操作两个部分，如图1所示为现有技术中的对传统基于GST的相变存储器进行编程操作的脉冲波形示意图。其中RESET操作脉冲短而高，该脉冲将电能转化为热能促使作用区域材料的温度上升，当温度升高到材料熔融温度以上，经过快速淬火，实现材料从晶态到非晶态的转变。SET操作脉冲长但幅值较低，其脉冲宽度大于结晶感应时间，使相变材料温度升高到结晶温度以上、熔融温度以下，最终促使材料结晶。
作为本发明的一种优选方案，在进行常规操作前，先进行初始化操作，所述初始化操作包括初始化RESET和初始化直流SET脉冲，如图2所示。初始化RESET脉冲宽度与传统操作RESET脉冲相当，且脉冲幅度比常规RESET幅值高出0.1mA～0.8mA，优选高出0.5mA，使得存储单元中的初始六方结构的GST材料在靠近底部加热电极处形成较大的非晶区域。初始化SET为直流SET操作，优选的直流SET的幅值为200mA，使得形成的非晶GST区域完全转化为立方结构的GST晶粒。
作为本发明的另一种优选方案，在进行常规操作前，先进行初始化操作，所述初始化操作包括初始化RESET和初始化双脉冲SET，如图3所示。初始化RESET脉冲宽度与传统操作RESET脉冲相当，且脉冲幅度比常规RESET幅值高出0.1mA～0.8mA，优选高出0.5mA，使得存储单元中的初始结构为六方的GST材料在靠近底部加热电极处形成较大的非晶区域。初始化SET为双脉冲SET操作，其中SET首脉冲宽度为10ns～200ns之间，优选100ns；SET首脉冲幅度与常规RESET脉冲相当。初始化SET次脉冲宽度约为900ns，SET次脉冲幅值与常规SET幅值相当。初始化SET首脉冲可以使存储单元的GST材料短期内超越开关与之，进入编程状态；SET次脉冲幅值较低且保持时间较长，使材料达到结晶温度，从而使得形成的非晶GST区域完全转化为立方GST晶粒。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种低功耗的相变存储器初始化操作方法，其特征在于：在进行常规操作前，先进行初始化操作，所述初始化操作包括初始化RESET操作脉冲和初始化SET操作脉冲；初始化RESET操作脉冲使得相变存储单元内部材料多发的六方HEX晶粒转变为一个大的非晶区域，脉冲高度略高于RESET操作脉冲高度；初始化SET操作脉冲使得非晶区域完全转换为立方FCC晶粒区域。
2.根据权利要求1所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化操作首先进行RESET操作脉冲，然后进行SET操作脉冲。
3.根据权利要求1所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化RESET操作脉冲宽度与后续RESET操作脉冲宽度相当。
4.根据权利要求1所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化RESET操作脉冲的幅度比常规RESET脉冲幅值高出0.1mA～0.8mA。
5.根据权利要求1所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化SET操作脉冲为直流操作、单脉冲操作或双脉冲操作。
6.根据权利要求5所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化SET直流操作为直流I-V扫描操作。
7.根据权利要求5所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化SET操作脉冲的双脉冲操作中首脉冲幅值与RESET操作脉冲幅值相当，脉宽为10ns～200ns。
8.根据权利要求5所述的低功耗的相变存储器初始化操作方法，其特征在于：所述初始化SET操作脉冲的双脉冲操作中次脉冲与常规单脉冲SET操作脉冲中使用脉冲一致。
CN201911056869.7A 2019-10-31 2019-10-31 一种低功耗的相变存储器初始化操作方法 Pending CN110797064A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911056869.7A CN110797064A (zh) 2019-10-31 2019-10-31 一种低功耗的相变存储器初始化操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911056869.7A CN110797064A (zh) 2019-10-31 2019-10-31 一种低功耗的相变存储器初始化操作方法

Publications (1)

Publication Number Publication Date
CN110797064A true CN110797064A (zh) 2020-02-14

Family

ID=69442382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911056869.7A Pending CN110797064A (zh) 2019-10-31 2019-10-31 一种低功耗的相变存储器初始化操作方法

Country Status (1)

Country Link
CN (1) CN110797064A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664953A (zh) * 2004-02-04 2005-09-07 三星电子株式会社 相变存储器件和写相变存储器件的方法
CN101106174A (zh) * 2006-05-30 2008-01-16 三星电子株式会社 用于减小重置相变存储器件的存储单元中的部分相变材料用的重置电流的方法及相变存储器件
US7638786B2 (en) * 2004-11-15 2009-12-29 Renesas Technology Corp. Semiconductor and semiconductor manufacturing arrangements having a chalcogenide layer formed of columnar crystal grains perpendicular to a main substrate surface
US8178385B2 (en) * 2005-01-10 2012-05-15 Ovonyx, Inc. Phase change memory that switches between crystalline phases
CN102945683A (zh) * 2012-11-05 2013-02-27 中国科学院上海微系统与信息技术研究所 一种相变存储的快速擦写操作方法
CN105869671A (zh) * 2016-03-25 2016-08-17 中国科学院上海微系统与信息技术研究所 相变存储器单元的写初始化方法及其阵列的写初始化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664953A (zh) * 2004-02-04 2005-09-07 三星电子株式会社 相变存储器件和写相变存储器件的方法
US7638786B2 (en) * 2004-11-15 2009-12-29 Renesas Technology Corp. Semiconductor and semiconductor manufacturing arrangements having a chalcogenide layer formed of columnar crystal grains perpendicular to a main substrate surface
US8178385B2 (en) * 2005-01-10 2012-05-15 Ovonyx, Inc. Phase change memory that switches between crystalline phases
CN101106174A (zh) * 2006-05-30 2008-01-16 三星电子株式会社 用于减小重置相变存储器件的存储单元中的部分相变材料用的重置电流的方法及相变存储器件
CN102945683A (zh) * 2012-11-05 2013-02-27 中国科学院上海微系统与信息技术研究所 一种相变存储的快速擦写操作方法
CN105869671A (zh) * 2016-03-25 2016-08-17 中国科学院上海微系统与信息技术研究所 相变存储器单元的写初始化方法及其阵列的写初始化方法

Similar Documents

Publication Publication Date Title
US6687153B2 (en) Programming a phase-change material memory
US7660147B2 (en) Programming method for phase change memory
US7787291B2 (en) Programming a multilevel phase change memory cell
US7126846B2 (en) Method and driver for programming phase change memory cell
EP1537584B1 (en) Programming a phase-change material memory
US7254059B2 (en) Multilevel phase-change memory element and operating method
US8149616B2 (en) Method for multilevel programming of phase change memory cells using adaptive reset pulses
US8611135B2 (en) Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US20060007729A1 (en) Phase change memories and/or methods of programming phase change memories using sequential reset control
US10629261B2 (en) Enhancing nucleation in phase-change memory cells
JP2008217889A (ja) 相変化メモリのプログラム方法と読み出し方法
WO2009120275A2 (en) Phase change memory
CN101556986B (zh) 多态阻变材料、用其制得的薄膜、多态阻变储存元件及所述储存元件在储存装置中的应用
US20100182827A1 (en) High Margin Multilevel Phase-Change Memory via Pulse Width Programming
CN105742490B (zh) 一种提高相变存储器数据保持力的相变材料层结构
Kim et al. Current status and future prospect of phase change memory
CN101699562B (zh) 一种相变存储器的擦操作方法
CN100570747C (zh) 相变存储器
CN110797064A (zh) 一种低功耗的相变存储器初始化操作方法
CN102945683B (zh) 一种相变存储的快速擦写操作方法
CN100382330C (zh) 可实现多位存储的单元结构
CN109119534B (zh) 一种1s1r型相变存储单元结构及其制备方法
Lin et al. Operation of multi-level phase change memory using various programming techniques
Ding et al. A 512 bits Phase Change Memory embedded IP based on 0.18-µm CMOS process
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200214