CN110784226B - 一种基于pcm压缩编码的数据处理方法及数据处理装置 - Google Patents

一种基于pcm压缩编码的数据处理方法及数据处理装置 Download PDF

Info

Publication number
CN110784226B
CN110784226B CN201910949214.6A CN201910949214A CN110784226B CN 110784226 B CN110784226 B CN 110784226B CN 201910949214 A CN201910949214 A CN 201910949214A CN 110784226 B CN110784226 B CN 110784226B
Authority
CN
China
Prior art keywords
data processing
input
pcm
bits
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910949214.6A
Other languages
English (en)
Other versions
CN110784226A (zh
Inventor
洪钦智
王志君
吴凯
梁利平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910949214.6A priority Critical patent/CN110784226B/zh
Publication of CN110784226A publication Critical patent/CN110784226A/zh
Application granted granted Critical
Publication of CN110784226B publication Critical patent/CN110784226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3053—Block-companding PCM systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于PCM压缩编码的数据处理方法及数据处理装置。其中，基于PCM压缩编码的数据处理方法包括：对输入的除数x进行饱和运算，得到r1和满足PCM压缩编码输入范围的r2；根据PCM压缩编码规则对r2进行压缩编码，得到编码s1，并根据s1设置移位值s2；利用编码值s1查询查找表，得到p1和p2；根据r1、p1和p2通过乘累加运算得到y；对y进行位移处理，左移32位得到y2，对y2右移s2位得到y3；输入被除数z，与y3相乘得到除法运算结果。采用本技术方案能够对输入数实现快速的非均匀分段压缩，而且根据PCM压缩编码值进行移位压缩处理，以此减少线性拟合参数量化引入的误差，通过PCM压缩编码、查表、乘累加运算、移位处理实现了快速和准确的数据处理。

Description

一种基于PCM压缩编码的数据处理方法及数据处理装置
技术领域
本发明属于数据处理领域，尤其涉及一种基于PCM压缩编码的数据处理方法及数据处理装置。
背景技术
传统的除法实现算法可以分为两种：循环移位相减法，除数取倒数相乘法。
循环移位相减法主要利用循环移位相减的方式来模拟手算过程将除法转换成一系列减法。除数取倒相乘法则是一种借助乘法器来快速实现除法的方法，但是作为一种拟合算法，其对除数的分段拟合的实现方式会影响除法实现所需要的周期数和精度，往往分段数越小则所需运算周期数越少但除法精度越低，分段数越大则除法精度越高但所需周期数越大。
但两种算法都存在一定问题，循环移位相减法如果采用基本的减法操作实现需要较多的周期数，或者需要专门设计高基SRT算法电路来实现硬件加速。而除数取倒数相乘法在于用多项式拟合逼近倒数运算的过程中，不同的输入区间的拟合精度区别较大，根据输入进行分段的操作较为复杂，往往导致需进行多次的比较操作来完成分段区间的判断。
发明内容
为了克服现有技术的不足，本发明提供一种基于PCM压缩编码的数据处理方法。
本发明所采取的技术方案是：一种基于PCM压缩编码的数据处理方法包括：
S1、对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和 r2；
S2、根据PCM编码规则对r2进行压缩编码，得到编码值s1,并根据s1设置移位值s2；
S3、利用编码值s1查询查找表，得到p1和p2；
S4、根据r1、p1和p2通过乘累加运算得到y；
S5、对y进行位移处理，左移32位得到y2，对y2右移s2位得到y3；
S6、输入被除数z，与y3通过乘法运算得到结果。进一步地，所述对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2具体为：令r1=x；判断r1是否小于4096，若是则r2=r1,若否则r2=4095。
进一步地，所述PCM编码规则为A律编码或μ律编码。
进一步地，利用编码值s1查询查找表，得到p1和p2；查找表中p1，p2值为提前计算得到的常数值，具体计算方法为：
根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1和p2,将参数p1和p2进行右移s2后存储在查找表中，供查表使用；
其中,
Figure 208483DEST_PATH_IMAGE001
,a、b为设置好的常数值，s1即查找表的索引值。
进一步地，利用多项式拟合分段对1/x进行曲线拟合的拟合公式为：
Figure 818456DEST_PATH_IMAGE002
。
进一步地，根据r1、p1和p2通过乘累加运算得到y，所述计算公式为
Figure 847592DEST_PATH_IMAGE003
。
进一步地，输入被除数z，与y3通过乘法运算得到结果具体为：
Figure 665244DEST_PATH_IMAGE004
，其中高32位为商的整数部分，低32位为商的小数部分。
本发明还提供了一种基于PCM压缩编码的数据处理装置，包括：饱和运算单元，PCM压缩编码器，存储器，乘累加器，移位器以及乘法器，其中，除数x输入所述饱和运算单元和所述乘累加器，所述饱和运算单元的输出与所述PCM压缩编码器的输入连接，所述PCM压缩编码器的输出分别连接所述存储器的输入，所述存储器的输出与所述乘累加器的另一个输入连接，所述乘累加器的输出与移位器的输入连接，所述移位器的输出与所述乘法器的输入连接，所述乘法器的另一个输入用于输入被除数z，其中，
所述饱和运算单元，用于对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2；
所述PCM压缩编码器，用于根据PCM编码规则对r2进行压缩编码，输出编码值s1，并根据s1运算得到移位值s2；所述存储器，存储有查找表，用于利用编码值s1查询查找表，输出p1和p2 ；
所述乘累加器，用于根据r1、p1和p2通过乘累加运算输出y；
所述移位器，用于对y进行位移处理，左移32位得到y2，对y2右移s2位输出y3；
所述乘法器，用于接收输入的被除数z，与y3通过乘法运算得到结果。
进一步地，所述对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2具体为：令r1=x；判断r1是否小于4096，若是则r2=r1,若否则r2=4095。
进一步地，所述PCM编码规则为A律编码或μ律编码。
进一步地，还包括移位加法器，用于利用编码值s1计算得到s2，其中,
Figure 147041DEST_PATH_IMAGE001
,a、b为设置好的常数值，s1即查找表的索引值。
进一步地，利用编码值s1查表，得到p1、p2具体为：
根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1和p2,将参数p1和p2进行左移s2后存储在查找表中，供查表使用。
进一步地，利用多项式拟合分段对1/x进行曲线拟合的拟合公式为：
Figure 763967DEST_PATH_IMAGE002
。
进一步地，根据r1、p1和p2通过乘累加运算得到y，所述计算公式为
Figure 647609DEST_PATH_IMAGE003
。
进一步地，输入被除数z，与y3通过乘法运算得到结果具体为：
Figure 386895DEST_PATH_IMAGE004
，其中高32位为商的整数部分，低32位为商的小数部分。
由于采用上述技术方案，本发明所产生的有益效果在于：
本申请的技术方案利用PCM压缩编码能够对输入数实现快速的非均匀分段压缩，而且根据PCM压缩编码值进行移位压缩处理，以此减少线性拟合参数量化引入的误差，通过PCM压缩编码、查表、乘累加运算、移位处理实现了快速和准确的数据处理。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明实施例基于PCM压缩编码的数据处理方法的流程示意图；
图2是本发明实施例基于PCM压缩编码的数据处理装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明：
如图1所示，本发明提供一种基于PCM压缩编码的数据处理方法，包括：
S1、对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和 r2；
S2、根据PCM编码规则对r2进行压缩编码，得到编码值s1,并根据s1设置移位值s2；
S3、利用编码值s1查询查找表，得到p1和p2；
S4、根据r1、p1和p2通过乘累加运算得到y；
S5、对y进行位移处理，左移32位得到y2，对y2右移s2位得到y3；
S6、输入被除数z，与y3通过乘法运算得到结果。
输入数据通常为13位、14位或16位的二进制数据，在本实施方式中，输入数据为16位的二进制数据。
在上述技术方案的基础上，进一步地，所述对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2，具体为：令r1=x；判断r1是否小于4096，若是则r2=r1,若否则r2=4095。在本实施方式中，使用饱和运算是为了确保输入值满足PCM压缩编码的输入范围。
在本实施方式中，对16位输入数据x[15:0]求饱和处理，令r1=x，当r1<4095时，r2=r1，否则r2=4095，以此得到r2供后续进行PCM压缩编码。同时保留原始数据r1作为后续乘累加运算输入。
在上述技术方案的基础上，进一步地，所述PCM编码规则为A律编码或μ律编码。
在本实施方式中，μ律编码是将13位数据转化为8位数据，A律编码是将14位数据转化为8位数据，在我国通常选用A律编码。A律编码如表1所示，μ律编码如表2所示。表1和表2左侧为输入数，右侧为输入数对应的指针值，即编码值s1。
表1 A律编码
Figure DEST_PATH_IMAGE005
表2 μ律编码
Figure 841142DEST_PATH_IMAGE006
根据表1 所示A律编码，对r2进行PCM压缩编码，得到编码值s1[7:0]，并设置移位值s2。在本实施方式中，s2的存在是为了处理拟合参数p1，p2的定点化而设计的，s2的选取以将p1，p2值进行向左移位（s2即为移位值）后得到的量化值有效位宽最大为准（这样可以提高最终的运算精度），可以设置为常数值。
在其他实施方式中，也可以由s1进行简单的运算，如
Figure DEST_PATH_IMAGE007
，其中a，b为常数得到，后一种方法会比直接取常数值能得到更高的精度。
在上述技术方案的基础上，进一步地，利用编码值s1查表，得到p1和p2具体为：
根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1和p2,将参数p1和p2存储在查找表中；
利用编码值s1查询查找表，得到编码值s1对应的p1和p2。在上述技术方案的基础上，进一步地，利用多项式拟合分段对1/x进行曲线拟合的拟合公式为：
Figure 589655DEST_PATH_IMAGE008
。
在本实施方式中，根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1[31:0],p2[31:0]。
在本实施方式中，对p1和p2左移s2是为了得到合适位宽的量化值。
在其他的实施方式中，当需要更高的运算精度时，可采用更高次的多项式拟合，例如拟合公式为：
Figure 593383DEST_PATH_IMAGE009
。不过拟合方式并不限于多项式拟合。
在上述技术方案的基础上，进一步地，根据r1、p1和p2通过乘累加运算得到y，所述计算公式为
Figure 441253DEST_PATH_IMAGE010
，得到y[63:0]。
在上述技术方案的基础上，进一步地，输入被除数z，与y3通过乘法运算得到结果具体为：acc=z×y3，其中高32位为商的整数部分，低32位为商的小数部分。
如图2所示，本发明还提供一种基于PCM压缩编码的数据处理装置，包括：饱和运算单元，PCM压缩编码器，存储器，乘累加器，移位器以及乘法器，其中，除数x输入所述饱和运算单元和所述乘累加器，所述饱和运算单元的输出与所述PCM压缩编码器的输入连接，所述PCM压缩编码器的输出分别连接所述存储器的输入，所述存储器的输出与所述乘累加器的另一个输入连接，所述乘累加器的输出与移位器的输入连接，所述移位器的输出与所述乘法器的输入连接，所述乘法器的另一个输入用于输入被除数z，其中，
所述饱和运算单元，用于对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1、r2；
所述PCM压缩编码器，用于根据二进制编码规则对r2进行PCM压缩编码，输出编码值s1，并根据s1运算得到移位值s2；
所述存储器，存储有查找表，用于利用编码值s1查询查找表，输出p1和p2 ；
所述乘累加器，用于根据r1、p1和p2通过乘累加运算输出y；
所述移位器，用于对y进行位移处理，左移32位得到y2，对y2右移s2位输出y3；
所述乘法器，用于接收输入的被除数z，与y3通过乘法运算得到结果。
在上述技术方案的基础上，进一步地，所述对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1、r2具体为：令r1=x；判断r1是否小于4096，若是则r2=r1,若否则r2=4095。
在上述技术方案的基础上，进一步地，所述PCM编码规则为A律编码或μ律编码。
在上述技术方案的基础上，进一步地，所述数据处理装置还包括移位加法器，用于利用编码值s1计算得到s2，其中,
Figure 290785DEST_PATH_IMAGE007
,a、b为设置好的常数值，s1即查找表的索引值。
在上述技术方案的基础上，进一步地，利用编码值s1查询查找表，得到p1和p2具体为：
根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1和p2,将参数p1和p2经过一定处理后（左移s2），存储在查找表中，供查表使用；
利用编码值s1查询查找表，得到编码值s1对应的p1和p2。
在上述技术方案的基础上，进一步地，利用多项式拟合分段对1/x进行曲线拟合的拟合公式为：1/x=p1×x+p2。
在上述技术方案的基础上，进一步地，根据r1、p1和p2通过乘累加运算得到y，所述计算公式为
Figure 46251DEST_PATH_IMAGE010
。
在上述技术方案的基础上，进一步地，输入被除数z，与y3通过乘法运算得到结果具体为：acc=z×y3，其中高32位为商的整数部分，低32位为商的小数部分。
实施例一：
输入数x=16’b0000_0000_0100_1010，对x进行PCM压缩后得到值为s1=8’b00100010，此数即为其所落在的表项指针，可以利用s1进行寻址查表。
参数拟合过程：
该表项中p1,p2的拟合方法：对应的原始输入数据所在区间为：16’b0000_0000_0100_10xx，该区间包含四个点数：
16’b0000_0000_0100_1000，
16’b0000_0000_0100_1001，
16’b0000_0000_0100_1010，
16’b0000_0000_0100_1011。
利用该4个点数，以及相应的1/x值进行线性拟合，即可求得该区间对应的(p1,p2)拟合值。求得的p1和p2值是多位小数，为了减少定点数误差，可以利用s1的值对p1,p2进行合理倍数的放大（左移）后再取整的操作来进行定点化处理，后续进行乘法操作后再相应的对结果进行右移处理。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种基于PCM压缩编码的数据处理方法，其特征在于，包括：
S1、对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和 r2；
S2、根据PCM编码规则对r2进行压缩编码，得到编码值s1,并根据s1设置移位值s2；
S3、利用编码值s1查询查找表，得到p1和p2；
S4、根据r1、p1和p2通过乘累加运算得到y；
S5、对y进行位移处理，左移32位得到y2，对y2右移s2位得到y3；
S6、输入被除数z，与y3通过乘法运算得到结果。
2.如权利要求1所述的数据处理方法，其特征在于，所述对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2，具体为：令r1=x；判断r1是否小于4096，若是则r2=r1,若否则r2=4095。
3.如权利要求1所述的数据处理方法，其特征在于，所述PCM编码规则为A律编码或μ律编码。
4.如权利要求1所述的数据处理方法，其特征在于，利用编码值s1查询查找表，得到p1和p2；查找表中p1，p2值为提前计算得到的常数值，具体计算方法为：
根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1和p2,将参数p1和p2进行右移s2后存储在查找表中，供查表使用；
其中,
Figure DEST_PATH_IMAGE001
,a、b为设置好的常数值，s1即查找表的索引值。
5.如权利要求4所述的数据处理方法，其特征在于，利用多项式拟合分段对1/x进行曲线拟合的拟合公式为：
Figure 97093DEST_PATH_IMAGE002
。
6.如权利要求1所述的数据处理方法，其特征在于，根据r1、p1和p2通过乘累加运算得到y，计算公式为
Figure DEST_PATH_IMAGE003
。
7.如权利要求1所述的数据处理方法，其特征在于，输入被除数z，与y3通过乘法运算得到结果具体为：
Figure 349083DEST_PATH_IMAGE004
，其中高32位为商的整数部分，低32位为商的小数部分。
8.一种基于PCM压缩编码的数据处理装置，其特征在于，包括：饱和运算单元，PCM压缩编码器，存储器，乘累加器，移位器以及乘法器，其中，除数x输入所述饱和运算单元和所述乘累加器，所述饱和运算单元的输出与所述PCM压缩编码器的输入连接，所述PCM压缩编码器的输出分别连接所述存储器的输入，所述存储器的输出与所述乘累加器的另一个输入连接，所述乘累加器的输出与移位器的输入连接，所述移位器的输出与所述乘法器的输入连接，所述乘法器的另一个输入用于输入被除数z，其中，
所述饱和运算单元，用于对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2；
所述PCM压缩编码器，用于根据PCM编码规则对r2进行压缩编码，输出编码值s1，并根据s1运算得到移位值s2；
所述存储器，存储有查找表，用于利用编码值s1查询查找表，输出p1和p2 ；
所述乘累加器，用于根据r1、p1和p2通过乘累加运算输出y；
所述移位器，用于对y进行位移处理，左移32位得到y2，对y2右移s2位输出y3；
所述乘法器，用于接收输入的被除数z，与y3通过乘法运算得到结果。
9.如权利要求8所述的数据处理装置，其特征在于，所述对输入的除数x进行饱和运算，得到满足PCM压缩编码输入范围的r1和r2具体为：令r1=x；判断r1是否小于4096，若是则r2=r1,若否则r2=4095。
10.如权利要求8所述的数据处理装置，其特征在于，所述PCM编码规则为A律编码或μ律编码。
11.如权利要求8所述的数据处理装置，其特征在于，还包括移位加法器，用于利用编码值s1计算得到s2，其中,
Figure 983326DEST_PATH_IMAGE001
,a、b为设置好的常数值，s1即查找表的索引值。
12.如权利要求11所述的数据处理装置，其特征在于，利用编码值s1查表，得到p1、p2具体为：
根据PCM压缩编码的分段区间，利用多项式拟合分段对1/x进行曲线拟合，得到拟合参数p1和p2,将参数p1和p2进行左移s2后存储在查找表中，供查表使用。
13.如权利要求11所述的数据处理装置，其特征在于，利用多项式拟合分段对1/x进行曲线拟合的拟合公式为：
Figure 96907DEST_PATH_IMAGE002
。
14.如权利要求8所述的数据处理装置，其特征在于，根据r1、p1和p2通过乘累加运算得到y，计算公式为
Figure 929734DEST_PATH_IMAGE003
。
15.如权利要求9所述的数据处理装置，其特征在于，输入被除数z，与y3通过乘法运算得到结果具体为：
Figure 24729DEST_PATH_IMAGE004
，其中高32位为商的整数部分，低32位为商的小数部分。
CN201910949214.6A 2019-10-08 2019-10-08 一种基于pcm压缩编码的数据处理方法及数据处理装置 Active CN110784226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910949214.6A CN110784226B (zh) 2019-10-08 2019-10-08 一种基于pcm压缩编码的数据处理方法及数据处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910949214.6A CN110784226B (zh) 2019-10-08 2019-10-08 一种基于pcm压缩编码的数据处理方法及数据处理装置

Publications (2)

Publication Number Publication Date
CN110784226A CN110784226A (zh) 2020-02-11
CN110784226B true CN110784226B (zh) 2022-12-02

Family

ID=69385384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910949214.6A Active CN110784226B (zh) 2019-10-08 2019-10-08 一种基于pcm压缩编码的数据处理方法及数据处理装置

Country Status (1)

Country Link
CN (1) CN110784226B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111614846A (zh) * 2020-05-28 2020-09-01 沈阳空管技术开发有限公司 话音通道遥控方法
CN112200299B (zh) * 2020-09-09 2024-04-12 星宸科技股份有限公司 神经网络计算装置、数据处理方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357674A (en) * 1979-09-22 1982-11-02 Kokusai Denshin Denwa Co., Ltd. PCM Signal calculator
US4716538A (en) * 1984-12-31 1987-12-29 Gte Communication Systems Corporation Multiply/divide circuit for encoder PCM samples
CN101996632A (zh) * 2009-08-10 2011-03-30 北京多思科技发展有限公司 一种支持语音编码加密的芯片、方法和通信设备
JP2012114876A (ja) * 2010-11-29 2012-06-14 Sharp Corp 画像符号化装置、画像符号化方法
CN102510365A (zh) * 2011-11-23 2012-06-20 中国科学院微电子研究所 一种基于压缩编码的频域均衡装置及方法
CN109194307A (zh) * 2018-08-01 2019-01-11 南京中感微电子有限公司 数据处理方法及系统
CN109947391A (zh) * 2019-03-11 2019-06-28 苏州中晟宏芯信息科技有限公司 一种数据处理方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357674A (en) * 1979-09-22 1982-11-02 Kokusai Denshin Denwa Co., Ltd. PCM Signal calculator
US4716538A (en) * 1984-12-31 1987-12-29 Gte Communication Systems Corporation Multiply/divide circuit for encoder PCM samples
CN101996632A (zh) * 2009-08-10 2011-03-30 北京多思科技发展有限公司 一种支持语音编码加密的芯片、方法和通信设备
JP2012114876A (ja) * 2010-11-29 2012-06-14 Sharp Corp 画像符号化装置、画像符号化方法
CN102510365A (zh) * 2011-11-23 2012-06-20 中国科学院微电子研究所 一种基于压缩编码的频域均衡装置及方法
CN109194307A (zh) * 2018-08-01 2019-01-11 南京中感微电子有限公司 数据处理方法及系统
CN109947391A (zh) * 2019-03-11 2019-06-28 苏州中晟宏芯信息科技有限公司 一种数据处理方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于对数脉冲编码调制的语音压缩系统实现;曹晓琳等;《电子工程师》;20040915(第09期);全文 *

Also Published As

Publication number Publication date
CN110784226A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN105468331B (zh) 独立的浮点转换单元
CN108196822B (zh) 一种双精度浮点开方运算的方法及系统
CN110784226B (zh) 一种基于pcm压缩编码的数据处理方法及数据处理装置
US8751555B2 (en) Rounding unit for decimal floating-point division
US8788561B2 (en) Arithmetic circuit, arithmetic processing apparatus and method of controlling arithmetic circuit
CN104899004A (zh) 一种用于将浮点操作数相乘的数据处理装置和方法
GB2421327A (en) Calculating the number of digits in a quotient for integer division
TWI416959B (zh) 編碼視訊壓縮的方法與系統
CN107133012B (zh) 一种高速自定义浮点复数除法器
US20140059096A1 (en) Dividing device and dividing method
JP2502836B2 (ja) 除算回路の前処理装置
CN116933840A (zh) 支持可变指数位宽的多精度Posit编解码运算装置及方法
US20060179098A1 (en) System and method for reduction of leading zero detect for decimal floating point numbers
CN107015783B (zh) 一种浮点角度压缩实现方法及装置
TWI474194B (zh) 並矢分數與符號對稱進位誤差的乘積之快速計算
US20120259903A1 (en) Arithmetic circuit, arithmetic processing apparatus and method of controlling arithmetic circuit
US20100023569A1 (en) Method for computerized arithmetic operations
JP2010102431A (ja) 浮動小数点数演算回路と浮動小数点演算方法及びサーボ制御装置
CN112783471A (zh) 基于cordic算法的正余弦、反正切函数运算的装置及方法
US20210064340A1 (en) Arithmetic circuit
CN114691082A (zh) 乘法器电路、芯片、电子设备及计算机可读存储介质
JP2003223316A (ja) 演算処理装置
US20210294572A1 (en) Arithmetic circuitry
Chen et al. A novel decimal logarithmic converter based on first-order polynomial approximation
JP2002344316A (ja) 非線形量子化装置および非線形量子化方法、並びに非線形量子化プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant