CN110767165A - 一种像素电路及其驱动方法、显示装置 - Google Patents

一种像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN110767165A
CN110767165A CN201911139915.XA CN201911139915A CN110767165A CN 110767165 A CN110767165 A CN 110767165A CN 201911139915 A CN201911139915 A CN 201911139915A CN 110767165 A CN110767165 A CN 110767165A
Authority
CN
China
Prior art keywords
node
circuit
sub
switching transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911139915.XA
Other languages
English (en)
Other versions
CN110767165B (zh
Inventor
许文鹏
董殿正
张强
王光兴
林万
王海旭
王雷阳
黄海琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911139915.XA priority Critical patent/CN110767165B/zh
Publication of CN110767165A publication Critical patent/CN110767165A/zh
Application granted granted Critical
Publication of CN110767165B publication Critical patent/CN110767165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路，用于驱动发光元件发光，包括：驱动子电路、补偿子电路、存储子电路、第一复位子电路和发光控制子电路；驱动子电路用于在第一节点和第二节点的控制下，向第三节点提供驱动电流；补偿子电路用于在扫描信号端的控制下，使第二节点和第三节点导通，将数据信号的电压和驱动子电路的阈值电压写入第二节点；存储子电路，分别与第一电源端和第二节点连接；第一复位子电路用于在复位控制端的控制下，向第二节点提供复位信号端的复位信号；发光控制子电路用于在发光控制端的控制下，向第一节点提供第一电源端的信号，并使第三节点和第四节点导通；其中，数据信号和复位信号的电压差的绝对值大于驱动子电路的阈值电压的绝对值。

Description

一种像素电路及其驱动方法、显示装置
技术领域
本文涉及显示技术领域，尤指一种像素电路及其驱动方法、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，简称OLED)是当前平板显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，简称LCD)相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。与LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。一般OLED显示器通过每个像素的像素电路中的驱动晶体管向OLED输出电流，以驱动OLED发光，其中，驱动晶体管输出的驱动电流与自身的阈值电压有关。像素电路中的驱动晶体管的阈值电压由于制备工艺可能存在差异，而且由于环境影响(比如温度变化的影响)，驱动晶体管的阈值电压可能会产生漂移现象，可能会导致显示不良，因此，需要对阈值电压进行补偿，以消除驱动晶体管的阈值电压对驱动电流的影响。然而，传统的像素电路存在补偿精度较差等问题。
发明内容
本申请提供了一种像素电路及其驱动方法、显示装置，可以提高像素电路的补偿精度。
一方面，本申请提供了一种像素电路，用于驱动发光元件发光，包括：驱动子电路、补偿子电路、存储子电路、第一复位子电路和发光控制子电路；所述驱动子电路，分别与第一节点、第二节点和第三节点连接，用于在第一节点和第二节点的控制下，向第三节点提供驱动电流；所述补偿子电路，分别与扫描信号端、数据信号端、第一节点、第二节点和第三节点连接，用于在扫描信号端的控制下，向第一节点提供数据信号端的数据信号，并使第二节点和第三节点导通，将所述数据信号的电压和所述驱动子电路的阈值电压写入所述第二节点；所述存储子电路，分别与第一电源端和第二节点连接；所述第一复位子电路，分别与复位控制端、第二节点和复位信号端连接，用于在复位控制端的控制下，向第二节点提供复位信号端的复位信号；所述发光控制子电路，分别与发光控制端、第一电源端、第一节点、第三节点和第四节点连接，用于在发光控制端的控制下，向第一节点提供第一电源端的信号，并使第三节点和第四节点导通，所述第四节点与所述发光元件连接；其中，所述数据信号和复位信号的电压差的绝对值大于所述驱动子电路的阈值电压的绝对值。
另一方面，本申请提供一种显示装置，包括如上所述的像素电路。
另一方面，本申请提供一种像素电路的驱动方法，用于驱动如上所述的像素电路，包括：在复位控制端的控制下，第一复位子电路向第二节点提供复位信号端的复位信号；在扫描信号端的控制下，补偿子电路向第一节点提供数据信号端的数据信号，并使第二节点和第三节点导通，将所述数据信号的电压和驱动子电路的阈值电压写入第二节点；在发光控制端的控制下，发光控制子电路向第一节点提供第一电源端的信号，并使第三节点和第四节点导通，由驱动子电路向发光元件提供驱动电流；其中，所述数据信号和复位信号的电压差的绝对值大于所述驱动子电路的阈值电压的绝对值。
本实施例提供的像素电路通过设置数据信号和复位信号的电压差的绝对值大于驱动子电路的阈值电压的绝对值，可以降低驱动晶体管的栅极充放电压差，降低栅极达到目标电压所需的充电时长，从而提高补偿精度，减少驱动电流误差率，并降低电路功耗。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例提供的像素电路的结构示意图；
图2为本申请实施例提供的像素电路的另一结构示意图；
图3为本申请实施例提供的驱动子电路的等效电路图；
图4为本申请实施例提供的补偿子电路的等效电路图；
图5为本申请实施例提供的存储子电路的等效电路图；
图6为本申请实施例提供的发光控制子电路的等效电路图；
图7为本申请实施例提供的第一复位子电路的等效电路图；
图8为本申请实施例提供的第二复位子电路的等效电路图；
图9为本申请实施例提供的像素电路的等效电路图；
图10为图9提供的像素电路的工作时序图；
图11A为图9提供的像素电路在重置阶段的工作状态图；
图11B为图9提供的像素电路在补偿阶段的工作状态图；
图11C为图9提供的像素电路在发光阶段的工作状态图；
图12A为图9提供的像素电路中驱动晶体管的栅极电压示意图；
图12B为传统的像素电路中驱动晶体管的栅极电压示意图；
图13为本申请实施例提供的像素电路的驱动方法的流程图。
附图标记说明：
GATE-扫描信号端；EM-发光控制端；RESET-复位控制端；DATA-数据信号端；DATA’-复位信号端；DTFT-驱动晶体管；M1-第一开关晶体管；M2-第二开关晶体管；M3-第三开关晶体管；M4-第四开关晶体管；M5-第五开关晶体管；M6-第六开关晶体管；Cst-存储电容；ELVDD-第一电源端；ELVSS-第二电源端；N1-第一节点；N2-第二节点；N3-第三节点；N4-第四节点。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
本领域技术人员可以理解，本申请所有实施例中采用的开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。示例性地，本申请实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本申请实施例中，控制极为栅极，为区分开关晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。
示例性地，本实施例中的开关晶体管和驱动晶体管可以采用P型晶体管。其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止。然而，本申请对此并不限定。本实施例中的开关晶体管和驱动晶体管亦可以为N型晶体管。其中，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。
以驱动晶体管为P型晶体管为例，目前通常采用以下方式对驱动晶体管的阈值电压进行补偿：驱动晶体管的源极在扫描信号的控制下接入数据信号(即Vs＝Vdata)，驱动晶体管的栅极和漏极短接，在一段时间后，驱动晶体管利用亚阈值电流使栅极充电至目标电压Vdata－|Vth|，其中，Vth为驱动晶体管的阈值电压。其中，亚阈值电流指在晶体管的栅极电压低于晶体管线性导通所需的阈值电压、处于截止区(或称为亚阈值状态)时，源极和漏极之间的微量漏电流。为了在补偿阶段使驱动晶体管的栅极正确获取目标电压，在每行像素扫描前，需要对驱动晶体管的栅极电压进行复位，使得栅极电压处于较低电位。然而，由于驱动晶体管依靠亚阈值电流对栅极进行充电，充电速度较慢，因此，较大的栅极充电压差所需的充电时长较长。但是，每行的扫描时长有限(像素行数越多，每行扫描时长越短)，在补偿阶段驱动晶体管的栅极无法快速获取目标电压，会造成像素补偿精度较差、驱动电流误差率较大等问题。
为了解决上述问题，本申请实施例提供一种像素电路及其驱动方法、显示装置。本实施例提供的像素电路可以降低驱动晶体管的栅极充放电压差，降低栅极达到目标电压所需的充电时长，从而提高补偿精度，减少驱动电流误差率，并降低电路功耗。
图1为本申请实施例提供的像素电路的结构示意图。如图1所示，本申请实施例提供的像素电路用于驱动发光元件发光，该像素电路包括：驱动子电路、补偿子电路、存储子电路、第一复位子电路和发光控制子电路。
其中，驱动子电路，分别与第一节点N1、第二节点N2和第三节点N3连接，用于在第一节点N1和第二节点N2的控制下，向第三节点N3提供驱动电流。补偿子电路，分别与扫描信号端GATE、数据信号端DATA、第一节点N1、第二节点N2和第三节点N3连接，用于在扫描信号端GATE的控制下，向第一节点N1提供数据信号端DATA的数据信号，并使第二节点N2和第三节点N3导通，将数据信号的电压和驱动子电路的阈值电压写入第二节点N2。存储子电路，分别与第一电源端ELVDD和第二节点N2连接。存储子电路用于存储写入第二节点的电压。第一复位子电路，分别与复位控制端RESET、第二节点N2和复位信号端DATA’连接，用于在复位控制端RESET的控制下，向第二节点N2提供复位信号端DATA’的复位信号。发光控制子电路，分别与发光控制端EM、第一电源端ELVDD、第一节点N1、第三节点N3和第四节点N4连接，用于在发光控制端EM的控制下，向第一节点N1提供第一电源端ELVDD的信号，并使第三节点N3和第四节点N4导通，向发光元件提供驱动电流。其中，第四节点N4与发光元件连接。其中，数据信号和复位信号的电压差的绝对值大于驱动子电路的阈值电压的绝对值。
示例性地，发光元件可以为有机发光二极管(OLED)，发光元件的阳极与第四节点N4连接，阴极与第二电源端ELVSS连接。
示例性地，第一电源端ELVDD可以持续提供高电平信号，第二电源端ELVSS可以持续提供低电平信号。
本申请实施例提供的像素电路，通过复位子电路给第二节点N2写入复位信号的电压，且复位信号与补偿阶段写入的数据信号的电压差的绝对值大于驱动子电路的阈值电压的绝对值，如此一来，驱动晶体管的栅极能够较快地通过亚阈值电流充电至目标电压，从而缩短补偿阶段所需的扫描时长，从而提高补偿精度、减少驱动电流误差率，并降低电路功耗。
图2为本申请实施例提供的像素电路的另一结构示意图。如图2所示，本实施例提供的像素电路还包括：第二复位子电路，分别与复位控制端RESET、第四节点N4和第二电源端ELVSS连接，用于在复位控制端RESET的控制下，向第四节点N4提供第二电源端ELVSS的信号。
图3为本申请实施例提供的驱动子电路的等效电路图。如图3所示，本实施例提供的像素电路中的驱动子电路包括：驱动晶体管DTFT；驱动晶体管DTFT的控制极与第二节点N2连接，驱动晶体管DTFT的第一极与第一节点N1连接，驱动晶体管DTFT的第二极与第三节点N3连接。
需要说明的是，图3具体示出了驱动子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图4为本申请实施例提供的补偿子电路的等效电路图。如图4所示，补偿子电路，包括：第一开关晶体管M1和第二开关晶体管M2；第一开关晶体管M1的控制极与扫描信号端GATE连接，第一开关晶体管M1的第一极与数据信号端DATA连接，第一开关晶体管M1的第二极与第一节点N1连接；第二开关晶体管M2的控制极与扫描信号端GATE连接，第二开关晶体管M2第一极与第二节点N2连接，第二开关晶体管M2第二极与第三节点N3连接。
需要说明的是，图4具体示出了补偿子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图5为本申请实施例提供的存储子电路的等效电路图。如图5所示，存储子电路，包括：存储电容Cst，存储电容Cst的第一端与第一电源端ELVDD连接，第二端与第二节点N2连接。
需要说明的是，图5具体示出了存储子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图6为本申请实施例提供的发光控制子电路的等效电路图。如图6所示，发光控制子电路，包括：第三开关晶体管M3和第四开关晶体管M4；第三开关晶体管M3的控制极与发光控制端EM连接，第三开关晶体管M3的第一极与第一电源端ELVDD连接，第三开关晶体管M3的第二极与第一节点N1连接；第四开关晶体管M4的控制极与发光控制端EM连接，第四开关晶体管M4的第一极与第三节点N3连接，第四开关晶体管M4的第二极与第四节点N4连接。
需要说明的是，图6具体示出了发光控制子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图7为本申请实施例提供的第一复位子电路的等效电路图。如图7所示，第一复位子电路，包括：第五开关晶体管M5，第五开关晶体管M5的控制极与复位控制端RESET连接，第五开关晶体管M5的第一极与复位信号端DATA’连接，第五开关晶体管M5的第二极与第二节点N2连接。
需要说明的是，图7具体示出了第一复位子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图8为本申请实施例提供的第二复位子电路的等效电路图。如图8所示，第二复位子电路，包括：第六开关晶体管M6，第六开关晶体管M6的控制极与复位控制端RESET连接，第六开关晶体管M6的第一极与第四节点N4连接，第六开关晶体管M6的第二极与第二电源端ELVSS连接。
需要说明的是，图8具体示出了第二复位子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图9为本申请实施例提供的像素电路的等效电路图。如图9所示，本实施例提供的像素电路中，驱动子电路包括：驱动晶体管DTFT；补偿子电路包括：第一开关晶体管M1和第二开关晶体管M2；存储子电路包括：存储电容Cst；发光控制子电路包括：第三开关晶体管M3和第四开关晶体管M4；第一复位子电路包括第五开关晶体管M5；第二复位子电路包括第六开关晶体管M6。
其中，驱动晶体管DTFT的控制极与第二节点N2连接，驱动晶体管DTFT的第一极与第一节点N1连接，驱动晶体管DTFT的第二极与第三节点N3连接；第一开关晶体管M1的控制极与扫描信号端GATE连接，第一开关晶体管M1的第一极与数据信号端DATA连接，第一开关晶体管M1的第二极与第一节点N1连接；第二开关晶体管M2的控制极与扫描信号端GATE连接，第二开关晶体管M2第一极与第二节点N2连接，第二开关晶体管M2第二极与第三节点N3连接；存储电容Cst的第一端与第一电源端ELVDD连接，第二端与第二节点N2连接；第三开关晶体管M3的控制极与发光控制端EM连接，第三开关晶体管M3的第一极与第一电源端ELVDD连接，第三开关晶体管M3的第二极与第一节点N1连接；第四开关晶体管M4的控制极与发光控制端EM连接，第四开关晶体管M4的第一极与第三节点N3连接，第四开关晶体管M4的第二极与第四节点N4连接；第五开关晶体管M5的控制极与复位控制端RESET连接，第五开关晶体管M5的第一极与复位信号端DATA’连接，第五开关晶体管M5的第二极与第二节点N2连接；第六开关晶体管M6的控制极与复位控制端RESET连接，第六开关晶体管M6的第一极与第四节点N4连接，第六开关晶体管M6的第二极与第二电源端ELVSS连接；发光元件EL的第一端与第四节点N4连接，第二端与第二电源端ELVSS连接。
下面通过图9提供的像素电路的工作过程进一步说明本申请实施例的技术方案。
以图9提供的像素电路中的开关晶体管M1至M6以及驱动晶体管DTFT均为P型薄膜晶体管为例，图10为图9提供的像素电路的工作时序图；图11A为图9提供的像素电路在重置阶段的工作状态图；图11B为图9提供的像素电路在补偿阶段的工作状态图；图11C为图9提供的像素电路在发光阶段的工作状态图。如图9、图10、图11A至图11C所示，本实施例中涉及的像素电路包括：6个开关晶体管(M1至M6)，1个驱动晶体管(DTFT)，1个电容单元(Cst)，5个信号输入端(DATA、DATA’、GATE、EM、RESET)、2个电源端(ELVDD和ELVSS)。其中，第一电源端ELVDD持续提供高电平信号，第二电源端ELVSS持续提供低电平信号。
在一帧时间段内，像素电路包括以下工作状态：重置阶段、补偿阶段和发光阶段。
第一阶段S1，重置阶段，如图11A所示，复位控制端RESET的输入信号为低电平，第五开关晶体管M5和第六开关晶体管M6导通。第五开关晶体管M5导通，将第二节点N2的电位重置为复位信号端DATA’的复位信号的电压Vdata’(n)；第六开关晶体管M6导通，将第四节点N4的电位重置为第二电源端ELVSS的电位。
其中，Vdata’(n)＝Vdata(n)－|C|，因此，存储电容Cst在本阶段预充一个Vdata(n)－|C|的电压，Vdata(n)为补偿阶段从数据信号端输入的数据信号的电压。为了确保在补偿阶段的驱动晶体管DTFT的栅源电压差Vgs小于驱动晶体管DTFT的阈值电压Vth(Vth＜0)，因此，Vdata(n)－|C|－Vdata(n)＜Vth，由于Vth＜0，可以得到|C|＞|Vth|。换言之，数据信号和复位信号的电压差的绝对值大于驱动晶体管的阈值电压的绝对值。
在第一阶段，发光控制端EM的输入信号为高电平，第三开关晶体管M3和第四开关晶体管M4截止；扫描信号端GATE的输入信号为高电平，第一开关晶体管M1和第二开关晶体管M2截止。
第二阶段S2，补偿阶段，如图11B所示，扫描信号端GATE的输入信号变为低电平，第一开关晶体管M1和第二开关晶体管M2导通。第一开关晶体管M1导通，向第一节点N1提供第一数据信号端DATA的数据信号，此时，驱动晶体管DTFT的源极电压为数据信号的电压，即Vs＝Vdata(n)。第二开关晶体管M2导通，使第二节点N2和第三节点N3连通，将驱动晶体管DTFT的栅极和漏极短接。在存储电容Cst的作用下，第二节点N2的电压保持在Vdata(n)－|C|，即驱动晶体管DTFT的栅极电压Vg＝Vdata(n)－|C|。此时，驱动晶体管DTFT的栅源电压差Vgs＝Vdata(n)－|C|－Vdata(n)＝－|C|＜Vth，驱动晶体管DTFT导通，驱动晶体管DTFT的栅极继续充电直至Vgs＝Vth时，驱动晶体管DTFT恰好截止，栅极电压由Vdata(n)－|C|充电到Vdata(n)－|Vth|。如图12A所示，在本阶段，驱动晶体管DTFT的栅极充电压差(即存储电容Cst的充电压差)为：ΔV1＝Vdata(n)－|Vth|－Vdata(n)－|C|＝|C|－|Vth|。
然而，在传统的像素电路中在重置阶段驱动晶体管的栅极电压重置为固定值，比如记为－|Int|，而后在补偿阶段栅极电压被充电到Vdata(n)－|Vth|，如图12B所示，栅极充电压差为ΔV2＝Vdata(n)+|Int|－|Vth|，与Vdata(n)有关，Vdata(n)电压越高，则充电压差越大。
由于像素电路采用漏电法进行阈值电压补偿，驱动晶体管DTFT依靠亚阈值电流对栅极充电达到目标电压Vdata(n)－|Vth|，因此，充电速度较慢，需要一定时长才能达到目标电压，而且栅极充电压差越大越不利于阈值电压Vth的补偿。而且，每一行的行扫描时长有限，特别地，像素的行数越多，每行扫描时长越短，当扫描时长过短时，栅极电压与目标电压的偏差较大，容易造成像素补偿精度较差、驱动电流误差率较大等问题。
本实施例的像素电路中，通过在重置阶段，提高驱动晶体管的栅极的重置电位，有利于减少扫描时间，以提高像素分辨率和补偿精度。其中，驱动晶体管的栅极充电压差ΔV1＝|C|－|Vth|，这是一个固定值，且栅极充电压差较低，驱动晶体管的栅极能够更快地通过亚阈值电流充电达到目标电压，如此一来，在补偿阶段所需的扫描时长短于传统像素电路，在相同的补偿时长内，本实施例中驱动晶体管的栅极电压可以更接近于目标电压。而且，对任意灰阶均只需要对栅极充电固定的压差，本实施例的像素电路的补偿精度和均一性均优于传统像素电路。另外，栅极的充放电差压较低可以利于降低电路功耗。
需要说明的是，在图12A和图12B中，横坐标为时间t，纵坐标为驱动晶体管的栅极电压Vg。
在第二阶段，发光控制端EM的输入信号为高电平，第三开关晶体管M3和第四开关晶体管M4截止；复位控制端RESET的输入信号为高电平，第五开关晶体管M5和第六开关晶体管M6截止。
第三阶段S3，发光阶段，如图11C所示，发光控制端EM的输入信号变为低电平，第三开关晶体管M3和第四开关晶体管M4导通。此时，驱动晶体管DTFT的源极电压为第一电源端ELVDD的电压，即Vs＝Velvdd；在存储电容Cst的作用下，驱动晶体管DTFT的栅极电压保持为Vdata(n)－|Vth|，即Vg＝Vdata(n)－|Vth|；驱动晶体管DTFT的栅源电压差Vgs＝Vdata(n)－|Vth|－Velvdd。
根据驱动晶体管DTFT得到饱和时的电流公式可以得到流经发光元件EL的驱动电流IOLED满足：
IOLED＝K(Vgs–Vth)2
＝K(Vdata(n)－|Vth|－Velvdd–Vth)2
＝K(Vdata(n)-Velvdd)2
其中，K为与驱动晶体管DTFT的工艺参数和几何尺寸有关的固定常数；Vgs为驱动晶体管DFTF的栅源电压差，Vth为驱动晶体管DFTF的阈值电压；Vdata(n)为当前帧的数据信号的电压；Velvdd为第一电源端ELVDD的电压。
由上述电流公式的推导结果可以看出，在发光阶段，驱动晶体管DTFT输出的驱动电流已经不受驱动晶体管DTFT的阈值电压的影响，只与数据信号端和第一电源端上的信号有关，从而消除了驱动晶体管DTFT的阈值电压对驱动电流的影响，进而确保了显示亮度均匀，并提升了显示效果。
在第三阶段，扫描信号端GATE的输入信号为高电平，第一开关晶体管M1和第二开关晶体管M2截止；复位控制端RESET的输入信号为高电平，第五开关晶体管M5和第六开关晶体管M6截止。
基于同一发明构思，本申请实施例还提供一种像素电路的驱动方法。图13为本申请实施例提供的像素电路的驱动方法的流程图。如图13所示，本实施例提供的像素电路的驱动方法包括以下步骤：
步骤100、在复位控制端的控制下，第一复位子电路向第二节点提供复位信号端的复位信号；
步骤200、在扫描信号端的控制下，补偿子电路向第一节点提供数据信号端的数据信号，并使第二节点和第三节点导通，将所述数据信号的电压和驱动子电路的阈值电压写入第二节点；
步骤300、在发光控制端的控制下，发光控制子电路向第一节点提供第一电源端的信号，并使第三节点和第四节点导通，由驱动子电路向发光元件提供驱动电流；
其中，数据信号和复位信号的电压差的绝对值大于驱动子电路的阈值电压的绝对值。
在一示例性实施方式中，本实施例的驱动方法还可以包括：在复位控制端的控制下，第二复位子电路向第四节点提供第二电源端的信号。
其中，本申请实施例提供的像素电路的控制方法用于前述实施例提供的像素电路中，其实现原理和效果类似，在此不再赘述。
基于同一发明构思，本申请实施例还提供一种显示装置，包括前述实施例提供的像素电路，其实现原理和效果类似，在此不再赘述。
在一示例性实施方式中，显示装置可以包括显示基板，像素电路可以设置于显示基板上。示例性地，该显示装置可以为：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，本申请实施例附图只涉及本申请实施例涉及到的结构，其他结构可参考通常设计。
虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (12)

1.一种像素电路，其特征在于，用于驱动发光元件发光，所述像素电路，包括：驱动子电路、补偿子电路、存储子电路、第一复位子电路和发光控制子电路；
所述驱动子电路，分别与第一节点、第二节点和第三节点连接，用于在第一节点和第二节点的控制下，向第三节点提供驱动电流；
所述补偿子电路，分别与扫描信号端、数据信号端、第一节点、第二节点和第三节点连接，用于在扫描信号端的控制下，向第一节点提供数据信号端的数据信号，并使第二节点和第三节点导通，将所述数据信号的电压和所述驱动子电路的阈值电压写入所述第二节点；
所述存储子电路，分别与第一电源端和第二节点连接；
所述第一复位子电路，分别与复位控制端、第二节点和复位信号端连接，用于在复位控制端的控制下，向第二节点提供复位信号端的复位信号；
所述发光控制子电路，分别与发光控制端、第一电源端、第一节点、第三节点和第四节点连接，用于在发光控制端的控制下，向第一节点提供第一电源端的信号，并使第三节点和第四节点导通，所述第四节点与所述发光元件连接；
其中，所述数据信号和复位信号的电压差的绝对值大于所述驱动子电路的阈值电压的绝对值。
2.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路，包括：驱动晶体管，所述驱动晶体管的控制极与第二节点连接，所述驱动晶体管的第一极与第一节点连接，所述驱动晶体管的第二极与第三节点连接。
3.根据权利要求1所述的像素电路，其特征在于，所述补偿子电路，包括：第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极与扫描信号端连接，所述第一开关晶体管的第一极与数据信号端连接，所述第一开关晶体管的第二极与第一节点连接；
所述第二开关晶体管的控制极与扫描信号端连接，所述第二开关晶体管的第一极与第二节点连接，所述第二开关晶体管的第二极与第三节点连接。
4.根据权利要求1所述的像素电路，其特征在于，所述存储子电路，包括：存储电容，所述存储电容的第一端与第一电源端连接，所述存储电容的第二端与第二节点连接。
5.根据权利要求1所述的像素电路，其特征在于，所述发光控制子电路，包括：第三开关晶体管和第四开关晶体管；
所述第三开关晶体管的控制极与发光控制端连接，所述第三开关晶体管的第一极与第一电源端连接，所述第三开关晶体管的第二极与第一节点连接；
所述第四开关晶体管的控制极与发光控制端连接，所述第四开关晶体管的第一极与第三节点连接，所述第四开关晶体管的第二极与第四节点连接。
6.根据权利要求1所述的像素电路，其特征在于，所述第一复位子电路，包括：第五开关晶体管，所述第五开关晶体管的控制极与复位控制端连接，所述第五开关晶体管的第一极与复位信号端连接，所述第五开关晶体管的第二极与第二节点连接。
7.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第二复位子电路，分别与复位控制端、第四节点和第二电源端连接，用于在复位控制端的控制下，向第四节点提供第二电源端的信号。
8.根据权利要求7所述的像素电路，其特征在于，所述第二复位子电路，包括：第六开关晶体管，所述第六开关晶体管的控制极与复位控制端连接，所述第六开关晶体管的第一极与第四节点连接，所述第六开关晶体管的第二极与第二电源端连接。
9.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第二复位子电路；
所述驱动子电路包括：驱动晶体管，所述驱动晶体管的控制极与第二节点连接，所述驱动晶体管的第一极与第一节点连接，所述驱动晶体管的第二极与第三节点连接；
所述补偿子电路，包括：第一开关晶体管和第二开关晶体管；所述第一开关晶体管的控制极与扫描信号端连接，所述第一开关晶体管的第一极与数据信号端连接，所述第一开关晶体管的第二极与第一节点连接；所述第二开关晶体管的控制极与扫描信号端连接，所述第二开关晶体管的第一极与第二节点连接，所述第二开关晶体管的第二极与第三节点连接；
所述存储子电路，包括：存储电容，所述存储电容的第一端与第一电源端连接，所述存储电容的第二端与第二节点连接；
所述发光控制子电路，包括：第三开关晶体管和第四开关晶体管；所述第三开关晶体管的控制极与发光控制端连接，所述第三开关晶体管的第一极与第一电源端连接，所述第三开关晶体管的第二极与第一节点连接；所述第四开关晶体管的控制极与发光控制端连接，所述第四开关晶体管的第一极与第三节点连接，所述第四开关晶体管的第二极与第四节点连接；
所述第一复位子电路，包括：第五开关晶体管，所述第五开关晶体管的控制极与复位控制端连接，所述第五开关晶体管的第一极与复位信号端连接，所述第五开关晶体管的第二极与第二节点连接；
所述第二复位子电路，包括：第六开关晶体管，所述第六开关晶体管的控制极与复位控制端连接，所述第六开关晶体管的第一极与第四节点连接，所述第六开关晶体管的第二极与第二电源端连接。
10.一种显示装置，其特征在于，包括如权利要求1至9中任一项所述的像素电路。
11.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1至9中任一项所述的像素电路，所述驱动方法包括：
在复位控制端的控制下，第一复位子电路向第二节点提供复位信号端的复位信号；
在扫描信号端的控制下，补偿子电路向第一节点提供数据信号端的数据信号，并使第二节点和第三节点导通，将所述数据信号的电压和驱动子电路的阈值电压写入第二节点；
在发光控制端的控制下，发光控制子电路向第一节点提供第一电源端的信号，并使第三节点和第四节点导通，由驱动子电路向发光元件提供驱动电流；
其中，所述数据信号和复位信号的电压差的绝对值大于所述驱动子电路的阈值电压的绝对值。
12.根据权利要求11所述的驱动方法，其特征在于，所述驱动方法还包括：在复位控制端的控制下，第二复位子电路向第四节点提供第二电源端的信号。
CN201911139915.XA 2019-11-20 2019-11-20 一种像素电路及其驱动方法、显示装置 Active CN110767165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911139915.XA CN110767165B (zh) 2019-11-20 2019-11-20 一种像素电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911139915.XA CN110767165B (zh) 2019-11-20 2019-11-20 一种像素电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN110767165A true CN110767165A (zh) 2020-02-07
CN110767165B CN110767165B (zh) 2021-02-02

Family

ID=69338753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911139915.XA Active CN110767165B (zh) 2019-11-20 2019-11-20 一种像素电路及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN110767165B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883060A (zh) * 2020-07-28 2020-11-03 云谷（固安）科技有限公司 一种显示面板及显示装置
CN113808521A (zh) * 2021-09-22 2021-12-17 昆山国显光电有限公司 像素电路、显示面板及像素电路的驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739955A (zh) * 2008-11-07 2010-06-16 索尼株式会社 像素电路、显示装置及电子设备
CN104658470A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 Oled像素电路
KR20150079003A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
CN106531075A (zh) * 2017-01-10 2017-03-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN107610652A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739955A (zh) * 2008-11-07 2010-06-16 索尼株式会社 像素电路、显示装置及电子设备
CN104658470A (zh) * 2013-11-22 2015-05-27 上海和辉光电有限公司 Oled像素电路
KR20150079003A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
CN106531075A (zh) * 2017-01-10 2017-03-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN107610652A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883060A (zh) * 2020-07-28 2020-11-03 云谷（固安）科技有限公司 一种显示面板及显示装置
CN111883060B (zh) * 2020-07-28 2021-11-12 云谷（固安）科技有限公司 一种显示面板及显示装置
CN113808521A (zh) * 2021-09-22 2021-12-17 昆山国显光电有限公司 像素电路、显示面板及像素电路的驱动方法
CN113808521B (zh) * 2021-09-22 2024-01-16 昆山国显光电有限公司 像素电路、显示面板及像素电路的驱动方法

Also Published As

Publication number Publication date
CN110767165B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN107316613B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
CN106935198B (zh) 一种像素驱动电路、其驱动方法及有机发光显示面板
US10083658B2 (en) Pixel circuits with a compensation module and drive methods thereof, and related devices
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US11257427B2 (en) Pixel circuit and driving method thereof, display substrate and display apparatus
CN107452338B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN105427800B (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN104318898B (zh) 像素电路、驱动方法和显示装置
US20180286313A1 (en) Pixel circuit, driving method thereof, array substrate, display device
CN107610652A (zh) 像素电路、其驱动方法、显示面板及显示装置
US11341908B2 (en) Pixel circuit and driving method thereof, display panel and display device
CN107464526B (zh) 一种像素补偿电路、其驱动方法及显示装置
US10515590B2 (en) Pixel compensation circuit, driving method, display panel and display device
CN107945743A (zh) 一种像素电路、其驱动方法及显示装置
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
CN104809989A (zh) 一种像素电路、其驱动方法及相关装置
CN105161051A (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN104575398A (zh) 像素电路及其驱动方法、显示装置
CN104658480A (zh) 像素电路及其驱动方法、显示装置
CN104409051A (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN111354308A (zh) 一种像素驱动电路、有机发光显示面板及显示装置
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN214377609U (zh) 像素电路、显示面板及显示装置
CN106611586B (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
CN106652910B (zh) 像素电路及其驱动方法和有机发光显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant