CN110692134A - 芯片封装结构和电子设备 - Google Patents

芯片封装结构和电子设备 Download PDF

Info

Publication number
CN110692134A
CN110692134A CN201980002432.7A CN201980002432A CN110692134A CN 110692134 A CN110692134 A CN 110692134A CN 201980002432 A CN201980002432 A CN 201980002432A CN 110692134 A CN110692134 A CN 110692134A
Authority
CN
China
Prior art keywords
chip
lead
substrate
structure according
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980002432.7A
Other languages
English (en)
Other versions
CN110692134B (zh
Inventor
董昊翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Publication of CN110692134A publication Critical patent/CN110692134A/zh
Application granted granted Critical
Publication of CN110692134B publication Critical patent/CN110692134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Abstract

一种芯片封装结构和电子设备，能够降低芯片封装过程中的短路失效的概率，提升芯片的可靠性。该芯片封装结构包括：芯片、基板和引线；所述芯片设置于所述基板上方；其中，所述芯片包括引脚焊盘和测试金属单元，所述引线用于电连接所述引脚焊盘和所述基板；所述测试金属单元设置于非所述引线下方的所述芯片的边缘区域。

Description

芯片封装结构和电子设备
技术领域
本申请涉及光学指纹技术领域，并且更具体地，涉及一种芯片封装结构和电子设备。
背景技术
目前，在半导体芯片，例如指纹传感器芯片的制造加工过程中，需要对芯片的工艺制程等进行测试监控，以检测不良和优化制程参数。因此在芯片生产过程中，通过在晶圆(Wafer)上增加设置多个测试单元(Test Key)，并对该多个测试单元进行监测，通过测试观察测试单元的参数以及图形形状，反映芯片制造过程中的工艺制程情况，从而控制调整芯片生产工艺参数，以满足芯片电路的制造要求。
由于测试单元一般设置在晶圆上的多个芯片之间，经过对晶圆切割之后，芯片上会残留部分测试单元。在芯片封装过程中，当采用引线键合(Wire Bonding)的方法将芯片的引脚焊盘与基板焊盘进行连接时，若测试单元位于芯片的引脚焊盘(Pad)附近，引线容易与测试单元上裸露的测试金属单元接触，造成芯片与测试单元短路，引起芯片的不良失效。
发明内容
本申请实施例提供了一种芯片封装结构和电子设备，能够降低芯片封装过程中的短路失效的概率，提升芯片的可靠性。
第一方面，提供了一种芯片封装结构，包括：芯片、基板和引线；
所述芯片设置于所述基板上方；
其中，所述芯片包括引脚焊盘和测试金属单元，所述引线用于电连接所述引脚焊盘和所述基板；
所述测试金属单元设置于非所述引线下方的所述芯片的边缘区域。
本申请实施例提出一种芯片封装结构方案，通过优化测试金属单元位置的方案，使测试金属单元不位于引线下方，不会在引线连接时造成引脚焊盘与测试金属单元的短路，从而减小封装过程中短路失效的风险，减小失效率，进而可以不限制引线的弧高，便于实现超低线弧的封装，减薄芯片的厚度。
在一种可能的实现方式中，所述芯片为光学指纹传感器芯片，用于接收经由人体手指反射或散射而返回的指纹检测信号，并基于所述指纹检测信号检测所述手指的指纹信息。
在一种可能的实现方式中，所述引线的最高点与所述芯片表面之间的距离不大于35μm。
在一种可能的实现方式中，所述引线通过金属球连接至所述引脚焊盘上。
在一种可能的实现方式中，所述引线和所述金属球为一体成型结构。
在一种可能的实现方式中，所述引线中的第一段引线位于所述芯片上方，所述第一段引线的最低点与所述芯片表面之间的距离不大于10μm。
在一种可能的实现方式中，所述第一段引线的最低点与所述芯片的上表面接触。
在一种可能的实现方式中，所述引脚焊盘位于所述芯片中的一侧，所述测试金属单元位于所述芯片中的其它三侧中的至少一侧。
在一种可能的实现方式中，所述引线为采用反向打线工艺从所述基板至所述引脚焊盘制备得到的引线。
在一种可能的实现方式中，所述引线为金线，银线或者铜线；和/或，
所述引线的线径为15.2μm至25.4μm。
在一种可能的实现方式中，所述基板包括基板焊盘；
所述引线具体用于电连接所述引脚焊盘和所述基板焊盘。
在一种可能的实现方式中，所述芯片封装结构还包括：引线保护胶，用于支撑所述引线。
在一种可能的实现方式中，所述引线保护胶覆盖所述基板焊盘上形成的第一焊点以及所述引线在所述引脚焊盘上形成的第二焊点，用于保护所述第一焊点和所述第二焊点。
在一种可能的实现方式中，所述引线保护胶的最高点不高于所述引线的上沿的最高点。
在一种可能的实现方式中，所述引线保护胶的最高点不低于所述引线的下沿的最高点。
在一种可能的实现方式中，所述引线保护胶覆盖所述引线的下沿。
在一种可能的实现方式中，所述引线保护胶覆盖所述引线的上沿，用于保护所述引线。
在一种可能的实现方式中，所述基板的上表面向下延伸形成有第一凹槽，所述芯片的至少一部分设置在所述第一凹槽内。
在一种可能的实现方式中，所述第一凹槽的尺寸大于所述芯片的尺寸，使得所述芯片的侧壁和所述第一凹槽的侧壁之间存在用于容纳所述引线的间隙。
在一种可能的实现方式中，所述第一凹槽的深度包括所述基板的覆盖膜的厚度和位于所述覆盖膜下方的导电层的厚度。
第二方面，提供了一种电子设备，包括如第一方面或第一方面的任一可能的实现方式中的芯片封装结构。
附图说明
图1是本申请实施例所适用的终端设备的结构示意图。
图2是根据本申请实施例的晶圆上多个芯片的分布示意图。
图3是根据本申请实施例的一个封装芯片的示意性平面图。
图4是图3所示的封装芯片的一种剖面结构示意图。
图5是图3所示的封装芯片的另一种剖面结构示意图。
图6是根据本申请实施例的一种芯片封装结构的示意性结构图。
图7是根据本申请实施例的芯片封装结构中的一种芯片的平面示意图。
图8是根据本申请实施例的芯片封装结构中的另一芯片的平面示意图。
图9是根据本申请实施例的一种芯片封装结构的剖面结构示意图。
图10是根据本申请实施例的另一芯片封装结构的剖面结构示意图。
图11是根据本申请实施例的另一芯片封装结构的剖面结构示意图。
图12是根据本申请实施例的另一芯片封装结构的剖面结构示意图。
图13是根据本申请实施例的另一芯片封装结构的剖面结构示意图。
图14是根据本申请实施例的另一芯片封装结构的剖面结构示意图。
图15是根据本申请实施例的一种芯片封装结构的模组结构图。
图16是根据本申请实施例的电子设备的示意性框图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
本申请实施例可适用于各种芯片(Microchip)，也称为集成电路(integratedcircuit，IC)或者微电路(Microcircuit)，为一种通常制造在半导体晶圆上的，通过半导体集成电路工艺、经过薄膜沉积、掺杂、光刻、刻蚀等步骤在硅晶圆上制备多个半导体器件集成的电路结构。所述芯片包括但不限于传感器芯片、电源芯片、信号处理芯片、逻辑控制芯片、存储芯片等等。
在本申请实施例中，所述芯片可以为指纹传感器芯片，用于接收携带有指纹信息的光波信号、声波信号或者压力信号等指纹信号，并将该指纹信号转换为对应的电信号，从而可以检测手指的指纹信息。该指纹传感器芯片包括但不限于光学指纹传感器芯片，超声波指纹传感器芯片，或者电容指纹传感器芯片等。为了便于说明，下文以光学指纹传感器芯片为例进行说明。
作为一种常见的应用场景，本申请实施例提供的光学指纹传感器芯片可以应用在智能手机、平板电脑以及其他具有显示屏的移动终端或者其他终端设备；更具体地，在上述终端设备中，光学指纹传感器芯片可以具体设置在光学指纹装置中，该光学指纹装置可以设置在显示屏下方的局部区域或者全部区域，从而形成屏下(Under-display)光学指纹系统。或者，所述光学指纹识别装置也可以部分或者全部集成至所述终端设备的显示屏内部，从而形成屏内(In-display)光学指纹系统。
如图1所示为本申请实施例可以适用的终端设备的结构示意图，所述终端设备10包括显示屏120和光学指纹装置130，其中，所述光学指纹装置130设置在所述显示屏120下方的局部区域。所述光学指纹装置130包括指纹检测区域103，经过指纹检测区域103内的手指区域反射或散射的光信号，可以被所述光学指纹装置130接收并检测。如图1所示，所述指纹检测区域103位于所述显示屏120的显示区域之中。在一种替代实施例中，所述光学指纹装置130还可以设置在其他位置，比如所述显示屏120的侧面或者所述终端设备10的边缘非透光区域，并通过光路设计来将所述显示屏120的至少部分显示区域的光信号导引到所述光学指纹装置130，从而使得所述指纹检测区域103实际上位于所述显示屏120的显示区域。
应当理解，所述指纹检测区域103的面积可以与所述光学指纹装置130的感应阵列的面积不同，例如通过例如透镜成像的光路设计、反射式折叠光路设计或者其他光线汇聚或者反射等光路设计，可以使得所述光学指纹装置130的指纹检测区域103的面积大于所述光学指纹装置130感应阵列的面积。在其他替代实现方式中，如果采用例如光线准直方式进行光路引导，所述光学指纹装置130的指纹检测区域103也可以设计成与所述光学指纹装置130的感应阵列的面积基本一致。
因此，使用者在需要对所述终端设备进行解锁或者其他指纹验证的时候，只需要将手指按压在位于所述显示屏120的指纹检测区域103，便可以实现指纹输入。由于指纹检测可以在屏内实现，因此采用上述结构的终端设备10无需其正面专门预留空间来设置指纹按键(比如Home键)，从而可以采用全面屏方案，即所述显示屏120的显示区域可以基本扩展到整个终端设备10的正面。
作为一种可选的实现方式，如图1所示，所述光学指纹装置130包括光检测部分134和光学组件132，所述光检测部分134包括所述感应阵列以及与所述感应阵列电性连接的读取电路及其他辅助电路，其可以在通过半导体工艺制作在一个光学指纹传感器芯片上，所述感应阵列具体为光探测器(Photo detector)阵列，其包括多个呈阵列式分布的光探测器，所述光探测器可以作为如上所述的光学感应单元；所述光学组件132可以设置在所述光检测部分134的感应阵列的上方，其可以具体包括滤光层(Filter)、导光层或光路引导结构以及其他光学元件，所述滤光层可以用于滤除穿透手指的环境光，而所述导光层或光路引导结构主要用于从手指表面反射回来的反射光导引至所述感应阵列进行光学检测。
在具体实现上，所述光学组件132可以与所述光检测部分134封装在同一个光学指纹部件。比如，所述光学组件132可以与所述光学检测部分134封装在同一个光学指纹芯片，也可以将所述光学组件132设置在所述光检测部分134所在的芯片外部，比如将所述光学组件132贴合在所述芯片上方，或者将所述光学组件132的部分元件集成在上述芯片之中。
其中，所述光学组件132的导光层或者光路引导结构有多种实现方案，比如，所述导光层可以具体为在半导体硅片制作而成的准直器(Collimator)层，其具有多个准直单元或者微孔阵列，所述准直单元可以具体为小孔，从手指反射回来的反射光中，垂直入射到所述准直单元的光线可以穿过并被其下方的光学感应单元接收，而入射角度过大的光线在所述准直单元内部经过多次反射被衰减掉，因此每一个光学感应单元基本只能接收到其正上方的指纹纹路反射回来的反射光，从而所述感应阵列便可以检测出手指的指纹图像。
在另一种实施例中，所述导光层或者光路引导结构也可以为光学透镜(Lens)层，其具有一个或多个透镜单元，比如一个或多个非球面透镜组成的透镜组，其用于将从手指反射回来的反射光汇聚到其下方的光检测部分134的感应阵列，以使得所述感应阵列可以基于所述反射光进行成像，从而得到所述手指的指纹图像。可选地，所述光学透镜层在所述透镜单元的光路中还可以形成有针孔，所述针孔可以配合所述光学透镜层扩大所述光学指纹装置的视场，以提高所述光学指纹装置130的指纹成像效果。
在其他实施例中，所述导光层或者光路引导结构也可以具体采用微透镜(Micro-Lens)层，所述微透镜层具有由多个微透镜形成的微透镜阵列，其可以通过半导体生长工艺或者其他工艺形成在所述光检测部分134的感应阵列上方，并且每一个微透镜可以分别对应于所述感应阵列的其中一个感应单元。并且，所述微透镜层和所述感应单元之间还可以形成其他光学膜层，比如介质层或者钝化层，更具体地，所述微透镜层和所述感应单元之间还可以包括具有微孔的挡光层，其中所述微孔形成在其对应的微透镜和感应单元之间，所述挡光层可以阻挡相邻微透镜和感应单元之间的光学干扰，并使得所述感应单元所对应的光线通过所述微透镜汇聚到所述微孔内部并经由所述微孔传输到所述感应单元以进行光学指纹成像。应当理解，上述光路引导结构的几种实现方案可以单独使用也可以结合使用，比如，可以在所述准直器层或者所述光学透镜层下方进一步设置微透镜层。当然，在所述准直器层或者所述光学透镜层与所述微透镜层结合使用时，其具体叠层结构或者光路可能需要按照实际需要进行调整。
应当理解的是，在具体实现上，所述终端设备10还包括透明保护盖板，所述盖板可以为玻璃盖板或者蓝宝石盖板，其位于所述显示屏120的上方并覆盖所述终端设备10的正面。因为，本申请实施例中，所谓的手指按压在所述显示屏120实际上是指按压在所述显示屏120上方的盖板或者覆盖所述盖板的保护层表面。
作为一种可选的实施例，所述显示屏120可以采用具有自发光显示单元的显示屏，比如有机发光二极管(Organic Light-Emitting Diode，OLED)显示屏或者微型发光二极管(Micro-LED)显示屏。以采用OLED显示屏为例，所述光学指纹装置130可以利用所述OLED显示屏120位于所述指纹检测区域103的显示单元(即OLED光源)来作为光学指纹检测的激励光源。当手指140按压在所述指纹检测区域103时，显示屏120向所述指纹检测区域103上方的目标手指140发出一束光111，该光111在盖板110的上表面发生反射形成反射光，其中，手指嵴(ridge)与盖板110之间能紧密接触无缝隙，而手指峪(valley)与盖板110之间存在一定的空气间隙，因而光111在手指嵴与盖板接触区域的反射率为0，光111在手指峪与盖板接触区域的反射率约为4％，因此，光111在手指嵴与盖板接触区域处反射形成的反射光151的光强小于光111在手指峪与盖板接触区域处反射形成的反射光152。反射光经过光学组件132后，被光学指纹装置130中的感应阵列134所接收并转换为相应的电信号，即指纹检测信号；基于所述指纹检测信号便可以获得指纹图像数据，并且可以进一步进行指纹匹配验证，从而在所述终端设备10实现光学指纹识别功能。
在其他实施例中，所述光学指纹装置130也可以采用内置光源或者外置光源来提供用于进行指纹检测的光信号。在这种情况下，所述光学指纹装置130可以适用于非自发光显示屏，比如液晶显示屏或者其他的被动发光显示屏。以应用在具有背光模组和液晶面板的液晶显示屏为例，为支持液晶显示屏的屏下指纹检测，所述终端设备10的光学指纹系统还可以包括用于光学指纹检测的激励光源，所述激励光源可以具体为红外光源或者特定波长非可见光的光源，其可以设置在所述液晶显示屏的背光模组下方或者设置在所述终端设备10的保护盖板下方的边缘区域，而所述光学指纹装置130可以设置液晶面板或者保护盖板的边缘区域下方并通过光路引导以使得指纹检测光可以到达所述光学指纹装置130；或者，所述光学指纹装置130也可以设置在所述背光模组下方，且所述背光模组通过对扩散片、增亮片、反射片等膜层进行开孔或者其他光学设计以允许指纹检测光穿过液晶面板和背光模组并到达所述光学指纹装置130。当采用所述光学指纹装置130采用内置光源或者外置光源来提供用于进行指纹检测的光信号时，其检测原理与上面描述内容是一致的。
另一方面，在某些实施例中，所述光学指纹装置130可以仅包括一个光学指纹传感器芯片，此时光学指纹装置130的指纹检测区域103的面积较小且位置固定，因此用户在进行指纹输入时需要将手指按压到所述指纹检测区域103的特定位置，否则光学指纹装置130可能无法采集到指纹图像而造成用户体验不佳。在其他替代实施例中，所述光学指纹装置130可以具体包括多个光学指纹传感器芯片；所述多个光学指纹传感器芯片可以通过拼接方式并排设置在所述显示屏120的下方，且所述多个光学指纹传感器芯片的感应区域共同构成所述光学指纹装置130的指纹检测区域103。也即是说，所述光学指纹装置130的指纹检测区域103可以包括多个子区域，每个子区域分别对应于其中一个光学指纹传感器芯片的感应区域，从而将所述光学指纹装置130的指纹采集区域103可以扩展到所述显示屏的下半部分的主要区域，即扩展到手指惯常按压区域，从而实现盲按式指纹输入操作。可替代地，当所述光学指纹传感器芯片数量足够时，所述指纹检测区域103还可以扩展到半个显示区域甚至整个显示区域，从而实现半屏或者全屏指纹检测。
还应理解，在本申请实施例中，光学指纹装置中的感应阵列也可以称为像素阵列，感应阵列中的光学感应单元或感应单元也可称为像素单元。
需要说明的是，本申请实施例中的光学指纹装置也可以称为光学指纹识别模组、指纹识别装置、指纹识别模组、指纹模组、指纹采集装置等，上述术语可相互替换。
通常来说，所述光学组件132和所述光学检测部分134可以一起封装为一个光学指纹传感器芯片210或者所述光学检测部分134单独封装为一个光学指纹传感器芯片，为了便于描述，下文中光学指纹传感器芯片也可以简称为芯片。以光学检测部分134单独为一个芯片210为例，图2为晶圆上包括芯片210的多个芯片的分布示意图。
如图2所示，所述芯片210为晶圆上多个传感器芯片中的一个，所述芯片210包括电路区201和非电路区202，所述电路区201包括芯片210所有的电路结构、引脚焊盘pad以及其它需要实际使用的具有电性特征的区域。所述非电路区202为芯片之间的隔断通道，不包括与芯片电性连接的器件或者结构。
一般在制造芯片的过程中，如图2所示，在芯片的电路区与电路区之间，即在芯片的非电路区，会放置多个测试单元test key 213，该多个测试单元213用于监测半导体工艺制程的图形图案，其结构可以与芯片电路中的晶体管或者其它半导体器件相同，包括金属层、介质层、钝化层等器件叠层结构，一般来讲，为了便于实现芯片与其它电路的连接，在芯片电路中器件的表面会形成一层金属层，相应的，多个测试单元213的表面也会形成金属层。
具体地，当在晶圆上制备完成多个芯片之后，经过切割形成分立的芯片单元，然后对分立的芯片单元在电路板上进行封装。图3为一个封装芯片的示意性平面图，图4为图3所示的封装芯片的剖面结构示意图。
如图3所示，当对所述芯片210进行封装时，所述芯片210设置在电路板，也称为基板220上，需要通过引线230连接所述芯片210和所述基板220。具体地，所述芯片210的电路区201边缘一般设置有多个引脚焊盘212，电路区201中心则设置功能电路211，其中包括用于感应光信号的感应阵列以及与所述感应阵列电性连接的读取电路及其他辅助电路。所述多个引脚焊盘212通过芯片内部的布线与功能电路211电性连接，可以用于给功能电路211与外部传输信号。特别地，当引线230连接引脚焊盘212与基板220上的焊盘222连接时，引线230可以传输基板220上的控制单元产生的控制信号给功能电路211，以及传输功能电路211产生的指纹图像信号给基板220上其它的处理单元。
此外，如图3所示，由于多个测试单元213位于所述多个引脚焊盘212和多个基板焊盘222之间，通过引线230连接引脚焊盘212和基板焊盘222时，测试单元位于引线230的下方区域。
对应的，如图4所示，通过引线230连接引脚焊盘212和基板焊盘222时，引线230与测试单元213的表面接触，测试单元213表面的金属与引脚焊盘212连通，从而使引脚焊盘212和测试单元213短路，影响引脚焊盘212上信号的传输。此外，从测试单元213上引入的其它信号可能会损坏引脚焊盘212和功能电路211，造成芯片210的失效不良。
因此，如图5所示，在一种封装的结构中，采用引线键合进行引线连接时，通过控制引线230的弧高H，也即引线230与芯片210上表面之间的高度距离要大于一定阈值，来避免图3和图4中引脚焊盘212和测试单元213短路情况的发生。因为此高度距离要求，造成了封装过程中引线的弧度较高，从而限制了整体芯片210的封装厚度较大，不利于芯片轻薄化的发展。
为解决上述问题，本申请实施例提出一种芯片封装结构方案，通过优化测试单元位置区域的方案，使测试单元不位于引线下方，不会在引线连接时造成引脚焊盘与测试单元的短路，从而减小封装过程中短路失效的风险，减小失效率，进而不限制引线的弧高，便于实现超低线弧的封装，减薄芯片的厚度。
以下，结合图6至图15，详细介绍本申请实施例的芯片封装结构。
需要说明的是，为便于理解，在以下示出的实施例中，相同的结构采用相同的附图标记，并且为了简洁，省略对相同结构的详细说明。
图6是本申请实施例提供的一种芯片封装结构30的示意性结构图，该芯片封装结构30包括：芯片310，基板320和引线330；
其中，所述芯片310包括引脚焊盘312和测试金属单元313；所述引线用于电连接所述引脚焊盘312和所述基板320；
所述测试金属单元312设置于非所述引线330下方的所述芯片310的边缘区域。
在本申请实施例中，所述芯片310可以与图2-图5中的芯片210相同。所述芯片310为一种通过半导体集成电路工艺制造在半导体晶圆上的集成电路，包括电路区301和非电路区302，所述电路区301位于所述芯片310的中央，所述非电路区302位于所述芯片310的四周边缘。
可选地，所述芯片310为一种指纹传感器芯片，用于接收携带有指纹信息的光波信号、声波信号或者压力信号等指纹信号，并将该指纹信号转换为对应的电信号，从而可以检测手指的指纹信息。该芯片310包括但不限于光学芯片，超声波芯片，或者电容芯片等。
具体地，当所述芯片310为光学指纹传感器芯片时，用于接收经由人体手指反射或散射而返回的指纹检测信号，并基于所述指纹检测信号检测所述手指的指纹信息。可选地，所述芯片310可以包括图1中的光检测部分134，或者包括光检测部分134和光学组件132。例如，当所述光学组件132为微透镜阵列以及小孔阵列时，可以将微透镜阵列和小孔阵列直接生长于光检测部分134的表面，将所述光学组件132和光检测部分134一起作为芯片进行封装。应当理解，当所述芯片310为光学指纹传感器芯片时，芯片封装结构30可以为一种指纹识别装置。
可选地，如图7所示，所述芯片310包括位于检测电路311，该检测电路311位于电路区301的中央，包括光检测阵列3111和功能电路3112，所述光检测阵列3111用于接收经手指反射或散射而返回的指纹检测光信号，并基于所述指纹检测光信号得到所述手指的指纹检测电信号。
可选地，该光检测阵列3111包括多个像素单元，一个像素单元用于转换光信号形成一个指纹检测电信号，一个指纹检测电信号对应于指纹图像中的一个像素值。所述像素单元可以为光电二极管(photo diode)、金属氧化物半导体场效应管(Metal OxideSemiconductor Field Effect Transistor，MOSFET)等器件，对目标波长光具有较高的光灵敏度和较高的量子效率，以便于检测相应波长的光信号。在一种可能的实施方式中，所述目标波长属于红外光波段，所述光检测阵列用于接收经过手指反射的指纹红外光信号形成对应的指纹电信号。
可选地，所述功能电路3112包括但不限于驱动控制电路、信号输出电路等，用于控制所述光检测阵列中的多个像素单元工作以及输出多个像素单元产生的电信号。
具体地，所述芯片310包括至少一个引脚焊盘312和至少一个测试金属单元313，下文中，测试金属单元313可以为一个测试金属单元，也可以为多个测试金属单元，同样的，引脚焊盘312可以为一个引脚焊盘，也可以为多个引脚焊盘，其中，一个引脚焊盘312对应连接一根引线330，多个引脚焊盘312分别对应连接多根引线330。
其中，所述引脚焊盘312可以为金属焊盘，例如金属铜形成的圆形或方形焊盘。所述引线330可以为金(Au)线，铜(Cu)线，银(Ag)线、或者其它金属线和合金线。所述引线330的线径可以在15.2μm至25.4μm之间。本申请实施例对此不做限定。
具体地，如图7所示，多个引脚焊盘312位于所述电路区301的边缘，便于通过多根引线330与其它电子组件连接。多个测试金属单元313位于所述非电路区302，即所述芯片310的四周区域，且位于非多根引线330下方的区域。
可选地，在本申请实施例中，所述测试金属单元313可以与图2中的测试单元213相同，为用于监测半导体工艺制程的图形图案，其表面形成有金属层。应理解，所述测试金属单元313还可以为其它功能用途的金属区域或者导电区域，例如金属材质或者其它导电材质的标记或者线条等，本申请实施例对此不做限定。
优选地，在一种可能的实施方式中，所述引脚焊盘312位于所述芯片310中的一侧，所述测试金属单元313位于所述芯片310中的其它三侧中的至少一侧。应理解，所述引脚焊盘312位于所述芯片310中的一侧位置时，所述测试金属单元313可以位于芯片310中其它三侧位置中的任意一侧或多侧位置。例如，如图7所示，所述引脚焊盘312位于芯片310的右侧位置，所述测试金属单元313位于所述芯片310的上侧和下侧位置。可选地，所述测试金属单元313还可以仅位于所述芯片310的上侧、下侧或者左侧位置中的一侧位置，或者位于所述芯片310的上侧、下侧和左侧位置中的任意两侧位置或者三处位置。
可选地，所述引脚焊盘312还可以位于所述芯片310中的两侧或三侧位置，所述测试金属单元313位于所述芯片310中的其它侧位置。
可选地，在另一种可能的实施方式中，所述测试金属单元313还可以与所述引脚焊盘312位于同一侧位置。例如，如图8所示，所述引脚焊盘312和所述测试金属单元313均位于芯片310的右侧位置，其中，所述引脚焊盘312上连接有引线330，所述一个测试金属单元313设置于两条引线330之间的下方区域，换言之，所述引线330在芯片310上的投影不位于所述测试金属单元313中，而位于两个测试金属单元313之间的区域中。
通过本申请实施例的方案，将所述测试金属单元313设置于非引线330下方的芯片310的边缘区域的位置，可以避免在对所述引脚焊盘312进行电连接时，引线与所述测试金属单元313接触，造成引脚焊盘312与测试金属单元313短路连接，引起引脚焊盘312以及芯片310损坏。
当所述测试金属单元313位于所述芯片310的四周区域，具体地，位于非引线330下方的区域时，可以不必限制所述引线的弧高，以防止引线330与测试金属单元313接触。因此，在满足工艺制程条件的前提下，可以降低所述引线330的弧高，从而减小芯片封装结构的整体厚度，实现芯片的轻薄化发展。
如图9所示，在本申请实施例中，所述引线330的弧高不大于35μm，即所述引线330的最高点所在平面与所述芯片310表面之间的距离H不大于35μm。
可选地，如图9所示，可以通过芯片贴合胶340将所述芯片310固定设置于在所述基板320上。所述基板320包括基板焊盘322，所述引线330具体用于电连接所述引脚焊盘312和所述基板焊盘322。
其中，所述基板焊盘322也可以为单个焊盘，也可以为多个焊盘。例如，所述基板焊盘为基板上的金属铜焊盘，或者为基板金手指(connecting finger)。
具体地，所述引脚焊盘312用于将检测电路311产生的指纹电信号通过引线330输出给基板320的基板焊盘322，再通过基板焊盘322和基板内部的线路相连，实现将指纹电信号传输给基板上其它的处理电路单元，该处理电路单元包括但不限于：逻辑控制电路、模数转换电路，信号处理电路，数字处理电路等。
可选地，所述引脚焊盘312还用于接收通过基板焊盘322和引线330传输的基板320上产生的控制信号，可选地，该控制信号可以为基板320上的控制单元，例如微控制器产生的。
可选地，所述基板320包括但不限于印刷电路板(Printed Circuit Board，PCB)、柔性电路板(Flexible Printed Circuit，FPC)，或者软硬结合板等，用于承载连接多种电子元器件和芯片，与基板320封装后的芯片封装结构30可以实现指纹传感器芯片的指纹识别以及指纹图像的处理等功能。
可选地，采用引线键合连接所述引脚焊盘312和所述基板焊盘322。
引线键合技术包括两种形式：球键合(Ball Bonding)和楔键合(Wedge Bonding)，两种键合技术的基本步骤均包括：形成第一焊点，形成引线，最后形成第二焊点。本申请实施例可以采用球键合或者楔键合进行焊接，两种键合技术在于焊头以及引导金属线方式的差异，具体的焊接步骤大致相同，下文以球键合举例进行说明。
具体地，采用球键合方法连接第一焊点和第二焊点包括以下几个步骤：
(1)在金属线上打火或放电形成金属球；
(2)将金属球放置于第一焊盘上，在第一焊盘上施加一定的压力，通过热超声在第一焊盘上形成第一焊点；
(3)引导金属线向上延伸，形成纵向线颈；
(4)引导引线弯曲，横向延伸至第二焊盘，形成线弧；
(5)通过热超声在第二焊盘处形成第二焊点；
(6)提起并折断金属线，重新打火或放电形成新的金属球。
当第一焊盘为芯片上的引脚焊盘312，第二焊盘为基板上的基板焊盘322时，上述球键合连接第一焊点和第二焊点的过程一般称之为正向打线(forward loop)；当第一焊盘为基板上的基板焊盘322，第二焊盘为芯片上的引脚焊盘312时，一般称之为反向打线(reverse loop)。由于在第一焊盘处需要向上延伸形成线颈、以及弯曲形成线弧，因此在第一焊盘的上方对于线弧有弧高的限制，若降低弧高，会造成过度弯折使线颈断裂，导致可靠性较低。
通常情况下，如图9所示，所述芯片310设置于基板320上方，因此引脚焊盘312的上表面高于基板焊盘322的上表面。当采用正向打线时，可以参考图5的示例，引脚焊盘为第一焊盘，因此引脚焊盘上方会有弧高的限制，造成芯片封装结构的厚度受限变厚。当采用反向打线时，参考图9的实例，基板焊盘322为第一焊盘，由于引线本身需要上拉延伸至引脚焊盘，因此，在上拉延伸过程中实现弧度的弯折，可以实现超低弧高的设计，与正向打线相比，弧高大大降低，实现超低线弧的结构，从而不会对芯片封装结构厚度造成限制，便于实现芯片封装结构30的轻薄化。
可选地，在一种可能的实施方式中，采用金线球焊反打(Stand-off Stitch Bond，SSB)方法进行反向打线电连接。具体地，SSB的方法流程如下：
(1)在金线上打火或放电形成金球350；
(2)将金球350放置于引脚焊盘312上；
(3)提起并折断金线，重新在金线上打火或放电形成新的金球；
(4)将金球放置于基板焊盘322上，在基板焊盘322上施加一定的压力，通过热超声在基板焊盘322上形成第一焊点；
(5)引导金线向上延伸，形成纵向线颈；
(6)引导金线弯曲，横向延伸至引脚焊盘312，形成线弧；
(7)在金球350上施加一定的压力，通过热超声在引脚焊盘312上形成第二焊点；
(8)提起并折断引线，重新在金线上打火或放电形成新的金球。
如图10所示，采用SSB方法对所述引脚焊盘312和基板焊盘322进行电连接，在引脚焊盘312和基板焊盘322上均形成有金球，特别地，位于引脚焊盘312上的金球350可以在对引脚焊盘312进行施压并通过热超声形成焊点时，保护引脚焊盘312避免损坏，且能够提高引脚焊盘312处焊点的强度，有利于提升可靠性。
具体地，在封装焊接的过程中，引线330和金球350通过超声热或者其它焊接方式成为一体成型结构。
可选地，如图10所示，当采用上述反向打线的方式，实现超低线弧时，所述引线330中的第一段引线位于所述芯片310上方，所述第一段引线的最低点与所述芯片表面之间的距离D不大于10μm。
特别地，如图11所示，当所述第一段引线的最低点与所述芯片表面之间的距离D为0时，即所述引线330可以与所述芯片310的上表面接触，由于测试金属单元133不位于引线330下方，因此，引线330在与芯片310的上表面接触时，不会与所述测试金属单元133接触形成短路，影响芯片310的性能。
可选地，所述芯片封装结构30还包括引线保护胶360。可选地，所述引线保护胶360通过半导体点胶工艺在所述引线330上进行点胶，对引线330加以支撑。
在一种可能的实施方式中，如图12所示，所述引线保护胶360完全覆盖包裹所述引线330，即所述引线保护胶360覆盖所述引线330的上沿331，用于保护所述引线330不易折断，提高引线的可靠性。其中，引线330的上沿331为引线径向方向的上边缘，即引线330的最大径向横截面的上边沿。
可选地，如图12所示，所述引线保护胶360完全覆盖引脚焊盘312上的焊点以及基板焊盘322上的焊点，对其进行密封保护。
在另一种可能的实施方式中，所述引线保护胶360未完全覆盖包裹所述引线330，但可以用于支撑所述引线330。
可选地，所述引线保护胶360的最高点不高于所述引线330上沿中的最高点，使得引线保护胶360不额外增加芯片封装结构30的厚度，实现芯片封装结构30的轻薄化。
例如，如图13所示，所述引线保护胶360的最高点不高于所述引线330下沿332中的最高点，其中，所述引线330的下沿332为引线径向方向的下边缘，即引线330的最大径向横截面的下边沿。
优选地，在所述引线保护胶360的最高点不高于所述引线330上沿中的最高点的情况下，所述引线保护胶360的最高点不低于所述引线330的下沿332中的最高点，使得引线保护胶360能够充分支撑所述引线330，保证引线330不会受外界压力影响造成折断，具有良好的机械可靠性。
优选地，如图14所示，所述引线保护胶360覆盖所述引线330的下沿，但不覆盖所述引线330的上沿，即引线330的下沿完全在所述引线保护胶360中，但引线330的上沿有部分暴露在所述引线保护胶360之外。此时，所述引线330能够完全被引线保护胶360支撑，且引线保护胶360的高度不高于所述引线330的高度，能够在保证引线良好机械可靠性的前提下，减小芯片封装结构30的厚度。
可选地，在进行点胶的过程中，在所述引线330的线弧处点胶，并控制点胶量，使引线保护胶360通过自带的胶水流动性，流动至所述引脚焊盘312上的焊点以及所述基板焊盘322上的焊点，并完全覆盖该两个焊点，使得两个焊点不会被水汽或者其它外界环境腐蚀，保证良好的环境可靠性。
可选地，在上文中，通过优化测试金属单元313的位置，且通过降低引线330弧高的方式，可以减小所述芯片封装结构30的厚度。进一步地，还可以通过改进基板320与芯片310的位置关系，进一步减小所述芯片封装结构30的厚度。
可选地，如图15所示，所述基板320的上表面向下延伸形成有第一凹槽3201，所述芯片310的至少一部分设置在所述第一凹槽3201内，并电连接至所述基板320；例如，所述芯片310的下表面固定连接在所述第一凹槽3201的底部，且通过所述引线330电连接至所述基板320。
可选地，所述芯片310通过所述基板320设置在显示屏，例如图1中的显示屏120的下方，当芯片310为光学指纹传感器芯片时，所述芯片310用于接收经由所述显示屏120上方的人体手指反射或散射而返回的指纹检测信号，并基于所述指纹检测信号检测所述手指的指纹信息。
通过将所述芯片310的至少一部分设置在所述第一凹槽3201内，能够有效降低所述芯片封装结构30的厚度，并且通过所述基板320将所述芯片310设置在所述显示屏120的下方，可以避免使用贴合胶固定连接所述芯片310和所述显示屏120，继而能够降低电子设备的成本和复杂度。例如将所述基板320固定在芯片封装结构30所在的电子设备的中框。
在一些实施例中，所述芯片310可以包括多个芯片也可以包括一个芯片，例如所述芯片310可以包括多个光学指纹传感器芯片，所述多个光学指纹传感器芯片并排设置在所述第一凹槽内，以拼接成一个光学指纹传感器芯片组件。所述光学指纹传感器芯片组件可以用于同时获取多张指纹图像，所述多张指纹图像拼接后可以作为一个指纹图像进行指纹识别。请继续参见图15，所述芯片310可以是具有光检测阵列3111的传感器芯片。其中，光检测阵列3111可以包括多个光学感应单元，每个光学感应单元可以具体包括光探测器或者光电传感器。或者说，所述芯片310可以包括光探测器(Photo detector)阵列(或称为光电探测器阵列、光电传感器阵列)，其包括多个呈阵列式分布的光探测器。
请继续参见图15，所述第一凹槽3201的尺寸可以大于所述芯片310的尺寸，使得所述芯片310的侧壁和所述第一凹槽3201的侧壁之间存在用于容纳引线330的间隙。此外，所述第一凹槽3201的尺寸大于所述芯片310的尺寸，也可以降低所述芯片310的安装复杂度和拆卸复杂度。
其中，所述第一凹槽3201的深度可以包括所述基板320的覆盖膜的厚度和位于所述覆盖膜下方的导电层的厚度。所述基板320的覆盖膜可以是绝缘层，用于保护和绝缘所述覆盖膜下方的导电层。位于所述覆盖膜下方的导电层为所述基板320的电路层或布线层，所述芯片310可以通过所述基板的电路层或布线层实现与外部器件的电连接。
例如，所述基板320可以包括至少两层导电层，此时，所述第一凹槽3201的深度包括位于所述基板320的覆盖膜下方的第一导电层，所述芯片310可以通过导电通孔(例如贯通所述第一导电层下方的绝缘层的通孔)电连接至所述绝缘层下方的第二导电层，由此，可以使得所述芯片310能够电连接至所述基板320。
请继续参见图15，所述芯片310可以通过芯片310芯片贴合胶340固定在所述第一凹槽3201内。
应理解，所述芯片310也可以固定连接至所述第一凹槽3201的侧壁，也可以通过其它方式固定在所述第一凹槽3201内，例如可以通过卡扣或螺钉将所述芯片310固定在所述第一凹槽3201内，本实施例对此不做具体限定。
请参见继续参见图15，所述基板320的下表面还可以设置有双面胶3203，以便将所述基板320粘贴在所述电子设备3的中框的凹槽的底部。
应理解，所述基板320也可以固定连接至所述中框的凹槽的侧壁，或者，所述基板320也可以通过其它方式(例如卡扣或螺钉)固定设置在所述中框40的凹槽内，本申请实施例对此不做具体限定。
请继续参见图15，所述基板320的上表面可以在所述第一凹槽3201的一侧形成所述基板320的金手指3202。换句话说，所述基板320的上表面可以在所述第一凹槽3201的一侧形成所述基板320的导电层的凸出结构，以形成所述基板320的金手指3202。
应理解，本申请对所述基板320的金手指3202的具体结构不做限定。作为示例，如图15所示，所述基板320的上表面在第一区域向下延伸形成有第二凹槽，所述基板320的上表面在第二区域与所述基板320的金手指的上表面形成第二台阶，所述第一区域为所述基板320的金手指靠近所述第一凹槽3201的一侧所在的区域，所述第二区域为所述基板320的金手指远离所述第一凹槽3201的一侧所在的区域。进一步地，所述第二凹槽的深度可以包括所述基板320的覆盖层和位于所述覆盖层下方的导电层的厚度，所述第一台阶的厚度为所述基板320的位于覆盖层下方的导电层的厚度，使得所述基板320的部分导电层形成凸面向上的凸出结构，进而形成所述基板320的金手指3202。
请继续参见图15，所述芯片封装结构30还可以包括柔性电路板370和各向异性导电胶膜391。其中，所述柔性电路板370形成有所述柔性电路板370的金手指3701；所述柔性电路板370的金手指3701通过所述各向异性导电胶膜391电连接至所述基板320的金手指3202。
例如，所述柔性电路板370的金手指3701可以位于所述柔性电路板370的一端。即所述柔性电路板370的一端可以通过压合各向异性导电胶膜391的方式电连接至所述基板320的一端。
通过金手指电连接所述基板320和所述柔性电路板370，不仅能够保证触片之间的绝缘性，还能够保证所述基板320和所述柔性电路板370之间的导电性，特别是所述芯片310包括多个芯片的情况下，可以通过金手指将所述基板320上的多个芯片快速电连接至所述柔性电路板370，进而能够降低安装复杂度以及拆卸复杂度。
应理解，本申请对所述柔性电路板370的金手指3701的具体结构不做限定。作为示例，如图15所示，所述柔性电路板370的下表面可以在第三区域向上延伸形成有第三凹槽，所述柔性电路板370的下表面可以在第二区域与所述柔性电路板370的金手指的下表面形成第三台阶，所述第三区域为所述柔性电路板370的金手指3701远离所述第一凹槽3201的一侧所在的区域，所述第二区域为所述柔性电路板370的金手指3701靠近所述第一凹槽3201的一侧所在的区域。
请继续参见图15，所述芯片封装结构30还可以包括各向异性导电胶膜391的保护胶392，所述保护胶392可以位于所述各向异性导电胶膜391的两端，以保护所述各向异性导电胶膜391，进而保护所述基板320的金手指3701和所述柔性电路板370的金手指3701。
请继续参见图15，所述芯片封装结构30还可以包括支架380和第一泡棉层390，所述第一泡棉层390设置在所述支架380的上方，所述第一泡棉层390设置有贯通所述第一泡棉层390的开口，所述芯片310可以通过所述第一泡棉层390的开口接收经由所述手指反射或散射而返回的指纹检测信号。
可选地，所述第一泡棉层390可以是所述芯片封装结构30的泡棉层，也可以是电子设备的位于所述显示屏120和所述中框之间的泡棉层，本申请对此不做具体限定。换句话说，所述第一泡棉层390是所述芯片封装结构30的泡棉层时，所述第一泡棉层390可以直接与所述显示屏120直接接触，进一步地可以使所述第一泡棉层390处于压缩状态；所述第一泡棉层390是电子设备的位于所述显示屏120和所述中框之间的泡棉层时，说明所述芯片封装结构30直接贴合在所述显示屏120的下方的泡棉层的下表面。
应理解，所述支架380可以是任何能够用于固定连接所述基板320和所述第一泡棉层390的材料形成。例如，所述支架380可以是由双面胶形成的支架。
请继续参见图15，所述支架380的靠近所述芯片310的侧壁可以对齐所述第一凹槽3201的侧壁，使得所述支架380和所述芯片310之间存在用于容纳所述引线330的间隙。
通过所述支架380和所述芯片310之间的间隙，不仅能够用于容纳所述引线330，而且能够用于容纳所述引线保护胶360，进而保证了所述引线330的导电性和所述芯片封装结构30的性能。而且，所述基板320还可以通过所述柔性电路板370固定在所述显示屏120的下方，进而使得所述芯片310固定在所述显示屏120的下方。
例如，如图15所示，用于容纳引线保护胶360的空间包括但不限于芯片310的侧壁和所述第一凹槽3201的侧壁之间形成的间隙、所述芯片310和所述支架380之间形成的间隙，以及所述芯片310和所述第一泡棉层390之间形成的间隙。
请继续参见图15，所述芯片封装结构30还可以包括光路层314，所述光路层314用于将经由所述手指反射或散射而返回的指纹检测信号传输至所述芯片310。所述光路层314设置于芯片310上方，可用于实现光路设计，在本申请实施例中，所述光路层314的光路设计可以参照前述，所述光学指纹装置130中光学组件132的光路设计，这里不再赘述，仅仅选取采用微透镜层的光路设计作为示例性说明。作为一种可选的实施例，所述光路层314包括微透镜层、挡光层，所述微透镜层可以具有由多个微透镜形成的微透镜阵列，所述挡光层具有多个微孔并设置在微透镜层的下方，并且所述微孔与所述微透镜一一对应，所述光检测阵列3111的像素单元与所述微透镜一一对应。可选地，所述光路层还可以包括其他光学膜层，具体的所述微透镜层与所述芯片310之间还可以形成其他光学膜层，比如介质层或者钝化层。可选地，所述光路层314还可以包括滤波片，所述滤光片设置在所述微透镜层上方或者设置在所述微透镜层和所述芯片310之间的光路中，具体可参照前述内容，此处不再重复。
本申请实施例中，滤光片用于来减少指纹感应中的不期望的环境光，以提高所述芯片310对接收到的光的光学感应。滤光片具体可以用于过滤掉特定波长的光，例如，近红外光和部分的红光等。例如，人类手指吸收波长低于580nm的光的能量中的大部分，如果一个或多个光学过滤器或光学过滤层被设计为过滤波长从580nm至红外的光，则可以大大减少环境光对指纹感应中的光学检测的影响。
例如，所述滤光片可以包括一个或多个光学过滤器，一个或多个光学过滤器可以配置为例如带通过滤器，以允许OLED屏发射的光的传输，同时阻挡太阳光中的红外光等其他光组分。当在室外使用屏下所述芯片封装结构30时，这种光学过滤可以有效地减少由太阳光造成的背景光。一个或多个光学过滤器可以实现为例如光学过滤涂层，光学过滤涂层形成在一个或多个连续界面上，或可以实现为一个或多个离散的界面上。应理解，滤光片可以制作在所述光路层314中任何光学部件的表面上，或者沿着到经由手指反射形成的反射光至成所述芯片310的光学路径上，本申请实施例对此不做具体限定。
此外，所述滤光片的进光面可以设置有光学无机镀膜或有机黑化涂层，以使得滤光片的进光面的反射率低于第一阈值，例如1％，从而能够保证所述芯片310能够接收到足够的光信号，进而提升指纹识别效果。
以所述滤光片通过固定装置固定在芯片310的上表面为例。所述滤光片和所述芯片310可以在所述芯片310的非感光区域进行点胶固定，且所述滤光片和所述芯片310的感光区域之间存在间隙。或者所述滤光片的下表面通过折射率低于预设折射率的胶水固定在所述芯片310的上表面，例如，所述预设折射率包括但不限于1.3。
需要注意的是，滤光片通过光学胶填充贴合在芯片310的上表面时，若芯片310的上表面覆盖的胶厚不均匀，会存在牛顿环现象，从而影响指纹识别效果。
与所述滤光片通过固定装置固定到芯片310上方的实现方式相比，所述滤光片为在所述芯片310或者其他光学膜层上的镀膜时，避免了采用蓝玻璃或白玻璃基材等滤光片，不仅会避免牛顿环现象，进而提高指纹识别效果，还能够有效减小所述芯片封装结构30的厚度。
请继续参见图15，所述芯片封装结构30还可以包括图像处理器371，所述图像处理器371电连接至所述基板320。例如，所述图像处理器371设置在所述柔性电路板370上，并通过所述柔性电路板370电连接至所述基板320。例如，图像处理器371可以为微处理器(MicroProcessing Unit，MCU)，用于接收来自所述芯片310通过所述柔性电路板370发送的指纹检测信号(例如指纹图像)，并对所述指纹检测信号进行简单的处理。
请继续参见图15，所述芯片封装结构30还可以包括至少一个电容器372，所述至少一个电容器372电连接至所述基板320，所述至少一个电容器372用于优化所述芯片310采集的指纹检测信号。例如，所述至少一个电容器372设置在所述柔性电路板370上，并通过所述柔性电路板370电连接至所述基板320，进而电连接至所述芯片310，所述至少一个电容器372可以用于优化所述芯片310采集的指纹检测信号。例如，所述至少一个电容器372用于对所述芯片310采集的指纹检测信号进行滤波处理。其中，所述芯片310可以对应一个或者多个电容器。例如，所述芯片310中的每个芯片对应一个或者多个电容器。
请继续参见图15，所述芯片封装结构30还可以连接器373，所述连接器373电连接至所述基板320，例如所述连接器373可以通过所述柔性电路板370电连接至所述基板320。所述连接器373可以用于与外部装置或者所述电子设备的其它部件进行连接，进而实现与所述外部装置的通信或者所述电子设备的其它部件的通信。例如，所述连接器373可以用于连接所述电子设备的处理器，以便于所述电子设备的处理器接收经过所述图像处理器373处理过的指纹检测信号，并基于所述处理过的指纹检测信号进行指纹识别。
应理解，图15仅为本申请的一种示例，不应理解为对本申请的限制。
例如，在一些可替代实施例中，所述芯片310可以设置有硅通孔(Through SiliconVia，TSV)和/或重新布线层(Redistribution Layer，RDL)，所述TSV和/或RDL用于将所述芯片310的引脚从上表面引导至下表面。通过所述TSV和/或RDL，所述芯片310的下表面可以形成有布线层。所述布线层通过引线330可以电连接至所述基板320的第一凹槽3201内的布线层，此时，所述芯片310的外壁可以贴合在所述第一凹槽3201的侧壁，所述芯片310的下表面和所述第一凹槽3201的底部之间可以设置有用于容纳所述引线330的间隙。进一步地，所述芯片310还可以在所述布线层的表面形成保护层，用于保护以及绝缘所述芯片310。
可选地，所述支架380可以是由具有粘贴性质的材料形成的支架，例如所述支架380可以为双面胶形成的支架，但本申请实施例不限于此。例如，所述支架380也可以是由不具有粘贴性质的材料形成的支架，例如所述支架380的材料包括但不限于金属、树脂、玻纤复合板等，此时需要将支架380固定在所述第一泡棉层390和所述基板320之间。
应理解，当所述支架380为不具有粘贴性质的支撑结构时，所述芯片封装结构30除了包括所述支架380之外，还可以包括双面胶和支架固定胶，其中所述支架380的下表面通过支架固定胶连接至在所述基板320的上方，所述支架380上表面通过双面胶连接至所述第一泡棉层390。作为一种可选的实施例，所述支架380和所述支架固定胶还可以为一体式结构，所述一体式结构作为支架，例如所述支架可以为单面胶形成的支架，用于连接所述基板320，所述支架的上表面通过双面胶连接至所述第一泡棉层390。
如图16所示，本申请还提供了一种电子设备3，其包括上文涉及的任一种实施方式的芯片封装结构30。
可选地，所述电子设备还可以包括显示屏120，所述芯片封装结构30设置在所述显示屏120下方。
应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围。
应理解，在本申请实施例和所附权利要求书中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请实施例。例如，在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“上述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (21)

1.一种芯片封装结构，其特征在于，包括：芯片、基板和引线；
所述芯片设置于所述基板上方；
其中，所述芯片包括引脚焊盘和测试金属单元，所述引线用于电连接所述引脚焊盘和所述基板；
所述测试金属单元设置于非所述引线下方的所述芯片的边缘区域。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片为光学指纹传感器芯片，用于接收经由人体手指反射或散射而返回的指纹检测信号，并基于所述指纹检测信号检测所述手指的指纹信息。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述引线的最高点与所述芯片表面之间的距离不大于35μm。
4.根据权利要求1-3中任一项所述的芯片封装结构，其特征在于，所述引线通过金属球连接至所述引脚焊盘上。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述引线和所述金属球为一体成型结构。
6.根据权利要求4或5所述的芯片封装结构，其特征在于，所述引线中的第一段引线位于所述芯片上方，所述第一段引线的最低点与所述芯片表面之间的距离不大于10μm。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述第一段引线的最低点与所述芯片的上表面接触。
8.根据权利要求1-7中任一项所述的芯片封装结构，其特征在于，所述引脚焊盘位于所述芯片中的一侧，所述测试金属单元位于所述芯片中的其它三侧中的至少一侧。
9.根据权利要求1-8中任一项所述的芯片封装结构，其特征在于，所述引线为采用反向打线工艺从所述基板至所述引脚焊盘制备得到的引线。
10.根据权利要求1-9中任一项所述的芯片封装结构，其特征在于，所述引线为金线，银线或者铜线；和/或，
所述引线的线径为15.2μm至25.4μm。
11.根据权利要求1-10中任一项所述的芯片封装结构，其特征在于，所述基板包括基板焊盘；
所述引线具体用于电连接所述引脚焊盘和所述基板焊盘。
12.根据权利要求1-11中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：引线保护胶，用于支撑所述引线。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述引线保护胶覆盖所述基板焊盘上形成的第一焊点以及所述引线在所述引脚焊盘上形成的第二焊点，用于保护所述第一焊点和所述第二焊点。
14.根据权利要求12或13所述的芯片封装结构，其特征在于，所述引线保护胶的最高点不高于所述引线的上沿的最高点。
15.根据权利要求12-14中任一项所述的芯片封装结构，其特征在于，所述引线保护胶的最高点不低于所述引线的下沿的最高点。
16.根据权利要求15所述的芯片封装结构，其特征在于，所述引线保护胶覆盖所述引线的下沿。
17.根据权利要求12或13所述的芯片封装结构，其特征在于，所述引线保护胶覆盖所述引线的上沿，用于保护所述引线。
18.根据权利要求1-17中任一项所述的芯片封装结构，其特征在于，所述基板的上表面向下延伸形成有第一凹槽，所述芯片的至少一部分设置在所述第一凹槽内。
19.根据权利要求18所述的芯片封装结构，其特征在于，所述第一凹槽的尺寸大于所述芯片的尺寸，使得所述芯片的侧壁和所述第一凹槽的侧壁之间存在用于容纳所述引线的间隙。
20.根据权利要求18或19所述的芯片封装结构，其特征在于，所述第一凹槽的深度包括所述基板的覆盖膜的厚度和位于所述覆盖膜下方的导电层的厚度。
21.一种电子设备，其特征在于，包括：
如权利要求1至20所述的芯片封装结构。
CN201980002432.7A 2019-06-14 2019-06-14 芯片封装结构和电子设备 Active CN110692134B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/091231 WO2020248212A1 (zh) 2019-06-14 2019-06-14 芯片封装结构和电子设备

Publications (2)

Publication Number Publication Date
CN110692134A true CN110692134A (zh) 2020-01-14
CN110692134B CN110692134B (zh) 2021-03-23

Family

ID=69117805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002432.7A Active CN110692134B (zh) 2019-06-14 2019-06-14 芯片封装结构和电子设备

Country Status (4)

Country Link
US (1) US11302621B2 (zh)
EP (1) EP3780095A1 (zh)
CN (1) CN110692134B (zh)
WO (1) WO2020248212A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试系统
TWI758134B (zh) * 2021-03-17 2022-03-11 英業達股份有限公司 依據元件識別資料使用圖形特徵二次檢測之系統及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110770746B (zh) * 2019-05-29 2021-06-11 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备
CN114323089A (zh) * 2020-10-12 2022-04-12 群创光电股份有限公司 光检测元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255477A1 (en) * 2005-02-21 2006-11-16 Samsung Electronics Co. Ltd. Pad structure, pad layout structure, and pad layout method in semiconductor devices
CN101930943A (zh) * 2005-11-10 2010-12-29 瑞萨电子株式会社 半导体器件的制造方法
CN104517862A (zh) * 2013-09-29 2015-04-15 深南电路有限公司 一种指纹传感器封装方法和结构
US20160141328A1 (en) * 2013-08-13 2016-05-19 Olympus Corporation Solid-state imaging device, manufacturing method therefor, and imaging apparatus
CN109155292A (zh) * 2018-08-16 2019-01-04 深圳市汇顶科技股份有限公司 光学传感模组及其制作方法
CN210052733U (zh) * 2019-06-14 2020-02-11 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369600B2 (en) * 1998-07-06 2002-04-09 Micron Technology, Inc. Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
JP2003249558A (ja) * 2002-02-22 2003-09-05 Seiko Instruments Inc 半導体チップ
CN1251325C (zh) * 2002-07-29 2006-04-12 矽统科技股份有限公司 晶片封装基板
JP2004221215A (ja) * 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
KR100585142B1 (ko) * 2004-05-04 2006-05-30 삼성전자주식회사 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
JP2007258917A (ja) * 2006-03-22 2007-10-04 Epson Toyocom Corp 圧電デバイス
US8018065B2 (en) * 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
US20180053031A1 (en) * 2016-08-22 2018-02-22 Tron Intelligence Inc. Optical fingerprint sensor package
CN208111430U (zh) * 2017-10-17 2018-11-16 紫光同芯微电子有限公司 一种智能卡芯片焊盘排布结构
US11348863B2 (en) * 2018-12-12 2022-05-31 Stmicroelectronics, Inc. Semiconductor package having a semiconductor die on a plated conductive layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255477A1 (en) * 2005-02-21 2006-11-16 Samsung Electronics Co. Ltd. Pad structure, pad layout structure, and pad layout method in semiconductor devices
CN101930943A (zh) * 2005-11-10 2010-12-29 瑞萨电子株式会社 半导体器件的制造方法
US20160141328A1 (en) * 2013-08-13 2016-05-19 Olympus Corporation Solid-state imaging device, manufacturing method therefor, and imaging apparatus
CN104517862A (zh) * 2013-09-29 2015-04-15 深南电路有限公司 一种指纹传感器封装方法和结构
CN109155292A (zh) * 2018-08-16 2019-01-04 深圳市汇顶科技股份有限公司 光学传感模组及其制作方法
CN210052733U (zh) * 2019-06-14 2020-02-11 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758134B (zh) * 2021-03-17 2022-03-11 英業達股份有限公司 依據元件識別資料使用圖形特徵二次檢測之系統及方法
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试系统

Also Published As

Publication number Publication date
EP3780095A4 (en) 2021-02-17
CN110692134B (zh) 2021-03-23
US11302621B2 (en) 2022-04-12
EP3780095A1 (en) 2021-02-17
US20200395285A1 (en) 2020-12-17
WO2020248212A1 (zh) 2020-12-17

Similar Documents

Publication Publication Date Title
CN110692134B (zh) 芯片封装结构和电子设备
US11170195B2 (en) Fingerprint identification apparatus and electronic device
CN109075141B (zh) 芯片封装结构、方法和终端设备
CN113343829B (zh) 指纹识别装置和电子设备
CN211180837U (zh) 指纹识别装置和电子设备
KR20180005588A (ko) 디스플레이 패널의 광원들을 이용한 지문 센서, 지문 센서 패키지 및 지문 센싱 시스템
CN110770745B (zh) 光学指纹装置和电子设备
CN210142340U (zh) 指纹识别装置和电子设备
CN210605734U (zh) 光学指纹装置和电子设备
CN210052733U (zh) 芯片封装结构和电子设备
CN110692135B (zh) 芯片封装结构和电子设备
CN210052734U (zh) 芯片封装结构和电子设备
CN111164609B (zh) 指纹识别装置和电子设备
CN210038816U (zh) 光学指纹装置和电子设备
CN210052171U (zh) 光学指纹装置和电子设备
CN111095278B (zh) 指纹识别装置和电子设备
CN111247524B (zh) 光学指纹装置、制作方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant