CN110687630B - 一种应用于三维光互连的soi衬底及其制备方法 - Google Patents

一种应用于三维光互连的soi衬底及其制备方法 Download PDF

Info

Publication number
CN110687630B
CN110687630B CN201910941546.XA CN201910941546A CN110687630B CN 110687630 B CN110687630 B CN 110687630B CN 201910941546 A CN201910941546 A CN 201910941546A CN 110687630 B CN110687630 B CN 110687630B
Authority
CN
China
Prior art keywords
silicon wafer
silicon
wafer
soi
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910941546.XA
Other languages
English (en)
Other versions
CN110687630A (zh
Inventor
雷鑑铭
武俞刚
王淳风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910941546.XA priority Critical patent/CN110687630B/zh
Publication of CN110687630A publication Critical patent/CN110687630A/zh
Application granted granted Critical
Publication of CN110687630B publication Critical patent/CN110687630B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12104—Mirror; Reflectors or the like

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明属于半导体制造领域，公开了一种应用于三维光互连的SOI衬底及其制备方法，其中SOI衬底包括自上而下键合相连的上硅片(1)和下硅片(9)，在上硅片(1)和下硅片(5)相键合连接的区域还具有埋层氧化层；在上硅片(1)内设置有两套微反射镜的阵列，在下硅片(9)内设置有硅光通孔的阵列；两套微反射镜的阵列中的一套阵列与位于下硅片(9)内的硅光通孔阵列在竖直方向上一一对应，用于实现该SOI衬底的层内波导与该SOI衬底的硅光通孔的光信号连接；另一套微反射镜阵列用于实现该SOI衬底的层内波导与三维器件中上一层SOI衬底的硅光通孔的光信号连接。本发明利用硅光通孔与层内波导之间光转向的微反射镜阵列，能够提升三维光互连芯片的性能。

Description

一种应用于三维光互连的SOI衬底及其制备方法
技术领域
本发明属于半导体制造领域，更具体地，涉及一种应用于三维光互连的SOI衬底及其制备方法。
背景技术
以CMOS技术为支撑的微电子集成电路按照摩尔定律持续发展了半个多世纪，集成电路的特征尺寸不断缩小，晶体管的速度不断提高，晶体管的延迟和功耗不断减小，但是作为集成电路重要组成部分的铜互连的延迟、噪声和功耗却在不断增加。引起互连问题的根本原因是全局互连长度的不断增加和局域互连特征尺寸的不断减小。三维集成和片上光互连是解决互连问题最有效的解决方案，而且两者具有可结合的潜力。当前，国内外学者已经基于三维集成芯片中的硅通孔制造技术，展示了几种光通孔器件及层间耦合方法，但是都无法满足未来超高集成度三维光互连芯片的要求。
发明内容
本发明的目的在于提供一种应用于三维光互连的SOI衬底及其制备方法，本发明利用硅光通孔与层内波导之间光转向的微反射镜阵列，在一片SOI衬底硅片内制造两套微反射镜阵列，其中一套能够实现该SOI衬底的层内波导与该SOI衬底的硅光通孔的光信号连接，另一套则能够实现该SOI衬底的层内波导与位于该SOI衬底上侧的另一同种SOI衬底的硅光通孔的光信号连接。此种SOI衬底中的硅光通孔可以对在其中传播的光波具有与片上波导相近的束缚能力，而具有全反射能力的微反射镜阵列保证了层间的高耦合效率，同时避免了光信号泄漏导致的信号串扰，能够有效提升三维光互连芯片的性能。此外，在此种SOI衬底上制作光电器件并形成三维集成光互连芯片，与现有的CMOS工艺、先通孔三维集成工艺、和硅基光电混合集成工艺具有极高的工艺兼容性。
为实现上述目的，按照本发明的一个方面，提供了一种应用于三维光互连的SOI衬底，其特征在于，该SOI衬底包括自上而下键合相连的上硅片(1)和下硅片(9)，在所述上硅片(1)和所述下硅片(9)相键合连接的区域还具有埋层氧化层；该SOI衬底能够与其他若干个同样的SOI衬底进行堆叠形成三维器件；
对于该SOI衬底：在所述上硅片(1)内设置有两套微反射镜的阵列，在所述下硅片(9)内设置有硅光通孔的阵列；所述两套微反射镜的阵列分别位于所述上硅片(1)的上侧和下侧，其中，位于所述上硅片(1)下侧的微反射镜阵列与位于所述下硅片(9)内的硅光通孔阵列在竖直方向上一一对应，用于实现该SOI衬底的层内波导与该SOI衬底的硅光通孔的光信号连接；所述上硅片(1)上侧的微反射镜阵列用于实现该SOI衬底的层内波导与键合在其上方的三维器件中另一同样SOI衬底的硅光通孔的光信号连接。
作为本发明的进一步优选，任意一个所述微反射镜的阵列是通过向所述上硅片(1)内填充折射率实部低于2.44的低折射率材料(3，5)形成的，这些低折射率材料(3，5)通过热氧化层(2，4)与所述上硅片(1)相间隔；其中，所述热氧化层(2，4)与所述低折射率材料(3，5)组成微反射镜的光疏介质；所述上硅片(1)内的硅材料则作为微反射镜的光密介质，所述光疏介质和所述光密介质共同组成微反射镜。
作为本发明的进一步优选，所述硅光通孔阵列中的任意一个硅光通孔包括芯区(6)，以及由内至外依次包围该芯区(6)的热氧化层(7)、化学沉积氧化层(8)与热氧化层(7)，其中，所述芯区(6)所采用的材料与所述下硅片(9)中的硅材料相同。
作为本发明的进一步优选，所述埋层氧化层由位于所述下硅片(9)上侧的埋层氧化层(10)构成。
按照本发明的另一方面，本发明提供了制备上述应用于三维光互连的SOI衬底的制备方法，其特征在于，包括以下步骤：
(1)使用体硅片制备有硅光通孔阵列的下硅片；
(2)使用体硅片制备有一套微反射镜阵列的上硅片；
(3)将所述步骤(1)制得的下硅片与所述步骤(2)制得的上硅片键合，形成上硅片与下硅片自上而下相连的SOI初片；键合后，所述微反射镜阵列位于所述上硅片部分的下侧，并且该微反射镜阵列与位于所述下硅片内的硅光通孔阵列在竖直方向上一一对应；
(4)在所述步骤(3)得到的所述SOI初片的上硅片部分的上侧形成另一套微反射镜阵列，由此得到应用于三维光互连的SOI衬底。
作为本发明的进一步优选，所述步骤(1)具体包括以下子步骤：
(1-1)取一片体硅片作为下硅片，去除其表面所有绝缘层；
(1-2)在所述下硅片上制作刻蚀掩模，然后进行深刻蚀得到深孔的阵列；该深孔阵列中，任意一个深孔围绕着一个芯区；
(1-3)完成刻蚀后，去除所述刻蚀掩模；
(1-4)对所述深孔阵列的侧壁先进行热氧化，然后再填充化学沉积的氧化层，形成硅光通孔阵列；其中任意一个硅光通孔包括芯区，以及包围该芯区且由内至外依次分布的热氧化层、化学沉积氧化层与热氧化层的三层包层结构；
(1-5)对所述下硅片的上侧制作氧化掩膜，然后进行热氧化，使得所述下硅片的上侧形成热氧化层；
(1-6)减薄与抛光处理，使得上表面光滑平整。
作为本发明的进一步优选，所述步骤(2)具体包括以下子步骤：
(2-1)取一片体硅片作为上硅片，去除其表面所有绝缘层；
(2-2)在所述上硅片的表面制作刻蚀掩模，然后对该上硅片进行各向异性刻蚀，形成具有54.7度倾斜刻蚀面的斜孔阵列；
(2-3)完成刻蚀后，去除所述刻蚀掩模；
(2-4)对上硅片进行热氧化；
(2-5)接着，在所述斜孔内填充折射率实部低于2.44的低折射率材料；
(2-6)对所述上硅片进行抛光，使其表面光滑平整。
作为本发明的进一步优选，所述步骤(3)具体包括以下子步骤：
(3-1)将所述步骤(1)制得的下硅片与所述步骤(2)制得的上硅片进行对准键合，形成SOI初片；
(3-2)对所述SOI初片的上硅片上侧抛光减薄。
作为本发明的进一步优选，所述步骤(4)具体包括以下子步骤：
(4-1)在所述步骤(3)得到的所述SOI初片的上硅片的上侧制作刻蚀掩模，然后对该SOI初片的上硅片部分进行各向异性刻蚀，形成具有54.7度倾斜刻蚀面的斜孔阵列；
(4-2)完成刻蚀后，去除所述刻蚀掩模；
(4-3)对所述SOI初片进行热氧化；
(4-4)在所述斜孔内填充折射率实部小于2.44的低折射率材料；
(4-5)从所述SOI初片的上方进行减薄与抛光处理，使其表面光滑平整。
作为本发明的进一步优选，所述步骤(1)和所述步骤(2)中，所述体硅片的厚度为200至600微米。
本发明的技术方案，与现有技术相比，应用于三维光互连的SOI衬底，主要具有以下几个亮点：
第一个亮点是硅光通孔的芯区材料为单晶硅。相较于有机聚合物材料，单晶硅的折射率的实部更大，虚部更小，因此对光的束缚能力更强，而损耗更小。而且现有技术中在硅基SOI衬底上制作的光波导器件的芯区材料也是单晶硅，同样的材料体系可以减小模式转换造成的损耗和相互干扰。
第二个亮点是有两套微反射镜阵列。微反射镜的制造需要依赖单晶硅的各向异性刻蚀工艺，尽管目前单晶硅的各向异性刻蚀工艺已经成熟，但在传统的方案中受制备方法流程限制只能形成一套微反射镜，无法使用微反射镜形成波导器件与上方另一片SOI衬底内硅光通孔之间的耦合，因此现有技术中主要是使用光栅器件。微反射镜的耦合效率显著高于光栅的，避免了光信号的损耗和泄漏。本SOI衬底的制造过程中，通过在键合前制作一套微反射镜阵列，可实现波导器件与上方另一片SOI衬底内硅光通孔之间光信号的高效耦合。
第三个亮点是硅光通孔包层的形成采用了先热氧化再化学气相沉积的方法。硅光通孔包层中的孔洞会导致光的散射损耗，可能降低制成的芯片内不同层之间的光信号可靠性。刻蚀通孔后的侧壁表面具有一定的不平整度，热氧化工艺形成的热氧化层可以有效减小侧壁不平整度，而化学气相沉积的氧化层可以在平整度良好的深孔中实现极少孔洞甚至无孔洞的填充。本发明采用先热氧化，再化学沉积的方法，能够有效减小孔洞的数量和大小，且由于热氧化层的作用，孔洞与芯区的距离较远。此外，硅的各向异性刻蚀也会产生一定的粗糙度，也采用了热氧化的方法降低表面的粗糙度。
第四个亮点是制备工艺的兼容性。对相应制备方法而言，本发明制备方法建立在传统体硅中的CMOS工艺、先通孔工艺以及硅基光电混合集成工艺之上，相应工艺方法较为成熟。本发明的应用于三维光互连的SOI衬底具有大规模、低成本生产的潜力。虽然本衬底的制造成本较传统SOI衬底更高，但是在同种性能要求下，芯片最终的成本却较低。
附图说明
图1为本发明SOI衬底的结构示意图。
图2为本发明SOI衬底的制造流程示意图。
图3为本发明底层硅制备的结构示意图。
图4为本发明顶层硅制备的结构示意图。
图5为本发明底层硅与顶层硅键合后的SOI初片的结构示意图。
图6为本SOI衬底在三维光互连芯片中的应用示意图。
图7至图10为本SOI衬底下硅片中硅光通孔的俯视示意图。
图7为条形硅光通孔的结构示意图。
图8为圆形硅光通孔的结构示意图。
图9为一种脊形硅光通孔的结构示意图。
图10为一种脊形硅光通孔的结构示意图。
图中各附图标记的含义如下：1为上硅片(即顶层硅，也即光密介质)，2、4均为热氧化层，3、5均为折射率实部小于2.44的低折射率材料，2与3组合为上侧微反射镜的光疏介质，4与5组合为下侧微反射镜的光疏介质，9为下硅片(即底层硅)，6为芯区(所用材料与下硅片相同，可以通过保留下硅片上的部分区域直接形成)、7为热氧化层，8为化学沉积氧化层，10为底层硅上侧的热氧化层(即埋层氧化层)，11表示在芯片中传播的光信号或光能量。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，在本发明的SOI衬底中，顶层硅中包含硅片1、上侧微反射镜、下侧微反射镜，微反射镜的光密介质为衬底材料1，光疏介质为热氧化层2或4及填充的折射率实部低于2.44的低折射率材料3或5。底层硅中包含硅片9和硅光通孔，硅光通孔由原衬底材料构成的芯区6、热氧化层7与化学沉积氧化层8组成的包层组成。底层硅上侧的氧化层10构成了埋层氧化层。
如图2所示，本发明SOI衬底的制造流程包括以下步骤：
(1)使用体硅片制备有硅光通孔阵列的底层硅；
(2)使用体硅片制备有微反射镜阵列的顶层硅；
(3)实现底层硅与顶层硅的键合；
(4)在SOI初片的顶层硅内形成微反射镜阵列。
步骤(1)进一步包括以下子步骤：
(11)取一片体硅片作为底层硅，去除其表面所有绝缘层；
(12)在底层硅片上制作刻蚀掩模；
(13)对硅光通孔的包层区进行深刻蚀，形成深孔的阵列；
(14)完成深刻蚀后，去除刻蚀掩模；
(15)对底层硅片深孔的侧壁进行热氧化；
(16)在深孔阵列内填充化学沉积氧化层；
(17)在硅片表面制作氧化掩模，接着对本硅片进行热氧化；
(18)减薄与抛光，使底层硅片的上表面光滑平整。
步骤(12)可进一步包括以下步骤：
(121)在硅片上表面覆盖一层光刻胶，通过光刻和显影，形成光刻胶图形；
(122)采用电子束蒸发工艺，在有光刻胶的硅片上覆盖一层金属；
(123)将覆盖有光刻胶和金属的硅片浸泡在光刻胶的剥离液中，去除光刻胶和多余金属。
或者，步骤(12)也可进一步包括以下步骤：
(121')采用磁控溅射技术，在硅片上覆盖一层金属；
(122')在金属表面上覆盖一层光刻胶，通过光刻和显影，形成光刻胶图形；
(123')将覆盖有金属和光刻胶的硅片浸泡在相应金属的刻蚀液中，去除未被保护的金属，形成金属掩模结构；
(124')去除多余的光刻胶。
在步骤(13)中，是采用电化学腐蚀技术、激光刻蚀或基于等离子体的反应离子深刻蚀对硅片进行深刻蚀，形成贯通或未贯通的深孔。
步骤(14)进一步包括以下步骤：
(141)使用金属刻蚀液对覆盖有金属掩模的硅片进行刻蚀；
(142)对刻蚀后的硅片进行清洗，以除去金属离子和刻蚀液等杂质。
在步骤(15)中，是采用干氧或湿氧的热氧化方法在深孔侧壁生成一定厚度的氧化层。
在步骤(16)中，优选地，采用正硅酸甲酯和臭氧作为前驱物的常压化学气相沉积在所述深孔中沉积氧化层，其成分主要是二氧化硅。
在步骤(17)中，是采用干氧或湿氧的热氧化方法在硅通孔以外区域生成一定厚度的氧化层，其成分主要是二氧化硅。
在步骤(18)中，是采用化学机械抛光、机械磨削或湿法腐蚀进行减薄。
步骤(2)进一步包含以下子步骤：
(21)取另一体硅片作为顶层硅，去除其表面所有绝缘层；
(22)在顶层硅片上方制作刻蚀掩模；
(23)对顶层硅进行各向异性刻蚀，得到斜孔阵列；
(24)完成刻蚀后，去除刻蚀掩模；
(25)对顶层硅片进行热氧化；
(26)在SOI初片的斜孔内填充折射率实部低于2.44的低折射率材料；
(27)对顶层硅片进行抛光，使其表面光滑平整。
在步骤(21)中，优选地，选用<100>晶向的体硅片，体硅片的厚度可以为200至600微米。
在步骤(22)中，刻蚀掩模可以使用耐碱光刻胶、金属、二氧化硅等。
在步骤(23)中，优选地，选用使用碱性刻蚀液进行各向异性刻蚀。
在步骤(25)中，采用干氧或湿氧的热氧化方法在刻蚀斜孔的侧壁生成一定厚度的氧化层，其成分主要是二氧化硅。
在步骤(26)中，优选地，采用正硅酸甲酯和臭氧作为前驱物的常压化学气相沉积在所述斜孔中沉积氧化层，其成分主要是二氧化硅。
在步骤(27)中，是采用化学机械抛光、机械磨削或湿法腐蚀进行减薄。
步骤(3)可进一步地包含以下步骤：
(31)将顶层硅片倒置于底层硅片的上方，进行对准键合，形成SOI初片；
(32)减薄SOI初片的顶层硅厚度，并进行抛光。
步骤(4)可进一步地包含以下步骤：
(41)在SOI初片的顶层硅上方制作刻蚀掩模，
(42)对SOI初片的顶层硅进行各向异性刻蚀，得到斜孔阵列；
(43)完成刻蚀后，去除刻蚀掩模；
(44)对SOI初片进行热氧化；
(45)在SOI初片的斜孔内填充折射率实部低于2.44低折射率材料；
(46)从SOI初片的上方进行减薄与抛光。
在步骤(41)中，刻蚀掩模可以使用耐碱光刻胶、金属、二氧化硅等。
在步骤(42)中，优选地，选用使用碱性刻蚀液进行各向异性刻蚀。
在步骤(44)中，采用干氧或湿氧的热氧化方法在刻蚀斜孔的侧壁生成一定厚度的氧化层，其成分主要是二氧化硅。
在步骤(45)中，优选地，采用正硅酸甲酯和臭氧作为前驱物的常压化学气相沉积在所述深孔中沉积氧化层，其成分主要是二氧化硅。
在步骤(46)中，是采用化学机械抛光、机械磨削或湿法腐蚀进行减薄。
本发明中，微反射镜的具体结构及形成参数设置等，可以参考现有技术进行设置，如可以使用碱性刻蚀溶液，对所述顶层硅进行各向异性刻蚀形成具有54.7度倾斜刻蚀面的斜孔阵列等。关于具有54.7度倾斜刻蚀面的斜孔阵列，当硅片晶向为<100>时，54.7度是指衬底平面与倾斜刻蚀面的夹角；当硅片晶向为<110>时，54.7度是指法线与倾斜刻蚀面的夹角。关于硅光通孔的芯区和包层的形状、尺寸及位置，应当依层内的片上光波导器件的设计而定。
此外，折射率实部低于2.44的低折射率材料，可以是二氧化硅等材料。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种应用于三维光互连的SOI衬底，其特征在于，该SOI衬底包括自上而下键合相连的上硅片(1)和下硅片(9)，在所述上硅片(1)和所述下硅片(9)相键合连接的区域还具有埋层氧化层；该SOI衬底能够与其他若干个同样的SOI衬底进行堆叠形成三维器件；
对于该SOI衬底：在所述上硅片(1)内设置有两套微反射镜的阵列，在所述下硅片(9)内设置有硅光通孔的阵列；所述两套微反射镜的阵列分别位于所述上硅片(1)的上侧和下侧，其中，位于所述上硅片(1)下侧的微反射镜阵列与位于所述下硅片(9)内的硅光通孔阵列在竖直方向上一一对应，用于实现该SOI衬底的层内波导与该SOI衬底的硅光通孔的光信号连接；所述上硅片(1)上侧的微反射镜阵列用于实现该SOI衬底的层内波导与键合在其上方的三维器件中另一同样SOI衬底的硅光通孔的光信号连接。
2.如权利要求1所述应用于三维光互连的SOI衬底，其特征在于，任意一个所述微反射镜的阵列是通过向所述上硅片(1)内填充折射率实部低于2.44的低折射率材料(3，5)形成的，这些低折射率材料(3，5)通过热氧化层(2，4)与所述上硅片(1)相间隔；其中，所述热氧化层(2，4)与所述低折射率材料(3，5)组成微反射镜的光疏介质；所述上硅片(1)内的硅材料则作为微反射镜的光密介质，所述光疏介质和所述光密介质共同组成微反射镜。
3.如权利要求1所述应用于三维光互连的SOI衬底，其特征在于，所述硅光通孔阵列中的任意一个硅光通孔包括芯区(6)，以及由内至外依次包围该芯区(6)的热氧化层(7)、化学沉积氧化层(8)与热氧化层(7)，其中，所述芯区(6)所采用的材料与所述下硅片(9)中的硅材料相同。
4.如权利要求1所述应用于三维光互连的SOI衬底，其特征在于，所述埋层氧化层由位于所述下硅片(9)上侧的埋层氧化层(10)构成。
5.制备如权利要求1－4任意一项所述应用于三维光互连的SOI衬底的制备方法，其特征在于，包括以下步骤：
(1)使用体硅片制备有硅光通孔阵列的下硅片；
(2)使用体硅片制备有一套微反射镜阵列的上硅片；
(3)将所述步骤(1)制得的下硅片与所述步骤(2)制得的上硅片键合，形成上硅片与下硅片自上而下相连的SOI初片；键合后，所述微反射镜阵列位于所述上硅片部分的下侧，并且该微反射镜阵列与位于所述下硅片内的硅光通孔阵列在竖直方向上一一对应；
(4)在所述步骤(3)得到的所述SOI初片的上硅片部分的上侧形成另一套微反射镜阵列，由此得到应用于三维光互连的SOI衬底。
6.如权利要求5所述制备方法，其特征在于，所述步骤(1)具体包括以下子步骤：
(1-1)取一片体硅片作为下硅片，去除其表面所有绝缘层；
(1-2)在所述下硅片上制作刻蚀掩模，然后进行深刻蚀得到深孔的阵列；该深孔阵列中，任意一个深孔围绕着一个芯区；
(1-3)完成刻蚀后，去除所述刻蚀掩模；
(1-4)对所述深孔阵列的侧壁先进行热氧化，然后再填充化学沉积的氧化层，形成硅光通孔阵列；其中任意一个硅光通孔包括芯区，以及包围该芯区且由内至外依次分布的热氧化层、化学沉积氧化层与热氧化层的三层包层结构；
(1-5)对所述下硅片的上侧制作氧化掩膜，然后进行热氧化，使得所述下硅片的上侧形成热氧化层；
(1-6)减薄与抛光处理，使得上表面光滑平整。
7.如权利要求5所述制备方法，其特征在于，所述步骤(2)具体包括以下子步骤：
(2-1)取一片体硅片作为上硅片，去除其表面所有绝缘层；
(2-2)在所述上硅片的表面制作刻蚀掩模，然后对该上硅片进行各向异性刻蚀，形成具有54.7度倾斜刻蚀面的斜孔阵列；
(2-3)完成刻蚀后，去除所述刻蚀掩模；
(2-4)对上硅片进行热氧化；
(2-5)接着，在所述斜孔内填充折射率实部低于2.44的低折射率材料；
(2-6)对所述上硅片进行抛光，使其表面光滑平整。
8.如权利要求5所述制备方法，其特征在于，所述步骤(3)具体包括以下子步骤：
(3-1)将所述步骤(1)制得的下硅片与所述步骤(2)制得的上硅片进行对准键合，形成SOI初片；
(3-2)对所述SOI初片的上硅片上侧抛光减薄。
9.如权利要求5所述制备方法，其特征在于，所述步骤(4)具体包括以下子步骤：
(4-1)在所述步骤(3)得到的所述SOI初片的上硅片的上侧制作刻蚀掩模，然后对该SOI初片的上硅片部分进行各向异性刻蚀，形成具有54.7度倾斜刻蚀面的斜孔阵列；
(4-2)完成刻蚀后，去除所述刻蚀掩模；
(4-3)对所述SOI初片进行热氧化；
(4-4)在所述斜孔内填充折射率实部小于2.44的低折射率材料；
(4-5)从所述SOI初片的上方进行减薄与抛光处理，使其表面光滑平整。
10.如权利要求5-9任意一项所述制备方法，其特征在于，所述步骤(1)和所述步骤(2)中，所述体硅片的厚度为200至600微米。
CN201910941546.XA 2019-09-30 2019-09-30 一种应用于三维光互连的soi衬底及其制备方法 Expired - Fee Related CN110687630B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910941546.XA CN110687630B (zh) 2019-09-30 2019-09-30 一种应用于三维光互连的soi衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910941546.XA CN110687630B (zh) 2019-09-30 2019-09-30 一种应用于三维光互连的soi衬底及其制备方法

Publications (2)

Publication Number Publication Date
CN110687630A CN110687630A (zh) 2020-01-14
CN110687630B true CN110687630B (zh) 2020-07-28

Family

ID=69111291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910941546.XA Expired - Fee Related CN110687630B (zh) 2019-09-30 2019-09-30 一种应用于三维光互连的soi衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN110687630B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731831B2 (en) * 2002-02-27 2004-05-04 Xiang Zheng Tu Optical switch array assembly for DNA probe synthesis and detection
JP3666463B2 (ja) * 2002-03-13 2005-06-29 日本電気株式会社 光導波路デバイスおよび光導波路デバイスの製造方法
CN1222792C (zh) * 2003-10-14 2005-10-12 武汉光迅科技有限责任公司 一种三维光波导及其制作方法
CN101034186A (zh) * 2007-04-17 2007-09-12 浙江大学 一种三维多层垂直耦合光互连结构及其软光刻的制作方法
CN102495445A (zh) * 2011-12-15 2012-06-13 中国科学院微电子研究所 一种光学垂直互连结构及其互连方法
CN103754817B (zh) * 2014-01-28 2015-10-28 华进半导体封装先导技术研发中心有限公司 三维垂直互连硅基光电同传器件及其制作方法
CN106371169A (zh) * 2016-10-19 2017-02-01 河南仕佳光子科技股份有限公司 多模波导90 °转向阵列芯片

Also Published As

Publication number Publication date
CN110687630A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
JP5357131B2 (ja) Ｃｍｏｓ適合の集積型誘電体光導波路カプラ及び製造装置
CN110459464B (zh) 一种厚膜氮化硅的区域挖槽制备方法
JP2016009151A (ja) 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
CN102323646B (zh) 光栅耦合器及其制作方法
CN102593138B (zh) 一种cmos图像传感器及cmos图像传感器的制造方法
KR20110096275A (ko) 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
CN105336795B (zh) 一种基于光栅接口的光子芯片封装结构及其制作方法
WO2018130285A1 (en) Apparatus and method for coupling light
CN203855403U (zh) 一种硅基光互连器件
CN103787264B (zh) 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件
CN103787268A (zh) 一种高速宽带硅光转接板的制造方法及硅基光互连器件
CN102903670A (zh) 低成本tsv立体集成工艺方法
CN114296182B (zh) 一种基于硅基光波导的三维光交叉器及其制备方法
CN112285827A (zh) 一种多层硅光子器件的制备方法
CN112630901A (zh) 硅光芯片背入射光栅耦合结构及其制作方法
KR20190056955A (ko) 수직형 광 비아 및 그 제조방법
CN114400236A (zh) 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法
CN111239900B (zh) 基于晶圆键合形成SiO2波导实现模斑转换的方法及模斑转换器
CN112946824A (zh) 一种基于硅基光波导的三维模式分离/复用器及其制备方法
CN110687630B (zh) 一种应用于三维光互连的soi衬底及其制备方法
WO2021232643A1 (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN109411496A (zh) 半导体器件及其形成方法
CN111077607B (zh) 硅基光波导器件的制造方法
CN203871322U (zh) 一种应用于高速宽带光互连的硅通孔器件
CN110068894B (zh) 基于cmos后工艺实现的三维光电集成光栅耦合器及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200728

Termination date: 20210930