CN110676269A - 阵列基板以及显示母板 - Google Patents

阵列基板以及显示母板 Download PDF

Info

Publication number
CN110676269A
CN110676269A CN201910974098.3A CN201910974098A CN110676269A CN 110676269 A CN110676269 A CN 110676269A CN 201910974098 A CN201910974098 A CN 201910974098A CN 110676269 A CN110676269 A CN 110676269A
Authority
CN
China
Prior art keywords
polar plate
insulating medium
array substrate
area
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910974098.3A
Other languages
English (en)
Other versions
CN110676269B (zh
Inventor
胥真奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201910974098.3A priority Critical patent/CN110676269B/zh
Publication of CN110676269A publication Critical patent/CN110676269A/zh
Application granted granted Critical
Publication of CN110676269B publication Critical patent/CN110676269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及一种阵列基板以及显示母板。阵列基板设有存储电容电路。阵列基板具有第一区域以及第二区域，第二区域位于阵列基板的边缘，且包围第一区域。存储电容电路包括第一电容电路与第二电容电路，第一电容电路包括多个第一存储电容且位于第一区域，第二电容电路包括多个第二存储电容且位于第二区域，第一存储电容的电容量大于第二存储电容的电容量。本申请可以对位于第二区域的显示亮度较低的各子像素进行补偿，使其亮度与位于第一区域内的各子像素的亮度一致，进而提高显示品质。

Description

阵列基板以及显示母板
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板以及显示母板。
背景技术
随着显示技术的发展，出现了各种显示面板，例如有机发光显示面板。在显示面板的生产过程中，其通常是在一个大的显示母板(可切割成多个显示面板的母板)上进行切割后形成的。而显示母板通常是形成在一个大的阵列基板(即在一个大的衬底基板上形成驱动电路后的基板)上。
由于受到生产制程(例如等离子体增强化学的气相沉积法(PECVD)成膜膜质不均)的影响，形成于显示母板边缘区域的显示面板(在靠近显示母板侧边的部分)容易在低灰阶时出现亮度发暗现象，从而影响显示品质。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高亮度均匀性的阵列基板以及显示母板。
一种阵列基板，设有存储电容电路，
所述阵列基板具有第一区域以及第二区域，所述第二区域位于所述阵列基板的边缘，且包围所述第一区域；
所述存储电容电路包括第一电容电路与第二电容电路，所述第一电容电路包括多个第一存储电容且位于所述第一区域，所述第二电容电路包括多个第二存储电容且位于所述第二区域，所述第一存储电容的电容量大于所述第二存储电容的电容量。
在其中一个实施例中，
所述第一存储电容包括第一极板、第二极板以及第一绝缘介质，所述第一极板与所述第二极板相对设置，所述第一绝缘介质位于所述第一极板与所述第二极板之间；
所述第二存储电容包括第三极板、第四极板以及第二绝缘介质，所述第三极板与所述第四极板相对设置，所述第二绝缘介质位于所述第三极板与所述第四极板之间；
所述第二绝缘介质的厚度大于所述第一绝缘介质的厚度。
在其中一个实施例中，所述阵列基板包括电容介质层，所述电容介质层的位于所述第一区域内的部分为第一介质部，所述第一介质部包括所述第一绝缘介质，所述电容介质层的第二介质部于所述第二区域内的部分为第二介质部，所述第二介质部包括所述第二绝缘介质，所述第二介质部的厚度大于所述第一介质部的厚度。
在其中一个实施例中，所述第一介质部与所述第二介质部材料相同。
在其中一个实施例中，所述第一介质部与所述第二介质部同步形成。
在其中一个实施例中，所述第二绝缘介质的厚度比所述第一绝缘介质的厚度大10nm-20nm。
在其中一个实施例中，
所述第一存储电容包括第一极板、第二极板以及第一绝缘介质，所述第一极板与所述第二极板相对设置，所述第一绝缘介质位于所述第一极板与所述第二极板之间；
所述第二存储电容包括第三极板、第四极板以及第二绝缘介质，所述第三极板与所述第四极板相对设置，所述第二绝缘介质位于所述第三极板与所述第四极板之间；
所述第二绝缘介质的介电常数小于所述第一绝缘介质的介电常数。
在其中一个实施例中，
所述第一存储电容包括第一极板、第二极板以及第一绝缘介质，所述第一极板与所述第二极板相对设置，所述第一绝缘介质位于所述第一极板与所述第二极板之间；
所述第二存储电容包括第三极板、第四极板以及第二绝缘介质，所述第三极板与所述第四极板相对设置，所述第二绝缘介质位于所述第三极板与所述第四极板之间；
所述第一极板与所述第二极板的正对面积为S1，所述第三极板与所述第四极板的正对面积为S2，S2<S1。
在其中一个实施例中，所述第二区域在阵列基板中的空间占比为1％-20％。
一种显示母板，包括上述任一项所述的阵列基板。
上述阵列基板，位于边缘的第二区域内的第二存储电容的电容量相对较小，因此其充电完成较快。所以，相对于第一存储电容，第二存储电容可以尽快为相应的驱动晶体管的栅极提供数据信号，进而使得位于第二区域内的各子像素的像素电极得以充电充分。因此，本申请可以对位于第二区域的显示亮度较低的各子像素进行补偿，使其亮度与位于第一区域内的各子像素的亮度一致，进而提高显示品质。
附图说明
图1为现有技术中的阵列基板局部剖面示意图；
图2为现有技术中的2T1C电路示意图；
图3为一个实施例中阵列基板模块示意图；
图4为一个实施例中阵列基板的局部剖面示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请提供的阵列基板以及显示母板，可应用于制作形成有机发光显示面板，也可以应用于制作形成其他类型的显示面板，本申请对此没有限制。
显示面板具有多种颜色的多个子像素，例如红色子像素R、绿色子像素G以及蓝色子像素B，且通过各子像素进行画面显示。显示面板通常都是在一个大的显示母板(可切割成多个显示面板的母板)上进行切割后形成的。而显示母板通常是形成在一个大的阵列基板(即在一个大的衬底基板上形成驱动电路后的基板)上。由于受到生产制程的影响，例如PECVD成膜时膜质不均，导致阵列基板的边缘薄膜晶体管的阈值电压Vth受到影响，进而使得形成于显示母板边缘的显示面板(在靠近显示母板侧边的部分)容易在低灰阶时出现亮度发暗现象，从而影响显示品质。
阵列基板包括存储电容电路。存储电容电路包括多个存储电容。从显示母板上切割下来的各显示面板，其每个子像素均对应一个存储电容。
显示面板的画面显示是逐帧进行的。在一帧画面内，扫描信号逐行打开各行子像素，使得相应行子像素的像素电极被充电而发光，同时相应行子像素的存储电容也被充电。存储电容用于扫描信号扫描过后维持对子像素的充电，进而维持各子像素在一帧内持续发光，直到下一帧的扫描来临。
以下以应用于有机发光显示面板的阵列以及显示母板为例进行说明。
参考图1，阵列基板10可以是在衬底基板11上依次形成缓冲层12、有源层13、栅绝缘层14、第一导电层15、电容介质层16、第二导电层17、层间绝缘层18、第三导电层19以及平坦化层PLN等，进而形成的。之后再在阵列基板10上形成有机发光器件，进而形成显示母板。具体可以在平坦化层PLN上依次形成像素电极(阳极)、有机发光层、阴极等。
从显示母板上切割下来的各显示面板，其每个子像素均具有一个像素电极，各子像素可以共用阴极。有机发光层可以包括空穴注入层、空穴传输层、发光材料层、电子传输层以及电子注入层等。
第一导电层15、第二导电层17以及第三导电层19的材料可以为金属等导电类的材料。其中，第一导电层15包括薄膜晶体管的栅极G以及存储电容的一个极板P1。第二导电层17包括存储电容的另一极板P2。第三导电层19包括薄膜晶体管的源极S以及漏极D。
参考图2，当显示面板的驱动电路为2T1C电路时，薄膜晶体管包括开关晶体管与驱动晶体管。扫描信号经过扫描线传输至开关晶体管的栅极，进而打开开关晶体管，数据信号经过数据线传输至开关晶体管的源极。同时，开关晶体管的漏极连接驱动晶体管的栅极以及存储电容的其中一个极板。并且，存储电容的另一极板连接电源线，进而接收电源信号。驱动晶体管的源极也连接电源线，进而接收电源信号。驱动晶体管的漏极连接各子像素的像素电极(阳极)。
驱动晶体管在扫描信号打开开关晶体管时，在数据信号的作用下，驱动晶体管的栅极打开，进而使得电源信号可以经过驱动晶体管的漏极而传输至像素电极。与此同时，存储电容的极板进行充电，且在充电完成时与开关晶体管的漏极一起为驱动晶体管的栅极提供数据信号而打开驱动晶体管。
在一帧时间内，扫描信号扫描过后，存储电容两端电压维持不变，进而继续打开驱动晶体管，使得驱动晶体管的漏极持续为像素电极充电，进而维持各子像素在一帧内持续发光，直到下一帧的扫描来临。
这里列举的薄膜晶体管为顶栅结构的薄膜晶体管。实际应用时，薄膜晶体管也可以为底栅结构的薄膜晶体管。或者阵列基板的其他部分的具体结构也可以与此不同。例如，存储电容的第二极板也可以不位于第二导电层17。其可以在沉积有源层13的时候，在与第一极板P1相对的位置也沉积上有源层材料，然后通过重掺杂而形成导电的第二极板P2。或者，阵列基板的驱动电路也可以不为2T1C电路，本申请对此均没有限制。
在一个实施例中，提供一种显示母板，包括阵列基板10。参考图3，阵列基板10具有第一区域A1以及第二区域A2。第二区域A2位于阵列基板10的边缘且包围第一区域A1。第二区域A2在阵列基板10中的空间占比可以根据实际器件的不同而设置，例如该占比可以为1％至20％，具体地，该占比例如可以为5％、10％、15％等。
阵列基板10包括存储电容电路。存储电容电路包括第一电容电路110与第二电容电路120。第一电容电路110位于第一区域A1，第二电容电路120位于第二区域A2。第一电容电路110包括多个第一存储电容111，第二电容电容120包括多个第二存储电容121。第一存储电容111的电容量大于第二存储电容121的电容量。
即在本实施例阵列基板中，位于边缘的第二区域A2内的第二存储电容121的电容量相对较小，因此其充电完成较快。所以，相对于第一存储电容111，第二存储电容121可以尽快为相应的驱动晶体管的栅极提供数据信号，进而使得位于第二区域A2内的各子像素的像素电极得以充电充分。因此，本申请可以对位于第二区域A2的显示亮度较低的各子像素进行补偿，使其亮度与位于第一区域A1内的各子像素的亮度一致，进而提高显示品质。
在一个实施例中，参考图4，第一存储电容111具体包括第一极板1111、第二极板1112以及第一绝缘介质1113。第一极板1111与第二极板1112相对设置。第一绝缘介质1113位于第一极板1111与第二极板1112之间。
第二存储电容121具体包括第三极板1211、第四极板1212以及第二绝缘介质1213。第三极板1211与第四极板1212相对设置。第二绝缘介质1213位于第三极板1211与第四极板1212之间。
同时，第二绝缘介质1213的厚度大于第一绝缘介质1113的厚度，进而通过存储电容的绝缘介质的厚度而简便的控制电容量。具体地，可以设置第二绝缘介质1213的厚度比第一绝缘介质1113的厚度大10纳米至20纳米。当然，也可以根据实际需求设置第二绝缘介质1213与第一绝缘介质1113的具体厚度，本申请对此没有限制。
在其他实施例中，也可以设置第二绝缘介质1213的介电常数小于第一绝缘介质1113的介电常数，进而通过存储电容的绝缘介质的介电常数而控制电容量。
或者，也可以第一极板1111与第二极板1112的正对面积为S1，第三极板1211与第四极板1212的正对面积为S2，S2<S1，进而通过存储电容的极板正对面积来控制电容量。
当然，也可以同时通过绝缘介质的厚度、绝缘介质的介电常数以及极板正对面积，或者通过其中的任意两者来控制电容量，本申请对此并没有限制。
在一个实施例中，继续参考图4，阵列基板10包括电容介质层16。电容介质层16的材料可以为SiNx等。电容介质层16的位于第一区域A1内的部分为第一介质部161。同时，第一存储电容111位于第一区域A1，所以第一存储电容111的第一绝缘介质1113为部分第一介质部161。
电容介质层16的位于第二区域A2内的部分为第二介质部162。同时，第二存储电容121位于第二区域A2，所以第二存储电容121的第二绝缘介质1213为部分第二介质部162。
同时，本实施例设置第二介质部162的厚度为大于第一介质部161的厚度。此时，电容介质层16的整体结构比较简单，便于加工，可以方便地使得第二绝缘介质1213的厚度大于第一绝缘介质1113的厚度。
当然，在其他实施例中，对第二介质部162的厚度是否整体上比第一介质部161的厚度大并没有限制。
在一个实施例中，第一介质部161的材料与第二介质部162的材料相同。此时，第一存储电容111与第二存储电容121的介电常数相同。因此，第一存储电容111的电容量与第二存储电容121的电容量设计时不需要考虑介电常数的影响，进而便于设计。
进一步地，本实施例还可以设置第一介质部161与第二介质部162同步形成。此时，可以有效减少工艺步骤。
例如，可以通过PECVD方法，调整成膜工艺(成膜气体比例、成膜功率、上下极板间距、气压等)而改变膜厚分布(增加边缘膜厚)，进而同步形成较薄的第一介质部161与较厚的第二介质部162，进而形成电容介质层16。
具体地，可以相对于PECVD成均匀平整膜层的条件而言，降低成膜功率(具体可以设置为4000W-10000W)、降低上下极板间距(具体可以设置为600mil-1500mil)、增加气压(具体可以设置为600mTorr-2000mTorr)等，使得成膜气体反应时的等离子体(plasma)往边缘第二区域A2移动，进而使得形成的电容介质层16在第二区域A2内的部分(即第二介质部162)的厚度大于电容介质层16在第一区域A1内的部分(即第二介质部161)的厚度。
当然，在本实施例中，厚度不同的第一介质部161与第二介质部162也可以通过其他方式实现。例如，首先沉积一层厚度均匀的电容介质部16的材料层，然后再将该材料层位于中央的部分刻蚀掉，形成第一介质部161，边缘未进行刻蚀的部分即为第二介质部162。
或者，在本申请实施例中，也可以设置第一介质部161与第二介质部162为不同的材料。此时，可以配合相应地掩膜搬，两次沉积分别形成第一介质部161与第二介质部162。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，设有存储电容电路，其特征在于：
所述阵列基板具有第一区域以及第二区域，所述第二区域位于所述阵列基板的边缘，且包围所述第一区域；
所述存储电容电路包括第一电容电路与第二电容电路，所述第一电容电路包括多个第一存储电容且位于所述第一区域，所述第二电容电路包括多个第二存储电容且位于所述第二区域，所述第一存储电容的电容量大于所述第二存储电容的电容量。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一存储电容包括第一极板、第二极板以及第一绝缘介质，所述第一极板与所述第二极板相对设置，所述第一绝缘介质位于所述第一极板与所述第二极板之间；
所述第二存储电容包括第三极板、第四极板以及第二绝缘介质，所述第三极板与所述第四极板相对设置，所述第二绝缘介质位于所述第三极板与所述第四极板之间；
所述第二绝缘介质的厚度大于所述第一绝缘介质的厚度。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括电容介质层，所述电容介质层的位于所述第一区域内的部分为第一介质部，所述第一介质部包括所述第一绝缘介质，所述电容介质层位于所述第二区域内的部分为第二介质部，所述第二介质部包括所述第二绝缘介质，所述第二介质部的厚度大于所述第一介质部的厚度。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一介质部与所述第二介质部材料相同。
5.根据权利要求3或4所述的阵列基板，其特征在于，所述第一介质部与所述第二介质部同步形成。
6.根据权利要求2所述的阵列基板，其特征在于，所述第二绝缘介质的厚度比所述第一绝缘介质的厚度大10纳米至-20纳米。
7.根据权利要求1所述的阵列基板，其特征在于，
所述第一存储电容包括第一极板、第二极板以及第一绝缘介质，所述第一极板与所述第二极板相对设置，所述第一绝缘介质位于所述第一极板与所述第二极板之间；
所述第二存储电容包括第三极板、第四极板以及第二绝缘介质，所述第三极板与所述第四极板相对设置，所述第二绝缘介质位于所述第三极板与所述第四极板之间；
所述第二绝缘介质的介电常数小于所述第一绝缘介质的介电常数。
8.根据权利要求1所述的阵列基板，其特征在于，
所述第一存储电容包括第一极板、第二极板以及第一绝缘介质，所述第一极板与所述第二极板相对设置，所述第一绝缘介质位于所述第一极板与所述第二极板之间；
所述第二存储电容包括第三极板、第四极板以及第二绝缘介质，所述第三极板与所述第四极板相对设置，所述第二绝缘介质位于所述第三极板与所述第四极板之间；
所述第一极板与所述第二极板的正对面积为S1，所述第三极板与所述第四极板的正对面积为S2，S2<S1。
9.根据权利要求1所述的阵列基板，其特征在于，所述第二区域在阵列基板中的空间占比为1％至20％。
10.一种显示母板，其特征在于，包括权利要求1至9任一项所述的阵列基板。
CN201910974098.3A 2019-10-14 2019-10-14 阵列基板以及显示母板 Active CN110676269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910974098.3A CN110676269B (zh) 2019-10-14 2019-10-14 阵列基板以及显示母板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910974098.3A CN110676269B (zh) 2019-10-14 2019-10-14 阵列基板以及显示母板

Publications (2)

Publication Number Publication Date
CN110676269A true CN110676269A (zh) 2020-01-10
CN110676269B CN110676269B (zh) 2022-03-22

Family

ID=69082213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910974098.3A Active CN110676269B (zh) 2019-10-14 2019-10-14 阵列基板以及显示母板

Country Status (1)

Country Link
CN (1) CN110676269B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466254A (zh) * 2020-12-17 2021-03-09 上海天马有机发光显示技术有限公司 显示面板及显示控制方法、容量的确定方法及显示装置
CN113471216A (zh) * 2021-06-16 2021-10-01 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681659A (zh) * 2013-11-25 2014-03-26 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN103676385A (zh) * 2013-12-27 2014-03-26 深圳市华星光电技术有限公司 像素结构
US20140299875A1 (en) * 2005-09-16 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
US20160149044A1 (en) * 2014-11-21 2016-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN106125436A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 一种阵列基板、显示面板及制作方法
CN108269529A (zh) * 2018-02-24 2018-07-10 武汉华星光电半导体显示技术有限公司 一种改善amoled面板显示亮度不均的方法及amoled面板
CN109994072A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 有机发光二极管显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140299875A1 (en) * 2005-09-16 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
CN103681659A (zh) * 2013-11-25 2014-03-26 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN103676385A (zh) * 2013-12-27 2014-03-26 深圳市华星光电技术有限公司 像素结构
US20160149044A1 (en) * 2014-11-21 2016-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN106125436A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 一种阵列基板、显示面板及制作方法
CN109994072A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 有机发光二极管显示装置
CN108269529A (zh) * 2018-02-24 2018-07-10 武汉华星光电半导体显示技术有限公司 一种改善amoled面板显示亮度不均的方法及amoled面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466254A (zh) * 2020-12-17 2021-03-09 上海天马有机发光显示技术有限公司 显示面板及显示控制方法、容量的确定方法及显示装置
CN113471216A (zh) * 2021-06-16 2021-10-01 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN110676269B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
US10504973B2 (en) OLED display panel and manufacturing method and display device thereof
US10615231B2 (en) Organic light emitting diode substrate, method for manufacturing the same, and display panel
CN104091818B (zh) 一种有机发光显示面板、装置及其制造方法
GB2414113A (en) Active matrix OLED device
CN103681773A (zh) 一种有机电致发光显示器件、其制备方法及显示装置
KR20000047779A (ko) 컬러 ｅｌ 표시 장치
CN107994117B (zh) 制备oled显示器件的方法、oled显示器件和oled显示设备
US9679953B2 (en) WOLED back panel and method of manufacturing the same
US7741760B2 (en) Display apparatus
CN108573998B (zh) 显示面板及制造方法、显示装置
JPWO2013069041A1 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示装置
CN110676269B (zh) 阵列基板以及显示母板
CN109148480B (zh) 阵列基板
EP3469640B1 (en) Display substrate, display apparatus, and fabricating method thereof
CN112700748B (zh) 一种显示面板及其控制方法、显示装置
US20230411411A1 (en) Pixel circuit having a dual gate transistor with voltage stabilization and, manufacturing method thereof
US11895890B2 (en) Display substrate and display apparatus
US20170194355A1 (en) Array Substrate and Method Of Manufacturing the Same, Display Panel, and Display Device
JPWO2013069233A1 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示装置
WO2018188153A1 (zh) Woled显示装置
CN104393026A (zh) Oled显示基板及其制作方法、显示装置
CN110718572A (zh) 一种有机电致发光显示基板及其制备方法和显示装置
CN108400153B (zh) 一种oled基板及其制备方法、显示装置
CN101650917B (zh) 显示装置
CN111799385A (zh) 有机发光二极管器件及其制备方法、显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant