CN110647445A - 一种显示芯片数据传输链路状态的装置 - Google Patents

一种显示芯片数据传输链路状态的装置 Download PDF

Info

Publication number
CN110647445A
CN110647445A CN201910866058.7A CN201910866058A CN110647445A CN 110647445 A CN110647445 A CN 110647445A CN 201910866058 A CN201910866058 A CN 201910866058A CN 110647445 A CN110647445 A CN 110647445A
Authority
CN
China
Prior art keywords
data transmission
light
chip
bmc
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910866058.7A
Other languages
English (en)
Other versions
CN110647445B (zh
Inventor
戴金锐
孔祥涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910866058.7A priority Critical patent/CN110647445B/zh
Publication of CN110647445A publication Critical patent/CN110647445A/zh
Application granted granted Critical
Publication of CN110647445B publication Critical patent/CN110647445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示芯片数据传输链路状态的装置，所述装置包括：BMC和其外接n1个第一可发光电路和一个第二可发光电路：BMC的n1个GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；BMC除所述n1个GPIO外的另一个GPIO连接第二发光电路；BMC用于通过与所述芯片连接的管脚从芯片读取m1种数据传输速率和m2种数据传输通道；以及驱动n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及驱动另一个GPIO上的电平以实现用第二发光电路的亮灭状态显示m2种数据传输通道。本申请能够在不影响服务器正常工作，不通过专有工具的情况下，快速获知芯片数据传输链路状态。

Description

一种显示芯片数据传输链路状态的装置
技术领域
本文涉及芯片工作状态检测技术，尤指一种显示芯片数据传输链路状态的装置。
背景技术
随着人工智能(Artificial Intelligence，AI)、高性能计算(PerformanceComputing，HPC)、大数据等应用领域的飞速发展，对于计算性能的要求也越来越高，传统的CPU服务器难以满足新业务的性能需求，采用CPU、图形处理器(Graphics ProcessingUnit，GPU)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、专用集成电路(Application Specific Integrated Circuit，ASIC)等处理器组合而成的异构计算模式来进行数据训练或推理，逐渐成为主流。
带有CPU(X86)的通用计算模块与异构计算模块的互联通常采用高速串行计算机扩展总线PCIe。在异构计算服务器架构中，重定时器Retimer通常作为通用计算模块与异构计算模块之间互联的桥梁，在PCIe信号的稳定传输中起着重要的作用。如图1所示，通常情况下，通用计算模块上的CPU与异构计算模块上的设备Device经过Retimer互联，Retimer通过I2C读取电可擦只读存储器EEPROM中的配置文件来对自身寄存器进行配置，从而使PCIe信号传输质量达到最优。
在实际应用中，通用计算模块和异构计算模块通常需要使用线缆来进行跨机箱、跨板卡互联。这种连接方式也存在着造成PCIe链路不稳定的风险。因此我们需要知道经过Retimer的PCIe信号的传输状态，从而及时判断问题原因，以及导入处理策略。
在不影响服务器正常业务开展的情况下，可以通过Retimer芯片专有的上位机软件和I2C转USB工具Aardvark来获取经过Retimer的PCIe信号传输状态。如图2所示，Retimer有两个I2C接口，一个是主Master I2C，用来连接烧录了Retimer配置文件的EEPROM，此时Retimer作为一个Master通过I2C读取EEPROM的配置文件；另一个是从Slave I2C，连接调试插针，用于通过上位机软件和I2C转USB工具Aardvark来对Retimer寄存器进行读取调试，此时Retimer作为一个Slave被上位机软件进行寄存器的读写操作。
上述方案虽然不会影响服务器正常作业，但是存在两个缺点：
1，需要打开机箱找到Retimer预留的debug Header，这可能会对正在工作的服务器造成风险；
2，需要专用的I2C转USB适配器，如果没有这个工具可能导致无法查看。
发明内容
本申请提供了一种显示芯片数据传输链路状态的装置，能够在不影响服务器正常工作，不通过专有工具的情况下，快速获知芯片数据传输链路状态。
本申请提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器BMC和其外接n1个第一可发光电路和一个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；
所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。
在一示例性实施例中，所述BMC用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道，包括：
驱动所述另一个GPIO输出不同占空比的脉宽调制PWM信号控制所述第二发光电路显示不同亮灭状态以显示m2种数据传输通道。
在一示例性实施例中，所述芯片为重定时器Retimer芯片；
所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；
所述数据传输通道为PCIe传输通道。
本申请还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器BMC和其外接的n1个第一可发光电路和一个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m2≤2n1，且n1小于或等于m2；
所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m2种数据传输通道；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率。
在一示例性实施例中，所述BMC用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率，包括：
驱动所述另一个GPIO输出不同占空比的脉宽调制PWM信号控制所述第二发光电路显示不同亮灭状态以显示m1种数据传输速率。
在一示例性实施例中，所述芯片为重定时器Retimer芯片；
所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；
所述数据传输通道为PCIe传输通道。
本申请还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器BMC和其外接的n1个第一可发光电路和n2个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；
所述BMC除所述n1个GPIO外的另n2个GPIO连接n2个第二发光电路，m2≤2n2，且n2小于或等于m2；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述n2个GPIO上的电平以实现用n2个第二发光电路的亮灭状态显示m2种数据传输通道。
在一示例性实施例中，所述芯片为重定时器Retimer芯片；
所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；
所述数据传输通道为PCIe传输通道。
与相关技术相比，本申请包括：底板管理控制器BMC和其外接n1个第一可发光电路和一个第二可发光电路：所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。本申请能够在不影响服务器正常工作，不通过专有工具的情况下，快速获知芯片数据传输链路状态。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为相关技术中通用计算模块与异构计算模块经过Retimer互联的示意图；
图2为相关技术中通过Retimer芯片专有的上位机软件和I2C转USB工具Aardvark获取经过Retimer的PCIe信号传输状态的示意图；
图3为本申请实施例提供的显示重定时器Retimer芯片PCIe传输链路状态的装置示意图
图4为本申请实施例提供的另一种显示重定时器Retimer芯片PCIe传输链路状态的装置示意图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
本申请实施例提供了一种显示芯片数据传输链路状态的装置，所述装置包括：
底板管理控制器BMC和其外接n1个第一可发光电路和一个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；
所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率speed和m2种数据传输通道width；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。
在一示例性实施例中，所述BMC用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道，包括：
驱动所述另一个GPIO输出不同占空比的脉宽调制PWM信号控制所述第二发光电路显示不同亮灭状态以显示m2种数据传输通道。
上述芯片可为重定时器Retimer芯片；所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；所述数据传输通道为PCIe传输通道。
图3给出了一种显示重定时器Retimer芯片PCIe传输链路状态的装置示意图。图3中Retimer的上行端口与Host相连，下行端口与Device相连，用来传输PCIe信号。Retimer的Master_I2C接口连接EEPROM上，用来读取Retimer的配置文件。BMC通过与所述Retimer连接的管脚从Retimer的Slave_I2C接口读取Retimer中Link speed和Link width这两个寄存器中的数据。
目前PCIe传输速率有2.5GB/s、5GB/s、8GB/s、16GB/s四种；PCIe传输通道数，有x1,x4,x8,x16四种。
BMC的GPIO1、GPIO2、GPIO3、GPIO4分别连接4个二极管发光电路LED1、LED2、LED3和LED4，通过驱动GPIO1、GPIO2、GPIO3、GPIO4上的电平以实现用LED1、LED2、LED3和LED4的亮灭状态显示4种数据传输速率；BMC的GPIO5连接二级发光管LED5，通过驱动GPIO5上的电平以实现用LED5的亮灭状态显示4种数据传输通道。
表1为4种数据传输速率与GPIO1、GPIO2、GPIO3、GPIO4上的电平的对应关系。
Speed GPIO1 GPIO2 GPIO3 GPIO4
2.5GB/s 0 1 1 1
5GB/s 1 0 1 1
8GB/s 1 1 0 1
16GB/s 1 1 1 0
表1
此时LED1、LED2、LED3、LED4的亮灭状态如表2所示。
Speed LED1 LED2 LED3 LED4
2.5GB/s 亮 灭 灭 灭
5GB/s 灭 亮 灭 灭
8GB/s 灭 灭 亮 灭
16GB/s 灭 灭 灭 亮
表2
表3为4种数据传输通道、GPIO5上的电平、LED5的对应关系。
width PWM LED5
x1 0 不亮
x4 50％ 亮-灭-亮
x8 75％ 长亮-灭-长亮
x16 100％ 一直长亮
表3
本申请实施例还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器BMC和其外接的n1个第一可发光电路和一个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m2≤2n1，且n1小于或等于m2；
所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m2种数据传输通道；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率。
在一示例性实施例中，所述BMC用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率，包括：
驱动所述另一个GPIO输出不同占空比的脉宽调制PWM信号控制所述第二发光电路显示不同亮灭状态以显示m1种数据传输速率。
上述芯片可为重定时器Retimer芯片；所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；所述数据传输通道为PCIe传输通道。
同样以图3示出的显示重定时器Retimer芯片PCIe传输链路状态的装置为例，本实施例中BMC的GPIO1、GPIO2、GPIO3、GPIO4分别连接4个二极管发光电路LED1、LED2、LED3和LED4，通过驱动GPIO1、GPIO2、GPIO3、GPIO4上的电平以实现用LED1、LED2、LED3和LED4的亮灭状态显示4种数据传输通道；BMC的GPIO5连接二级发光管LED5，通过驱动GPIO5上的电平以实现用LED5的亮灭状态显示4种数据传输速率。
表4为4种数据传输通道与GPIO1、GPIO2、GPIO3、GPIO4上的电平的对应关系。
width GPIO1 GPIO2 GPIO3 GPIO4
x1 0 1 1 1
x4 1 0 1 1
x8 1 1 0 1
x16 1 1 1 0
表4
此时LED1、LED2、LED3、LED4的亮灭状态如表5所示。
width LED1 LED2 LED3 LED4
x1 亮 灭 灭 灭
x4 灭 亮 灭 灭
x8 灭 灭 亮 灭
x16 灭 灭 灭 亮
表5
表6为4种数据传输速率、GPIO5上的电平、LED5的对应关系。
Figure BDA0002201304290000091
Figure BDA0002201304290000101
表6
本发明实施例还提供了一种显示芯片数据传输链路状态的装置，所述装置包括：底板管理控制器BMC和其外接的n1个第一可发光电路和n2个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；
所述BMC除所述n1个GPIO外的另n2个GPIO连接n2个第二发光电路，m2≤2n2，且n2小于或等于m2；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述n2个GPIO上的电平以实现用n2个第二发光电路的亮灭状态显示m2种数据传输通道。
上述芯片可为重定时器Retimer芯片；所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；所述数据传输通道为PCIe传输通道。
图4给出了一种显示重定时器Retimer芯片PCIe传输链路状态的装置示意图。图4中Retimer的上行端口与Host相连，下行端口与Device相连，用来传输PCIe信号。Retimer的Master_I2C接口连接EEPROM上，用来读取Retimer的配置文件。BMC通过与所述Retimer连接的管脚从Retimer的Slave_I2C接口读取Retimer中Link speed和Link width这两个寄存器中的数据。
目前PCIe传输速率有2.5GB/s、5GB/s、8GB/s、16GB/s四种；PCIe传输通道数，有x1,x4,x8,x16四种。
BMC的GPIO1、GPIO2、GPIO3、GPIO4分别连接4个二极管发光电路LED1、LED2、LED3和LED4，通过驱动GPIO1、GPIO2、GPIO3、GPIO4上的电平以实现用LED1、LED2、LED3和LED4的亮灭状态显示4种数据传输速率；BMC的GPIO5、GPIO6、GPIO7、GPIO8分别连接4个二极管发光电路LED5、LED6、LED7和LED8，通过驱动GPIO5、GPIO6、GPIO7、GPIO8上的电平以实现用LED5、LED6、LED7和LED8的亮灭状态显示4种数据传输通道。
表7为4种数据传输速率与GPIO1、GPIO2、GPIO3、GPIO4上的电平的对应关系。
Speed GPIO1 GPIO2 GPIO3 GPIO4
2.5GB/s 0 1 1 1
5GB/s 1 0 1 1
8GB/s 1 1 0 1
16GB/s 1 1 1 0
表7
此时LED1、LED2、LED3、LED4的亮灭状态如表8所示。
Speed LED1 LED2 LED3 LED4
2.5GB/s 亮 灭 灭 灭
5GB/s 灭 亮 灭 灭
8GB/s 灭 灭 亮 灭
16GB/s 灭 灭 灭 亮
表8
表9为4种数据传输通道与GPIO5、GPIO6、GPIO7、GPIO8上的电平的对应关系。
width GPIO1 GPIO2 GPIO3 GPIO4
x1 0 0 1 1
x4 1 0 0 1
x8 1 1 0 0
X16 1 0 1 0
表9
此时LED5、LED6、LED7、LED8的亮灭状态如表10所示。
width LED1 LED2 LED3 LED4
x1 亮 亮 灭 灭
x4 灭 亮 亮 灭
x8 灭 灭 亮 亮
X16 灭 亮 灭 亮
表10
本发明实施例提供的显示芯片数据传输链路状态的装置可准确直观的查看数据传输链路状态，无需在操作系统下查看数据传输链路状态，不影响设备正常作业；无需打开服务器机箱，无需特定的I2C转USB工具。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (8)

1.一种显示芯片数据传输链路状态的装置，其特征在于，所述装置包括：底板管理控制器BMC和其外接n1个第一可发光电路和一个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；
所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道。
2.根据权利要求1所述的显示芯片数据传输链路状态的装置，其特征在于，所述BMC用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m2种数据传输通道，包括：
驱动所述另一个GPIO输出不同占空比的脉宽调制PWM信号控制所述第二发光电路显示不同亮灭状态以显示m2种数据传输通道。
3.根据权利要求1或2所述的显示芯片数据传输链路状态的装置，其特征在于，
所述芯片为重定时器Retimer芯片；
所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；
所述数据传输通道为PCIe传输通道。
4.一种显示芯片数据传输链路状态的装置，其特征在于，所述装置包括：底板管理控制器BMC和其外接的n1个第一可发光电路和一个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m2≤2n1，且n1小于或等于m2；
所述BMC除所述n1个GPIO外的另一个GPIO连接所述第二发光电路；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m2种数据传输通道；以及用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率。
5.根据权利要求4所述的显示芯片数据传输链路状态的装置，其特征在于，所述BMC用于驱动所述另一个GPIO上的电平以实现用所述第二发光电路的亮灭状态显示m1种数据传输速率，包括：
驱动所述另一个GPIO输出不同占空比的脉宽调制PWM信号控制所述第二发光电路显示不同亮灭状态以显示m1种数据传输速率。
6.根据权利要求4或5所述的显示芯片数据传输链路状态的装置，其特征在于，
所述芯片为重定时器Retimer芯片；
所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；
所述数据传输通道为PCIe传输通道。
7.一种显示芯片数据传输链路状态的装置，其特征在于，所述装置包括：底板管理控制器BMC和其外接的n1个第一可发光电路和n2个第二可发光电路：
所述BMC的n1个通用输入输出管脚GPIO分别连接n1个第一发光电路，m1≤2n1，且n1小于或等于m1；
所述BMC除所述n1个GPIO外的另n2个GPIO连接n2个第二发光电路，m2≤2n2，且n2小于或等于m2；
所述BMC用于通过与所述芯片连接的管脚从所述芯片读取m1种数据传输速率和m2种数据传输通道；以及用于驱动所述n1个GPIO上的电平以实现用n1个第一发光电路的亮灭状态显示m1种数据传输速率；以及用于驱动所述n2个GPIO上的电平以实现用n2个第二发光电路的亮灭状态显示m2种数据传输通道。
8.根据权利要求7所述的显示芯片数据传输链路状态的装置，其特征在于，
所述芯片为重定时器Retimer芯片；
所述数据传输速率为高速串行计算机扩展总线PCIe传输速率；
所述数据传输通道为PCIe传输通道。
CN201910866058.7A 2019-09-12 2019-09-12 一种显示芯片数据传输链路状态的装置 Active CN110647445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910866058.7A CN110647445B (zh) 2019-09-12 2019-09-12 一种显示芯片数据传输链路状态的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910866058.7A CN110647445B (zh) 2019-09-12 2019-09-12 一种显示芯片数据传输链路状态的装置

Publications (2)

Publication Number Publication Date
CN110647445A true CN110647445A (zh) 2020-01-03
CN110647445B CN110647445B (zh) 2022-09-20

Family

ID=68991308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910866058.7A Active CN110647445B (zh) 2019-09-12 2019-09-12 一种显示芯片数据传输链路状态的装置

Country Status (1)

Country Link
CN (1) CN110647445B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113542072A (zh) * 2021-07-19 2021-10-22 凌云天博光电科技股份有限公司 一种信号强度显示方法及装置
CN115297589A (zh) * 2022-08-31 2022-11-04 深圳市创凌智联科技有限公司 基于led灯显示效果展示路由器工作状态的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103313459A (zh) * 2012-03-13 2013-09-18 鸿富锦精密工业（深圳）有限公司 指示灯控制装置
CN109491946A (zh) * 2018-11-12 2019-03-19 郑州云海信息技术有限公司 一种用于i2c总线扩展的芯片和方法
CN208782827U (zh) * 2018-09-30 2019-04-23 欧姆龙株式会社 通信状态检测系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103313459A (zh) * 2012-03-13 2013-09-18 鸿富锦精密工业（深圳）有限公司 指示灯控制装置
CN208782827U (zh) * 2018-09-30 2019-04-23 欧姆龙株式会社 通信状态检测系统
CN109491946A (zh) * 2018-11-12 2019-03-19 郑州云海信息技术有限公司 一种用于i2c总线扩展的芯片和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113542072A (zh) * 2021-07-19 2021-10-22 凌云天博光电科技股份有限公司 一种信号强度显示方法及装置
CN115297589A (zh) * 2022-08-31 2022-11-04 深圳市创凌智联科技有限公司 基于led灯显示效果展示路由器工作状态的方法及装置

Also Published As

Publication number Publication date
CN110647445B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US10236973B2 (en) Rerouting bus data signals from faulty signal carriers to existing healthy signal carriers
CN107832199A (zh) 基于cpld的硬盘监控系统
US10198385B2 (en) System and method for detecting types of storage drives connected to backplane controller or enclosure management controller
US8996775B2 (en) Backplane controller for managing serial interface configuration based on detected activity
CN110647445B (zh) 一种显示芯片数据传输链路状态的装置
US8051216B2 (en) Method and integrated circuit for providing enclosure management services utilizing multiple interfaces and protocols
US8473655B2 (en) Method and apparatus for dividing a single serial enclosure management bit stream into multiple enclosure management bit streams and for providing the respective bit streams to respective midplanes
US9910814B2 (en) Method, apparatus and system for single-ended communication of transaction layer packets
CN104166612A (zh) 硬盘指示系统
CN111930576A (zh) 一种硬盘状态检测装置及方法
CN108920317A (zh) 一种诊断模块外接显示器件和port80显示器件复用的方法和装置
US20150370679A1 (en) Server and device for analyzing a signal thereof
JP2012027906A (ja) 指示ランプ制御装置
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN108549042A (zh) 一种nvme led检测系统及检测方法
CN109994147B (zh) 一种固态硬盘的测试装置及方法
CN111078600B (zh) 一种基于PCIe Switch的RSSD大容量存储系统
US10470264B1 (en) Smart communication interface for LED matrix control
US9691236B1 (en) System and method for controlling light emitting diodes using backplane controller or enclosure management controller
CN112416723A (zh) 基于cpu故障检测的结果类型编号显示方法及板卡
JP2013089254A (ja) ハードディスクの状態指示装置
US20200311013A1 (en) Hard disk status monitoring system and hard disk status monitoring method
CN212660174U (zh) 网卡和网络设备
TWI730321B (zh) 搭載非揮發性記憶體固態硬碟之電子裝置
CN113505033B (zh) 线缆防插错系统、主板、子卡组件及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant