CN110635789A - 时钟调整电路及时钟调整方法 - Google Patents

Abstract

本案公开了时钟调整电路及时钟调整方法。时钟调整电路用来调整一输入时钟以产生一输出时钟，且包含一低通滤波器、一直流控制电路、一直流偏移放大器、一放大器以及一积分器。低通滤波器滤波该输入时钟以产生一滤波后信号。直流控制电路根据一控制信号调整一直流电压。直流偏移放大器根据该滤波后信号及该直流电压产生一中间时钟。放大器根据该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号是随着该输出时钟之一占空比的平均成分来变化。

Description

时钟调整电路及时钟调整方法

技术领域

本案是关于电路的时钟，尤其是关于占空比校正(duty cycle correction,DCC)及/或倍频器(frequency multiplier)。

背景技术

图1为现有占空比校正电路的示意图。占空比校正电路100包含除频器110、倍频电路120、滤波器130、滤波器140以及积分器150。占空比校正电路100的功能在于校正输入时钟CLKIN的占空比，使校正后的时钟(即输出时钟CLKOUT)的占空比接近或等于50％。除频器110对输入时钟CLKIN除频后产生信号VA，信号VA的频率为输入时钟CLKIN的一半，信号VA的占空比为50％。信号VA经倍频电路120(包含延迟电路122及异或门(Exclusive OR Gate)124)倍频后得到输出时钟CLKOUT(亦即输出时钟CLKOUT的频率与输入时钟CLKIN的频率实质上相同)。滤波器130(包含电阻R1及电容C1)及滤波器140(包含电阻R2及电容C2)分别对输出时钟CLKOUT及信号VA滤波，以取出低频成分(占空比之平均成分)。积分器150包含比较器155及电容C3。比较器155根据信号VA的直流准位以及输出时钟CLKOUT的直流准位来决定对电容C3充电或放电。控制信号Vctrl(即电容C3的端电压)的准位与输出时钟CLKOUT的占空比有关──输出时钟CLKOUT的占空比改变(不是50％)，控制信号Vctrl的准位跟着改变，使得输出时钟CLKOUT的占空比为50％。利用控制信号Vctrl调整延迟电路122的延迟时间可使输出时钟CLKOUT的占空比趋近50％。

图2为现有倍频电路的示意图。倍频电路200包含相位检测电路210、电荷泵220、回路滤波器(loop filter)230(包含电容C)、延迟电路240以及边缘组合电路250。相位检测电路210、电荷泵220、回路滤波器230及延迟电路240(包含复数个延迟单元Td)构成一个延迟锁定回路(delay lock loop,DLL)；也就是说，时钟CLKFB与输入时钟CLKIN具有实质上相同的频率与相位。该些延迟单元Td的延迟时间受到控制信号Vctrl(即电容C的端电压)控制。边缘组合电路250根据延迟时钟CLKIND的时钟边缘与输入时钟CLKIN的时钟边缘产生输出时钟CLKOUT。当延迟时钟CLKIND的相位与输入时钟CLKIN的相位相差180度时，输出时钟CLKOUT的频率为输入时钟CLKIN的两倍，且具有50％的占空比。

图1及图2的电路复杂且易产生噪声，所以有必要提出更为简洁的电路。

发明内容

鉴于先前技术之不足，本案之一目的在于提供一种时钟调整电路及时钟调整方法，以简化占空比校正电路及/或倍频器。

本案公开一种时钟调整电路，用来调整一输入时钟以产生一输出时钟，包含一低通滤波器、一直流控制电路、一直流偏移放大器、一放大器以及一积分器。低通滤波器滤波该输入时钟以产生一滤波后信号。直流控制电路根据一控制信号调整一直流电压。直流偏移放大器根据该滤波后信号及该直流电压产生一中间时钟。放大器根据该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号随着该输出时钟之占空比的平均成分来变化。

本案另公开一种时钟调整方法，用来调整一输入时钟以产生一输出时钟，包含：滤波该输入时钟以产生一滤波后信号；根据该滤波后信号及一直流电压产生一中间时钟；根据该中间时钟产生该输出时钟；根据该输出时钟产生一控制信号，其中该控制信号随着该输出时钟之占空比的平均成分来变化；以及根据该控制信号调整该直流电压。

本案另公开一种时钟调整电路，用来产生一输出时钟，包含一相位内插器、一逻辑电路以及一积分器。相位内插器根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟。该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同。逻辑电路根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号随着该输出时钟之占空比的平均成分来变化。

本案另公开一种时钟调整方法，用来产生一输出时钟，包含：根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同；根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟；以及根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之占空比的平均成分来变化。

本案另公开一种时钟调整电路，用来产生一输出时钟，包含一相位内插器、一放大器、一逻辑电路以及一积分器。相位内插器根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟。该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同。放大器放大该中间时钟以产生一放大后的中间时钟。逻辑电路根据该第一参考时钟及该第二参考时钟的其中之一及该放大后的中间时钟产生该输出时钟。积分器根据该输出时钟产生该控制信号。该控制信号随着该输出时钟之占空比的平均成分来变化。

本案另公开一种时钟调整方法，用来产生一输出时钟，包含：根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率实质上相同；放大该中间时钟以产生一放大后的中间时钟；根据该第一参考时钟及该第二参考时钟的其中之一及该放大后的中间时钟产生该输出时钟；以及根据该输出时钟产生该控制信号，其中该控制信号系随着该输出时钟之占空比的平均成分来变化。

相较于现有电路，本案之时钟调整电路及时钟调整方法更为简单、更容易实际操作且噪声更低。

有关本案的特征、实际操作与功效，将配合图式作实施例详细说明如下。

附图说明

图1为现有占空比校正电路的示意图；

图2为现有倍频电路的示意图；

图3为本案时钟调整电路之一实施例的功能方块图；

图4为本案时钟调整方法之一实施例的流程图；

图5为图3的各信号的波形图；

图6示出低通滤波器310、直流偏移放大器320及直流控制电路330的其中一种实施方式的细部电路图；

图7为本案时钟调整电路的另一实施例的电路图；

图8为本案时钟调整电路的另一实施例的电路图；

图9为本案时钟调整电路的另一实施例的电路图；

图10为本案时钟调整电路的另一实施例的电路图；

图11为本案时钟调整方法之一实施例的流程图；

图12为图10的各信号的波形图；

图13为本案时钟调整电路的另一实施例的电路图；

图14为本案时钟调整电路的另一实施例的电路图；

图15为本案时钟调整电路的另一实施例的电路图；

图16为本案时钟调整方法之一实施例的流程图；以及

图17示出相位内插器1010的细部电路的一实施例。

具体实施方式

以下说明内容之技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释以本说明书的说明或定义为准。

本案之公开内容包含时钟调整电路及时钟调整方法。由于本案的时钟调整电路所包含的部分元件单独而言可能为已知元件，因此在不影响该装置实施例之充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以节略。此外，本案之时钟调整方法可通过本案之时钟调整电路或其等效装置来执行，在不影响该方法实施例的充分公开及可实施性的前提下，以下方法实施例的说明将着重于步骤内容而非硬件。

图3为本案时钟调整电路之一实施例的功能方块图。时钟调整电路300包含低通滤波器310、直流偏移放大器320、直流控制电路330、积分器340及放大器350。图4为本案时钟调整方法之一实施例的流程图(对应图3之装置)。图5为图3的各信号的波形图。低通滤波器310滤波输入时钟CLKIN并产生滤波后信号VL(步骤S410)。滤波后信号VL可以是一个类似弦波的信号。接着直流偏移放大器320根据滤波后信号VL及直流电压VE来得到中间时钟VAn及/或中间时钟VAp(步骤S420)。更明确地说，中间时钟VAn(或中间时钟VAp)的波形与滤波后信号VL相似，但振幅大于等于滤波后信号VL的振幅。除了放大信号之外，直流偏移放大器320亦根据直流电压VE调整中间时钟VAn(或中间时钟VAp)的直流准位。接下来放大器350根据中间时钟VAn及/或中间时钟VAp产生输出时钟CLKOUT(步骤S430)。在一些实施例中，当中间时钟VAn大于中间时钟VAp时，放大器350的输出(亦即输出时钟CLKOUT)为高电压准位；当中间时钟VAn小于中间时钟VAp时，放大器350的输出为低电压准位。在一些实施例中，放大器350将中间时钟VAn或中间时钟VAp与直流电压做比较来产生输出时钟CLKOUT。放大器350所产生的输出时钟CLKOUT即为输入时钟CLKIN经调整过的信号或时钟。放大器350可以由摆幅放大器(swing amplifier)实际操作，摆幅放大器为现有元件，故不再赘述。

积分器340根据输出时钟CLKOUT产生控制信号VD，控制信号VD随着输出时钟CLKOUT的占空比之平均成分来变化，而输出时钟CLKOUT的占空比之平均成分与输出时钟CLKOUT的占空比呈正相关(步骤S440)。举例来说，积分器340可以(1)当输出时钟CLKOUT的占空比大于(或小于)一目标值(例如50％)时，降低(或提高)控制信号VD的电压准位；或(2)当输出时钟CLKOUT的占空比大于(或小于)该目标值时，提高(或降低)控制信号VD的电压准位。图5的范例波形对应上述的方法(1)。输出时钟CLKOUT的占空比在时间T1之前小于50％，并且在时间T1到达50％后维持不变。控制信号VD的变化反应输出时钟CLKOUT的占空比的变化──在时间T1前持续增加，时间T1后维持不变。

直流控制电路330根据控制信号VD调整直流电压VE(步骤S450)。在一些实施例中，直流电压VE为直流信号，而且直流控制电路330根据上述的积分器340的两种机制对应调整直流电压VE；亦即：(1)随着控制信号VD上升(或下降)而降低(或提高)直流电压VE；或(2)随着控制信号VD上升(或下降)而提高(或降低)直流电压VE。图5的范例波形对应上述的方法(1)，因此在时间T1之前，直流控制电路330根据持续上升的控制信号VD而持续降低直流电压VE。在一些实施例中，直流电压VE决定中间时钟VAp的直流准位(如图5的波形所示)。时钟调整电路300自动重复执行步骤S410～S450。随着控制信号VD及直流电压VE的变化，信号输出时钟CLKOUT的占空比逐渐趋近目标值，达到调整时钟的目的。

图6示出低通滤波器310、直流偏移放大器320及直流控制电路330的其中一种实施方式的内部电路图。低通滤波及直流偏移放大电路610整合低通滤波器310及直流偏移放大器320的功能，包含滤波电路612、电晶体614、电晶体616及电流源618。电晶体614的栅极接收输入时钟CLKIN，中间时钟VAn通过电晶体614的漏极输出，并且电晶体614的源极通过电流源618耦接第一参考电压(例如接地)。电晶体616的栅极接收输入时钟CLKIN的反相信号#CLKIN(由反相器620产生)，中间时钟VAp通过电晶体616的漏极输出，并且电晶体616的源极通过电流源618耦接第一参考电压。滤波电路612包含并联的电容C1与电阻R1以及并联的电容C2与电阻R2。电容C1的一端耦接电晶体614的漏极，另一端耦接第二参考电压(例如电压源VDD)。电阻R1的一端耦接电晶体614的漏极，另一端耦接该第二参考电压。电容C2的一端耦接电晶体616的漏极，另一端耦接第二参考电压。电阻R2的一端耦接电晶体616漏极，另一端耦接第二参考电压。

直流控制电路330包含电晶体332、电晶体334及电流源336。电晶体332的栅极接收参考信号Vref(例如定电压)，电晶体332的漏极耦接电晶体614的漏极，并且电晶体332的源极通过电流源336耦接第一参考电压。电晶体334的栅极接收控制信号VD，电晶体334的漏极耦接电晶体616的漏极，并且电晶体334的源极通过电流源336耦接第一参考电压。

低通滤波及直流偏移放大电路610同时具有滤波及放大的功能。输入时钟CLKIN及其反相信号#CLKIN分别被电晶体614及电晶体616放大，且放大后的输入时钟CLKIN及放大后的信号#CLKIN被滤波电路612滤波。滤波及放大后的信号(亦即中间时钟VAn及中间时钟VAp)由电晶体614的漏极及电晶体616的漏极输出。电晶体614的漏极的直流准位及电晶体616的漏极的直流准位由直流控制电路330控制。藉由调整参考信号Vref及控制信号VD可分别调整中间时钟VAn及中间时钟VAp的直流准位。

图7为本案时钟调整电路的另一实施例的电路图。相较于图6，图7的时钟调整电路进一步包含倍频电路710及除频器720。经倍频电路710(包含异或门712及延迟电路714)调整后，输出时钟CLKOUT的频率为输入时钟CLKIN的两倍，但占空比同样维持在目标值。除频器720将输出时钟CLKOUT除频使信号VF的频率与输入时钟CLKIN的频率相同。图7的时钟调整电路可以作为倍频电路。

图8为本案时钟调整电路的另一实施例的电路图。电晶体810的栅极接收输入时钟CLKIN，中间时钟VAn或中间时钟VAp通过电晶体810的漏极输出，并且电晶体810的源极通过电流源815耦接第一参考电压(例如接地)。电容C的一端耦接电晶体810的漏极，另一端耦接第二参考电压(例如电压源VDD)。电阻R的一端耦接电晶体810的漏极，另一端耦接第二参考电压。电晶体820的栅极接收控制信号VD，电晶体820的漏极耦接电晶体810的漏极，并且电晶体820的源极通过电流源825耦接第一参考电压。图6的电路是基于差动信号，图8的电路是图6的电路改由单端信号实际操作，图8的电路的操作细节为本技术领域普通技术人员所熟知，故不再赘述。

图9为本案时钟调整电路的另一实施例的电路图。时钟调整电路900包含低通滤波器310、放大器910、直流控制电路330、积分器340及放大器350。低通滤波器310由电阻R及电容C实际操作。放大器910以非反相输入端(正端)接收滤波后信号VL，以反相输入端(负端)接收直流电压VE，并且输出中间时钟VAn或中间时钟VAp。

图10为本案时钟调整电路的另一实施例的电路图。时钟调整电路1000包含相位内插器1010、逻辑电路1020以及积分器1030。图11为本案时钟调整方法之一实施例的流程图(对应图10的装置)，图12为图10的各信号的波形图。

相位内插器1010根据参考时钟VA1、参考时钟VA2及控制信号VD内插产生中间时钟VB(步骤S1110)。参考时钟VA1、参考时钟VA2及中间时钟VB的频率实质上相同。图12仅绘示参考时钟VA1，而参考时钟VA1与参考时钟VA2的相位差与输出时钟CLKOUT的占空比有关。在一些实施例中，参考时钟VA2与参考时钟VA1的相位差决定占空比的调整范围有多大。相位内插器1010根据控制信号VD调整中间时钟VB的相位(亦即使中间时钟VB的相位相较于参考时钟VA1的相位及参考时钟VA2的相位产生变化)，中间时钟VB的相位介于参考时钟VA1与参考时钟VA2之间。

在一些实施例中，参考时钟VA1与参考时钟VA2的相位差可介于

至之间。

在一些实施例中，参考时钟VA1与参考时钟VA2的占空比实质上为50％。逻辑电路1020根据参考时钟VA1及参考时钟VA2的其中之一及中间时钟VB产生输出时钟CLKOUT(步骤S1120)。如图12所示，输出时钟CLKOUT为参考时钟VA1及中间时钟VB的异或(Exclusive OR)运算的结果，因此逻辑电路1020可以使用异或门1022或异或门1022的等效电路实际操作。

积分器1030根据输出时钟CLKOUT产生控制信号VD(步骤S1130)。控制信号VD随着输出时钟CLKOUT的占空比的平均成分来变化。积分器1030的功能与积分器340的功能实质上相同，故不再赘述。如图12所示，当输出时钟CLKOUT的占空比小于目标值(例如50％)时(亦即时间T1之前)，控制信号VD的电压准位上升。在控制信号VD的电压准位到达稳定之前(亦即时间T1之前)，相位内插器1010根据控制信号VD持续调整中间时钟VB的相位。时钟调整电路1000自动重复执行步骤S1110～S1130。随着中间时钟VB的相位改变，信号输出时钟CLKOUT的占空比逐渐趋近目标值，达到调整时钟占空比的目的。

在图10的实施例中，时钟调整电路1000的输入时钟(亦即参考时钟VA1及参考时钟VA2)的频率为输出时钟CLKOUT的频率的二分之一。

图13为本案时钟调整电路的另一实施例的电路图。时钟调整电路1300包含除频器1310、相位内插器1010、逻辑电路1020及积分器1030。在此实施例中，参考时钟VA1是除频器1310对输入时钟CLKIN除频后所得到的时钟(例如除2，使参考时钟VA1的频率为输入时钟CLKIN的频率的二分之一)，而参考时钟VA2为参考时钟VA1的反相信号(由反相器1320产生)。也就是说，在此实施例中，参考时钟VA1与参考时钟VA2的相位差实质上为

参考时钟VA1与参考时钟VA2的占空比为50％，而输入时钟CLKIN的频率与输出时钟CLKOUT的频率相同。

图14为本案时钟调整电路的另一实施例的电路图。时钟调整电路1400包含相位内插器1010、逻辑电路1020、积分器1030以及放大器1410。放大器1410放大中间时钟VB以输出放大后的中间时钟VB’。逻辑电路1020根据参考时钟VA1及参考时钟VA2的其中之一及放大后的中间时钟VB’产生输出时钟CLKOUT。放大后的中间时钟VB’相较于中间时钟VB有更大的振幅且可能更接近方波。也就是说，放大器1410在此处有调整振幅及/或整型波形的功能。

图15为本案时钟调整电路的另一实施例的电路图。时钟调整电路1500包含相位内插器1010、逻辑电路1020、积分器1030、除频器1310、反相器1320以及放大器1410。图16为本案时钟调整方法之一实施例的流程图(对应图15之装置)。除频器1310及反相器1320的操作对应步骤S1605；相位内插器1010的操作对应步骤S1610；放大器1410的操作对应步骤S1615；逻辑电路1020的操作对应步骤S1620；以及积分器1030的操作对应步骤S1630。该些步骤的细节已于图10、图13-图14的实施例作过说明，故不再赘述。

图17示出相位内插器1010的细部电路的一实施例。相位内插器1010包含电阻R、电容C、电晶体1012～1018以及电流源1019。在图17所示的实施例中电晶体1012～1018以N型金属氧化物半导体场效应晶体(N-type Metal-Oxide-Semiconductor Field-EffectTransistor,NMOSFET)实际操作。电晶体1012通过栅极接收参考时钟VA1，并通过漏极输出中间时钟VB。电晶体1014通过栅极接收参考时钟VA2，且其漏极电连接电晶体1012的漏极。电晶体1016通过栅极接收参考信号Vref(例如定电压)，其漏极电连接电晶体1012的源极，并且其源极通过电流源1019耦接第一参考电压(例如接地)。电晶体1018通过栅极接收控制信号VD，其漏极电连接电晶体1014的源极，并且其源极通过电流源1019耦接第一参考电压。电阻R的一端耦接电晶体1012的漏极，另一端耦接第二参考电压(例如电压源)。电容C与电阻R并联。

图17的相位内插器1010混合参考时钟VA1和参考时钟VA2并使用滤波器的方式(以电阻R及电容C作为滤波电路)来制造相位内差，以产生中间时钟VB。

由于本技术领域普通技术人员可藉由本案之装置实施例的公开内容来了解本案之方法实施例的实施细节与变化，因此，为避免赘文，在不影响该方法实施例的公开要求及可实施性的前提下，重复的说明在此予以节略。请注意，前所示图示中，元件之形状、尺寸、比例以及步骤之顺序等仅为示意，是供本技术领域普通技术人员了解本案之用，非用以限制本案。

虽然本案之实施例如上所述，然而该些实施例并非用来限定本案，本技术领域普通技术人员可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种种变化均可能属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须视本说明书的权利要求所界定者为准。

符号说明

100 占空比校正电路

110、720、1310 除频器

120、200、710 倍频电路

122、240、714 延迟电路

124、712、1022 异或门

130、140 滤波器

150、340、1030 积分器

155 比较器

210 相位检测电路

220 电荷泵

230 回路滤波器

250 边缘组合电路

TD 延迟单元

300、900、1000、1300、1400、1500 时钟调整电路

310 低通滤波器

320 直流偏移放大器

330 直流控制电路

350、910、1410 放大器

610 低通滤波及直流偏移放大电路

612 滤波电路

614、616、332、334、810、820、1012、1014、1016、1018 电晶体

618、336、815、825、1019 电流源

620、1320 反相器

1010 相位内插器

1020 逻辑电路

S410～S450、S1110～S1130、S1605～S1630 步骤。

Claims (10)

1.一种时钟调整电路，用来调整一输入时钟以产生一输出时钟，包含：

一低通滤波器，用来滤波该输入时钟以产生一滤波后信号；

一直流控制电路，用来根据一控制信号调整一直流电压；

一直流偏移放大器，耦接该低通滤波器及该直流控制电路，用来根据该滤波后信号及该直流电压产生一中间时钟；

一放大器，耦接该直流偏移放大器，用来根据该中间时钟产生该输出时钟；以及

一积分器，耦接该直流偏移放大器及该直流控制电路，用来根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之一占空比的平均成分变化。

2.如权利要求1所述的时钟调整电路，其中该低通滤波器及该直流偏移放大器包含：

一第一电晶体，具有一第一栅极、一第一漏极以及一第一源极，其中该第一栅极接收该输入时钟，该中间时钟通过该第一漏极输出，并且该第一源极耦接一第一参考电压；

一第二电晶体，具有一第二栅极、一第二漏极以及一第二源极，其中该第二栅极接收该输入时钟的反相信号，该中间时钟通过该第二漏极输出，并且该第二源极耦接该第一参考电压；

一第一电容，其一端耦接该第一漏极，另一端耦接一第二参考电压；

一第一电阻，其一端耦接该第一漏极，另一端耦接该第二参考电压；

一第二电容，其一端耦接该第二漏极，另一端耦接该第二参考电压；以及

一第二电阻，其一端耦接该第二漏极，另一端耦接该第二参考电压。

3.如权利要求2所述的时钟调整电路，其中该直流控制电路包含：

一第三电晶体，具有一第三栅极、一第三漏极及一第三源极，其中该第三栅极接收一参考信号，该第三漏极耦接该第一漏极，并且该第三源极耦接该第一参考电压；以及

一第四电晶体，具有一第四栅极、一第四漏极及一第四源极，其中该第四栅极接收该控制信号，该第四漏极耦接该第二漏极，并且该第四源极耦接该第一参考电压。

4.如权利要求1所述的时钟调整电路，其中该低通滤波器及该直流偏移放大器系包含：

一电晶体，具有一栅极、一漏极及一源极，其中该栅极接收该输入时钟，该中间时钟通过该漏极输出，并且该源极耦接一第一参考电压；

一电容，其一端耦接该漏极，另一端耦接一第二参考电压；以及

一电阻，其一端耦接该漏极，另一端耦接该第二参考电压。

5.如权利要求4所述的时钟调整电路，其中该电晶体是一第一电晶体，该栅极是一第一栅极，该漏极是一第一漏极，以及该源极是一第一源极，该直流控制电路包含：

一第二电晶体，具有一第二栅极、一第二漏极及一第二源极，其中该第二栅极接收该控制信号，该第二漏极耦接该第一漏极，并且该第二源极耦接该第一参考电压。

6.一种时钟调整电路，用来产生一输出时钟，包含：

一相位内插器，用来根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率相同；

一逻辑电路，耦接该相位内插器，用来根据该第一参考时钟及该第二参考时钟的其中之一及该中间时钟产生该输出时钟；以及

一积分器，耦接该相位内插器及该逻辑电路，用来根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之一占空比的平均成分变化。

7.一种时钟调整电路，用来产生一输出时钟，包含：

一相位内插器，用来根据一第一参考时钟、一第二参考时钟及一控制信号内插产生一中间时钟，其中该第一参考时钟的频率、该第二参考时钟的频率及该中间时钟的频率相同；

一放大器，耦接该相位内插器，用来放大该中间时钟以产生一放大后的中间时钟；

一逻辑电路，耦接该放大器，用来根据该第一参考时钟及该第二参考时钟的其中之一及该放大后的中间时钟产生该输出时钟；以及

一积分器，耦接该相位内插器及该逻辑电路，用来根据该输出时钟产生该控制信号，其中该控制信号随着该输出时钟之一占空比的平均成分变化。

8.如权利要求第6或7所述的时钟调整电路，更包含：

一除频器，耦接该相位内插器，用来除频一输入时钟以产生该第一参考时钟；以及

一反相器，耦接该除频器及该相位内插器，用来反相该第一参考时钟以得到该第二参考时钟；

其中该第一参考时钟的频率及该第二参考时钟的频率为该输入时钟的频率的一半。

9.如权利要求第6或7所述的时钟调整电路，其中该相位内插器包含：

一第一电晶体，具有一第一栅极、一第一漏极以及一第一源极，其中该第一栅极接收该第一参考时钟，该中间时钟通过该第一漏极输出；

一第二电晶体，具有一第二栅极、一第二漏极以及一第二源极，其中该第二栅极接收该第二参考时钟，该第二漏极电连接该第一漏极；

一第三电晶体，具有一第三栅极、一第三漏极以及一第三源极，其中该第三栅极接收一参考信号，该第三漏极电连接该第一源极，并且该第三源极耦接一第一参考电压；

一第四电晶体，具有一第四栅极、一第四漏极以及一第四源极，其中该第四栅极接收该控制信号，该第四漏极电连接该第二源极，并且该第四源极耦接该第一参考电压；

一电容，其一端耦接该第一漏极，另一端耦接一第二参考电压；以及

一电阻，其一端耦接该第一漏极，另一端耦接该第二参考电压。

10.如权利要求第6或7所述的时钟调整电路，其中该第一参考时钟及该第二参考时钟的相位差为180度。

Images