CN110632879A - 一种基于dsp和cpld的数据采集系统 - Google Patents

一种基于dsp和cpld的数据采集系统 Download PDF

Info

Publication number
CN110632879A
CN110632879A CN201910951945.4A CN201910951945A CN110632879A CN 110632879 A CN110632879 A CN 110632879A CN 201910951945 A CN201910951945 A CN 201910951945A CN 110632879 A CN110632879 A CN 110632879A
Authority
CN
China
Prior art keywords
chip
analog switch
channels
dsp
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910951945.4A
Other languages
English (en)
Inventor
薛焱峰
李晓猛
赵思阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aviation Brake Technology Co Ltd
Original Assignee
Xian Aviation Brake Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aviation Brake Technology Co Ltd filed Critical Xian Aviation Brake Technology Co Ltd
Priority to CN201910951945.4A priority Critical patent/CN110632879A/zh
Publication of CN110632879A publication Critical patent/CN110632879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
    • B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
    • B60T8/17—Using electrical or electronic regulation means to control braking
    • B60T8/1701—Braking or traction control means specially adapted for particular types of vehicles
    • B60T8/1703—Braking or traction control means specially adapted for particular types of vehicles for aircrafts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种基于DSP和CPLD的数据采集系统，信号调理电路采集输入信号的外部模拟量，外部模拟量经信号调理电路后进入双4选一模拟开关，双4选一模拟开关将电压信号分时输出至AD7656芯片；AD7656芯片对输入电压信号完成数字量的转换，数字量通过16位数据总线传输至DSP芯片，DSP和CPLD对AD7656芯片进行时序控制。本发明简化了前向调理电路，去除了用DSP片内A/D采样所必需的比例调整和电平提升与处理电路，减小了采样误差，另一方面拓宽了工作电压范围，使用更加灵活。

Description

一种基于DSP和CPLD的数据采集系统
技术领域
本发明涉及飞机刹车系统工程中的防滑刹车领域，尤其是一种防滑刹车的数据采集系统。
背景技术
目前我国飞机刹车系统中应用最广的为数字电传防滑刹车系统，刹车系统根据指令传感器信号、速度信号、压力信号等外部模拟量信号，计算伺服阀控制信号，实时调节刹车压力，数据采集的精度对刹车系统的控制效果有很大影响，这就要求刹车系统中的控制核心部件-防滑刹车控制单元具备较高的数据采集能力。
现有飞机机轮刹车系统的防滑刹车控制单元数据采集系统由CPU芯片自带的AD转换器完成模拟量采集功能，常见的有：
1)单片机JL80C196KB自带的8通道、8bit分辨率的A/D转换器，输入电压范围为0～5V；
2)DSP芯片TMS320F240自带的16通道、10bit分辨率的A/D转换器，输入电压范围为0～5V；
3)DSP芯片CMDSPF2812自带的16通道、12bit分辨率的A/D转换器，输入电压范围为0～3.3V；
在实际应用中由于印制板的布局布线、外界干扰、偏置误差等各方面的影响，很难达到理想精度，需要对模拟量信号进行比例缩小钳位后，才可以进行AD采集。
发明内容
为了克服现有技术的不足，本发明提供一种基于DSP和CPLD的数据采集系统。
本发明解决其技术问题所采用的技术方案是：
一种基于DSP和CPLD的数据采集系统，包含信号调理电路、双4选一模拟开关、AD7656芯片、CPLD复杂可编程逻辑芯片和DSP芯片；其中信号调理电路采集输入信号的外部模拟量，外部模拟量经信号调理电路后进入双4选一模拟开关，双4选一模拟开关将电压信号分时输出至AD7656芯片；AD7656芯片为6通道16位模数转换芯片，对输入电压信号完成数字量的转换，数字量通过16位数据总线传输至DSP芯片；DSP和CPLD对AD7656芯片进行时序控制，包括AD7656芯片状态配置、数据转换起始控制和读使能控制。
所述基于DSP和CPLD的数据采集系统，输入的外部模拟量包括4路刹车指令信号、2路机轮速度信号、2路刹车压力信号、2路伺服阀电压信号和2路伺服阀电流信号共12路信号，外部模拟量信号经过信号调理电路处理后分别输入至两个双4选一模拟开关，双4选一模拟开关包含双4选一模拟开关1和双4选一模拟开关2，每个双4选一模拟开关包含两个通道，分别为第1组通道和第2组通道，每组通道为4个输入端和1个输出端，双4选一模拟开关1第一组通道的输入端为1-4端，双4选一模拟开关1的第二组通道的输入端为5-8端，接口对应关系为：4路刹车指令信号输入至双四选一模拟开关1的第1组四选一开关，2路机轮速度信号和2路刹车压力信号输入至双四选一模拟开关1的第2组四选一开关，2路伺服阀电压信号、2路伺服阀电流信号输入至双四选一模拟开关2的第1组四选一开关，双四选一模拟开关2的第2组四选一开关为预留接口；每个双4选一模拟开关集成了两组通道联动的4选一模拟开关，每个4选一模拟开关的输出逻辑为：
4选一模拟开关内两个通道的选择信号P0和P1的电平状态均为低电平时，双4选一模拟开关内两个输出端分别与每组通道的第一个输入端连接，即两个输出端分别与输入端1和5相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态分别为低电平和高电平时，双4选一模拟开关内两个输出端分别与每组通道的第二个输入端连接，即两个输出端分别与输入端2和6相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态分别为高电平和低电平时，双4选一模拟开关内两个输出端分别与每组通道的第三个输入端连接，即两个输出端分别与输入端3和7相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态均为高电平时，双4选一模拟开关内两个输出端分别与每组通道的第四个输入端连接，即两个输出端分别与输入端4和8相连；
通过DSP芯片控制2个通道的选择信号P0、P1的高低电平，实现1～4通道的选通输出，采用两个4选一模拟开关实现12路模拟量信号的分时采集，两个双4选一模拟开关的4路输出信号分别接到AD7656模数转换芯片的1～4通道输入端，5、6通道为预留接口。
所述DSP和CPLD的数据采集系统采用AD7656芯片的并行接口，将AD7656芯片的PAR/SER引脚置低电平，16bit模式，即将AD7656芯片的W/B引脚置低电平；AD7656外接2.5V基准电压，使得采样信号的幅值在±10V之间，匹配信号调理电路输出的电压范围。
AD7656芯片的转换起始使能信号有3个，其中CONVEST A控制第1/2通道、CONVESTB控制第3/4通道、CONVEST C控制第5/6通道，在CPLD电路设计时，CONVEST A/B/C 3个使能信号连接在一起，每次AD7656芯片转换启动对应全部6个通道的同步采样，在采样的过程中CPLD保持CONVEST为高电平；在采样过程中，AD7656发出的采样标识BUSY信号为高电平，采样结束后，BUSY变为低电平；BUSY信号的下降沿触发DSP芯片进入外部模拟量采集读取中断，DSP第1次使能RD信号，通过16位数据总线将AD7656芯片第1通道数据转换结果读取到DSP相应的存储地址中，第2次使能RD信号，通过16位数据总线将AD7656芯片第2通道数据转换结果读取到DSP相应的存储地址中，依次类推，使能6次RD信号，完成AD7656的全部6个通道的数据读取。
本发明的有益效果是传统的数据采集系统由CPU芯片自带的A/D转换器完成采样工作，在实际应用中由于印制板的布局布线、外界干扰、偏置误差等各方面的影响，很难达到理想精度，且A/D的模拟输入电压范围为0～3.3V或0～5V，很难准确的测试出个信号，影响采集效果。本发明使用的模数转换芯片AD7656是一款高速低功耗、6通道、16bit逐次逼近型(SAR)同步采样模数转换器。支持双极性输入，输入电压范围可达±10V；简化了前向调理电路，去除了用DSP片内A/D采样所必需的比例调整和电平提升与处理电路，减小了采样误差，另一方面拓宽了工作电压范围，使用更加灵活。
附图说明
图1为本发明的数据采集系统框图。
图2为本发明的控制流程图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
为了改进现有飞机机轮刹车系统的防滑刹车控制单元数据采集系统，采集精度低、接口电路复杂等问题，本发明提出一种基于DSP和CPLD的数据采集系统，可以最大限度的保证数据采集精度，支持双极性输入，输入电压范围可达±10V，输入的通道数可以根据实际需求进行扩展，分辨率16bit，简化了前向调理电路，去除了用直接使用CPU控制器片内A/D采样所必需的比例调整和电平提升与处理电路，减小了采样误差，另一方面拓宽了工作电压范围，使用更加灵活。
本发明提出了一种基于DSP和CPLD的数据采集系统。整个系统以信号调理电路和A/D转换器组成前向采集电路，由CPLD控制A/D转换，转换结束后触发DSP进入中断，执行数据读取操作。本设计被成功应用于某型防滑刹车控制模块中，试验表明大大增加了BCU的数据采集精度，达到了改善模拟量采集效果的目标。
本实施例以一种防滑刹车控制模块为目标产品，构建了一种基于DSP和CPLD的数据采集系统，数据采集系统的结构框图如图1所示。一种基于DSP和CPLD的数据采集系统，包含信号调理电路、双4选一模拟开关、AD7656芯片、CPLD复杂可编程逻辑芯片和DSP芯片；其中信号调理电路采集输入信号的外部模拟量，外部模拟量经信号调理电路后进入双4选一模拟开关，双4选一模拟开关将12路电压信号分时输出至AD7656芯片；AD7656芯片为6通道16位模数转换芯片，对输入电压信号完成数字量的转换，数字量通过16位数据总线传输至DSP芯片；DSP和CPLD为该系统的核心控制器件，实现对AD7656芯片的时序控制，包括AD7656芯片状态配置、数据转换起始控制和读使能控制。
外部模拟量信号经过信号调理电路处理后输入至双4选一模拟开关。双4选一模拟开关由两组4通道输入组成，通过控制2个通道选择信号P0、P1的高低电平，实现1～4通道的选通输出，本发明采用2个模拟开关实现12路模拟量信号的采集。2路模拟开关的4路输出信号分别接到AD7656模数转换芯片的1～4通道输入端。
所述基于DSP和CPLD的数据采集系统，输入的外部模拟量包括4路刹车指令信号、2路机轮速度信号、2路刹车压力信号、2路伺服阀电压信号和2路伺服阀电流信号共12路信号，外部模拟量信号经过信号调理电路处理后分别输入至两个双4选一模拟开关，双4选一模拟开关包含双4选一模拟开关1和双4选一模拟开关2，每个双4选一模拟开关包含两个通道，分别为第1组通道和第2组通道，每组通道为4个输入端和1个输出端，双4选一模拟开关1第一组通道的输入端为1-4端，双4选一模拟开关1的第二组通道的输入端为5-8端，接口对应关系为：4路刹车指令信号输入至双四选一模拟开关1的第1组四选一开关，2路机轮速度信号和2路刹车压力信号输入至双四选一模拟开关1的第2组四选一开关，2路伺服阀电压信号、2路伺服阀电流信号输入至双四选一模拟开关2的第1组四选一开关，双四选一模拟开关2的第2组四选一开关为预留接口；每个双4选一模拟开关集成了两组通道联动的4选一模拟开关，每个4选一模拟开关的输出逻辑为：
4选一模拟开关内两个通道的选择信号P0和P1的电平状态均为低电平时，双4选一模拟开关内两个输出端分别与每组通道的第一个输入端连接，即两个输出端分别与输入端1和5相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态分别为低电平和高电平时，双4选一模拟开关内两个输出端分别与每组通道的第二个输入端连接，即两个输出端分别与输入端2和6相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态分别为高电平和低电平时，双4选一模拟开关内两个输出端分别与每组通道的第三个输入端连接，即两个输出端分别与输入端3和7相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态均为高电平时，双4选一模拟开关内两个输出端分别与每组通道的第四个输入端连接，即两个输出端分别与输入端4和8相连；
通过DSP芯片控制2个通道的选择信号P0、P1的高低电平，实现1～4通道的选通输出，采用两个4选一模拟开关实现12路模拟量信号的分时采集，两个双4选一模拟开关的4路输出信号分别接到AD7656模数转换芯片的1～4通道输入端，5、6通道为预留接口(可根据系统实际输入信号数量进行扩展使用)。
所述DSP和CPLD的数据采集系统采用AD7656芯片的并行接口，将AD7656芯片的PAR/SER引脚置低电平，16bit模式，即将AD7656芯片的W/B引脚置低电平；AD7656外接2.5V基准电压，使得采样信号的幅值在±10V之间(RANGE＝±4×基准电压)(通过配置AD7656芯片的HW/SW引脚为低电平，REFEN/WR引脚为低电平，RANGE引脚为低电平实现)，匹配信号调理电路输出的电压范围。AD7656工作在并行接口模式下，按照元器件手册规定的时序图设计CONVST信号、CS信号、RD信号的时序。其中转换时间tCONVERT典型值为3μs，采样时间tACQ≤550ns，读取RD的时间≥36ns。
AD7656芯片的转换起始使能信号有3个，其中CONVEST A控制第1/2通道、CONVESTB控制第3/4通道、CONVEST C控制第5/6通道，在CPLD电路设计时，CONVEST A/B/C 3个使能信号通过硬线连接在一起，每次AD7656芯片转换启动对应全部6个通道的同步采样，在采样的过程中CPLD保持CONVEST为高电平；在采样过程中，AD7656发出的采样标识BUSY信号为高电平，采样结束后，BUSY变为低电平；BUSY信号的下降沿触发DSP芯片进入外部模拟量采集读取中断，DSP第1次使能RD信号(下降沿使能)，通过16位数据总线将AD7656芯片第1通道数据转换结果读取到DSP相应的存储地址中，第2次使能RD信号，通过16位数据总线将AD7656芯片第2通道数据转换结果读取到DSP相应的存储地址中，依次类推，使能6次RD信号，完成AD7656的全部6个通道的数据读取。
产品数据采集的控制流程如图2所示，上电后，首先要完成各部分的初始化工作，主要步骤如下：
1)DSP内部状态寄存器、通用GPIO口、中断及相应外设的初始化配置，配置NMI中断触发为下降沿触发，并使能该中断。
2)通过DSP向CPLD发出初始化信号，由CPLD完成对AD7656数模转换芯片的工作模式设置。
初始化完成后，置位双4选一模拟开关的通道选择为一通道；采样启动进入采样阶段，此时AD7656数模转换芯片的转换标志BUSY信号持续高电平，DSP可正常运行其他程序。当AD7656数模转换芯片完成全部6个通道的数据采样后，转换BUSY标识会由高变低，该下降沿触发DSP进入外部模拟量采集读取中断，DSP执行模拟量数据读取操作，将A/D采样结果按顺序存放到存储空间，完成第一组数据的采集。随后分别将双4选一模拟开关的通道选择为二、三、四通道，完成其他三组数据的采集。

Claims (4)

1.一种基于DSP和CPLD的数据采集系统，其特征在于：
所述的基于DSP和CPLD的数据采集系统，包含信号调理电路、双4选一模拟开关、AD7656芯片、CPLD复杂可编程逻辑芯片和DSP芯片；其中信号调理电路采集输入信号的外部模拟量，外部模拟量经信号调理电路后进入双4选一模拟开关，双4选一模拟开关将电压信号分时输出至AD7656芯片；AD7656芯片为6通道16位模数转换芯片，对输入电压信号完成数字量的转换，数字量通过16位数据总线传输至DSP芯片；DSP和CPLD对AD7656芯片进行时序控制，包括AD7656芯片状态配置、数据转换起始控制和读使能控制。
2.根据权利要求1所述的一种基于DSP和CPLD的数据采集系统，其特征在于：
所述基于DSP和CPLD的数据采集系统，输入的外部模拟量包括4路刹车指令信号、2路机轮速度信号、2路刹车压力信号、2路伺服阀电压信号和2路伺服阀电流信号共12路信号，外部模拟量信号经过信号调理电路处理后分别输入至两个双4选一模拟开关，双4选一模拟开关包含双4选一模拟开关1和双4选一模拟开关2，每个双4选一模拟开关包含两个通道，分别为第1组通道和第2组通道，每组通道为4个输入端和1个输出端，双4选一模拟开关1第一组通道的输入端为1-4端，双4选一模拟开关1的第二组通道的输入端为5-8端，接口对应关系为：4路刹车指令信号输入至双四选一模拟开关1的第1组四选一开关，2路机轮速度信号和2路刹车压力信号输入至双四选一模拟开关1的第2组四选一开关，2路伺服阀电压信号、2路伺服阀电流信号输入至双四选一模拟开关2的第1组四选一开关，双四选一模拟开关2的第2组四选一开关为预留接口；每个双4选一模拟开关集成了两组通道联动的4选一模拟开关，每个4选一模拟开关的输出逻辑为：
4选一模拟开关内两个通道的选择信号P0和P1的电平状态均为低电平时，双4选一模拟开关内两个输出端分别与每组通道的第一个输入端连接，即两个输出端分别与输入端1和5相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态分别为低电平和高电平时，双4选一模拟开关内两个输出端分别与每组通道的第二个输入端连接，即两个输出端分别与输入端2和6相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态分别为高电平和低电平时，双4选一模拟开关内两个输出端分别与每组通道的第三个输入端连接，即两个输出端分别与输入端3和7相连；
4选一模拟开关内两个通道的选择信号P0和P1的电平状态均为高电平时，双4选一模拟开关内两个输出端分别与每组通道的第四个输入端连接，即两个输出端分别与输入端4和8相连；
通过DSP芯片控制2个通道的选择信号P0、P1的高低电平，实现1～4通道的选通输出，采用两个4选一模拟开关实现12路模拟量信号的分时采集，两个双4选一模拟开关的4路输出信号分别接到AD7656模数转换芯片的1～4通道输入端，5、6通道为预留接口。
3.根据权利要求1所述的一种基于DSP和CPLD的数据采集系统，其特征在于：
所述DSP和CPLD的数据采集系统采用AD7656芯片的并行接口，将AD7656芯片的PAR/SER引脚置低电平，16bit模式，即将AD7656芯片的W/B引脚置低电平；AD7656外接2.5V基准电压，使得采样信号的幅值在±10V之间，匹配信号调理电路输出的电压范围。
4.根据权利要求1所述的一种基于DSP和CPLD的数据采集系统，其特征在于：
所述AD7656芯片的转换起始使能信号有3个，其中CONVEST A控制第1/2通道、CONVESTB控制第3/4通道、CONVEST C控制第5/6通道，在CPLD电路设计时，CONVEST A/B/C 3个使能信号连接在一起，每次AD7656芯片转换启动对应全部6个通道的同步采样，在采样的过程中CPLD保持CONVEST为高电平；在采样过程中，AD7656发出的采样标识BUSY信号为高电平，采样结束后，BUSY变为低电平；BUSY信号的下降沿触发DSP芯片进入外部模拟量采集读取中断，DSP第1次使能RD信号，通过16位数据总线将AD7656芯片第1通道数据转换结果读取到DSP相应的存储地址中，第2次使能RD信号，通过16位数据总线将AD7656芯片第2通道数据转换结果读取到DSP相应的存储地址中，依次类推，使能6次RD信号，完成AD7656的全部6个通道的数据读取。
CN201910951945.4A 2019-10-09 2019-10-09 一种基于dsp和cpld的数据采集系统 Pending CN110632879A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910951945.4A CN110632879A (zh) 2019-10-09 2019-10-09 一种基于dsp和cpld的数据采集系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910951945.4A CN110632879A (zh) 2019-10-09 2019-10-09 一种基于dsp和cpld的数据采集系统

Publications (1)

Publication Number Publication Date
CN110632879A true CN110632879A (zh) 2019-12-31

Family

ID=68975808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910951945.4A Pending CN110632879A (zh) 2019-10-09 2019-10-09 一种基于dsp和cpld的数据采集系统

Country Status (1)

Country Link
CN (1) CN110632879A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613260A (zh) * 2020-04-14 2020-09-01 恒信大友（北京）科技有限公司 一种数字信号处理电路及方法
CN113704170A (zh) * 2021-07-30 2021-11-26 浪潮电子信息产业股份有限公司 一种芯片工作模式控制方法、系统及介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613260A (zh) * 2020-04-14 2020-09-01 恒信大友（北京）科技有限公司 一种数字信号处理电路及方法
CN111613260B (zh) * 2020-04-14 2022-08-19 恒信大友（北京）科技有限公司 一种数字信号处理电路及方法
CN113704170A (zh) * 2021-07-30 2021-11-26 浪潮电子信息产业股份有限公司 一种芯片工作模式控制方法、系统及介质
CN113704170B (zh) * 2021-07-30 2024-02-09 浪潮电子信息产业股份有限公司 一种芯片工作模式控制方法、系统及介质

Similar Documents

Publication Publication Date Title
CN110632879A (zh) 一种基于dsp和cpld的数据采集系统
CN110579642A (zh) 基于Zynq的机载交流电多路并行采集处理系统
CN104062937B (zh) 64路低速高精度模拟采集实现方法
CN106996847A (zh) 一种多通道压力采集系统
CN111965447B (zh) 一种硬件可组态的模拟信号综合测试系统
US8775694B2 (en) ADC sequencing
CN104503931A (zh) 一种多路模拟信号采集方法
CN210776251U (zh) 一种基于dsp和cpld的数据采集系统
CN106059584A (zh) 一种采样电路和提高采样电路采样分辨率的方法
CN108829006A (zh) 可选择性输出电压或电流的模拟量输出装置和方法
CN113489493A (zh) 模数转换器分时复用控制系统及其分时复用方法
CN102262172B (zh) 电力监测装置
CN110940909A (zh) 集成电路直流参数测试的测量单元电路
CN111158280B (zh) 一种高精度模数转换器熔丝自动烧录系统及方法
CN116865760A (zh) 多重多通道adc的控制电路及微控制器
US8174419B2 (en) Analog-digital converter and corresponding system and method
CN108052039A (zh) 无人机舵机控制系统
CN109845111A (zh) Ad转换装置
CN108616278B (zh) 一种离散量、模拟量归一化采集电路及方法
CN110166053B (zh) 高精度逐次逼近型8位模数转换装置及其控制方法
CN110045911B (zh) 模数转换控制电路及单片机模数转换电路
CN212256073U (zh) 一种基于fpga的多通道数据采集卡
CN106027054A (zh) 一种逐次逼近型模数转换器及时序控制方法
CN104660263B (zh) 一种低功耗模数转换器
CN109932940A (zh) 多通道信号同步采集存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination