CN110611028A - 具有改善的保持性和热稳定性的垂直自旋转移矩器件 - Google Patents

具有改善的保持性和热稳定性的垂直自旋转移矩器件 Download PDF

Info

Publication number
CN110611028A
CN110611028A CN201910401475.4A CN201910401475A CN110611028A CN 110611028 A CN110611028 A CN 110611028A CN 201910401475 A CN201910401475 A CN 201910401475A CN 110611028 A CN110611028 A CN 110611028A
Authority
CN
China
Prior art keywords
layer
magnetic material
material layer
electrode
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910401475.4A
Other languages
English (en)
Inventor
A·史密斯
J·布罗克曼
T·拉赫曼
D·韦莱特
安德鲁·史密斯
J·A·维纳斯科
J·奥丹尼尔
C·维甘德
O·戈隆茨卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110611028A publication Critical patent/CN110611028A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明讨论了用于垂直自旋转移矩存储器(pSTTM)器件的材料堆叠体、采用这样的材料堆叠体的pSTTM器件和计算平台、以及它们的形成方法。所述材料堆叠体包括在保护层上的主要为钨的包覆层,所述保护层又在磁性结堆叠体之上的氧化物帽盖层上。所述包覆层减少了氧化物帽盖层的氧解离,以提高热稳定性和保持性。

Description

具有改善的保持性和热稳定性的垂直自旋转移矩器件
背景技术
诸如自旋转移矩存储器(STTM)器件的磁性存储器器件包括用于切换和检测存储器的状态的磁性隧道结(MTJ)。MTJ包括通过阻挡层分开的固定磁体和自由磁体,以使得固定磁体和自由磁体具有垂直磁各向异性(PMA)(处于衬底和/或MTJ层的平面外)。在检测存储器状态时,通过固定磁体和自由磁体的相对磁化来确立存储器的磁性隧道结电阻。在磁化方向平行时,磁性隧道结电阻处于低状态,并且在磁化方向反平行时,磁性隧道结电阻处于高状态。通过在保持固定磁体的磁化方向(如名称所暗示的,固定的)的同时改变自由磁体的磁化方向而向存储器提供或写入相对磁化方向。通过使经由固定磁体极化的驱动电流通过自由磁体来改变自由磁体的磁化方向。
具有PMA的MTJ器件具有获得高密度存储器的可能性。然而,将这样的器件缩放至更高的密度在器件的热稳定性和保持性方面会有困难。更大的热稳定性有利地与更长的存储器元件非易失性寿命相关联。更大的保持性有利地与非易失性存储器保持其状态(平行或反平行)的更少故障相关联。随着继续缩放至更小尺寸,维持足够的热稳定性和保持性变得更加困难。
附图说明
在附图中通过举例方式而非通过限制方式对本文描述的材料进行了例示。为了图示的简单和清晰起见,图中所示元件未必是按比例绘制的。例如,为了清楚起见,一些元件的尺寸可能相对于其它元件被放大。此外,在认为适当的地方,在附图之间重复附图标记以指示对应或类似的元件。在附图中:
图1示出了用于垂直STTM器件的材料层堆叠体的截面图;
图2示出了用于垂直STTM器件的包括示例性多层自由磁性材料层的材料层堆叠体的截面图;
图3示出了用于垂直STTM器件的包括示例性合成反铁磁(SAF)层的材料层堆叠体的截面图;
图4示出了用于垂直STTM器件的包括多层自由磁性材料层和合成反铁磁层的材料层堆叠体的截面图;
图5示出了示出用于制作磁性隧道结器件结构的示例性过程的流程图;
图6A、6B、6C、6D示出了在执行特定制作操作时的示例性磁性隧道结器件结构的侧视图;
图7示出了包括具有主要为钨的包覆层的磁性隧道结器件结构的非易失性存储器器件的示意图;
图8示出了包括图7的示例性磁性隧道结器件结构的示例性截面管芯布局;
图9示出了一种系统,其中,移动计算平台和/或数据服务器机器采用具有主要为钨的包覆层的磁性隧道结器件;以及
图10示出了全部根据本公开的至少一些实施方式布置的计算装置的功能框图。
具体实施方式
现在将参考附图描述一个或多个实施例或实施方式。虽然对具体配置和布置进行了讨论,但应当理解,这只是出于示例性目的而进行的。相关领域技术人员将认识到可以采用其它配置和布置而不脱离本说明书的精神和范围。对于相关领域技术人员而言,显然还可以将本文描述的技术和/或布置用到除了本文描述的那些之外的各种各样的其它系统和应用中。
在下面的具体实施方式中参考形成其部分的附图,其中,可以通篇以类似的附图标记表示类似的部分,以指示对应或者相似的元件。应当认识到,为了图示的简单和清晰起见,图中所示的元件未必是按比例绘制的。例如,为了清楚起见,所述元件中的一些元件的尺寸可能相对于其它元件被放大。此外,应当理解,可以利用其它实施例并且可以做出结构和逻辑上的改变,而不脱离所要求保护的主题的范围。还应当指出,例如,上、下、顶部、底部、之上、之下等方向和参考可以用于方便对附图和实施例的讨论,而并非旨在限制所要求保护的主题的应用。因此,不应从限定的意义上理解下文的具体实施方式,并且所要求保护的主题的范围由所附权利要求及其等同物限定。
在下文的描述中阐述了很多细节,然而,对本领域技术人员将显而易见的是,可以在没有这些具体细节的情况下实践本发明。在一些实例中,公知的方法和装置以方框图的形式示出而非详细示出,以避免使本发明难以理解。整个说明书中所提到的“实施例”或者“在一个实施例中”意味着结合实施例所描述的特定特征、结构、功能或特性包括在本发明的至少一个实施例中。因此,整个说明书中多处出现短语“在实施例中”不一定是指本发明的相同实施例。此外,可以在一个或多个实施例中按照任何适当方式将特定特征、结构、功能或特性组合。例如,可以使第一实施例与第二实施例组合,只要这两个实施例未被指明为相互排斥即可。
术语“耦合”和“连接”连同它们的派生词在本文中可以用于描述部件之间的结构关系。应当理解,这些术语并非旨在彼此同义。相反,在特定实施例中,“连接”可以用于指示两个或更多元件相互直接物理或电接触。“耦合”可以用于指示两个或更多元件相互直接或者间接(其间具有其它居间元件)物理或电接触,和/或者两个或更多元件相互协同操作或交互(例如,就像处于因果关系中)。
文中使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”是指一个材料层或部件相对于其它层或部件的相对位置。例如,设置在另一层之上或者之下的一个层可以与所述另一层直接接触,或者可以具有一个或多个居间层。此外,设置在两个层之间的一个层可以与所述两个层直接接触,或者可以具有一个或多个居间层。相比之下,第二层“上”的第一层与第二层直接接触。类似地,除非另行明确指出,否则设置在两个特征之间的一个特征可以与相邻特征直接接触,或者可以具有一个或多个居间特征。此外,术语“基本上”、“接近”、“大约”、“近于”和“左右”一般是指处于目标值的+/-10%内。本文使用的术语“层”可以包括单一材料或者多种材料。
本文中参考磁体所使用的术语“自由”或“非固定”是指在施加外部场或外力(例如,奥斯特场、自旋矩等)时其磁化方向可以沿其易轴发生改变的磁体。相反,本文中参考磁体所使用的术语“固定”或“钉扎”是指其磁化方向沿轴被钉扎或固定并且不会由于施加外场(例如,电场、奥斯特场、自旋矩)而改变的磁体。如本文所使用的,垂直磁化磁体(或者垂直磁体或者具有垂直磁各向异性(PMA)的磁体)是指具有基本上垂直于磁体或器件的平面的磁化的磁体。例如,磁体具有的磁化在z向上相对于器件的x-y平面在90(或270)度+/-20度的范围内。此外,术语“器件”根据该术语使用的上下文可以总体上指代设备。例如,器件可以指层或结构的堆叠体、单个结构或层、具有有源和/或无源元件的各种结构的连接等。通常,器件是具有沿x-y-z笛卡尔坐标系的x-y方向的平面以及沿z方向的高度的三维结构。器件的平面还可以是包括所述器件的设备的平面。
下文描述与磁性隧道结器件有关的磁性隧道结设备、器件、系统、计算平台、材料堆叠体和方法,所述磁性隧道结器件具有通过隧道阻挡层分开的自由磁层和固定磁层的MTJ堆叠体以及处于自由磁体上的氧化物层之上的主要为钨的包覆层。
如上所述,可能有利的是提供具有提高的热稳定性和保持性的磁性隧道结器件或者随着器件的缩放而以适当的操作水平来保持这样的特性。在一些实施例中,磁性结器件包括磁性隧道结,所述磁性隧道结具有通过阻挡层分开的固定磁体层和自由磁体层,使得固定磁体层和自由磁体层具有垂直磁各向异性(PMA)。PMA是通过基本上垂直于固定磁体层和自由磁体层的平面(并且与其厚度在一条线上)的磁易轴来表征的。这样的PMA可以与相对于层的平面平行或处于平面内的平面内磁各向异性形成对照。固定磁体层和自由磁体层的垂直磁各向异性可以是基于层的厚度和/或层与其相应的邻接材料的界面而提供或建立的。此外,磁性隧道结器件包括处于自由磁体层上的用于提高自由磁体层的性能的氧化物层、以及氧化物层上的保护层。保护层包括铁,并且其在后续层的沉积期间保护氧化物层。磁性隧道结器件还包括保护层上的主要为钨的包覆层。如本文所使用的,术语“主要”指示主要成分是层或材料中的最大比例的成分。在一些实施例中,包覆层是纯钨或者接近纯钨(例如,高于99%的钨或更多的钨)。
钨包覆层可以代替以前的钽材料,以提高器件的热稳定性和保持性。钨可以具有相对较低的氧亲和力(低于钽的氧亲和力),并且可以使氧保留在先前讨论的氧化物层中。这样的氧保持性维持了自由磁体层与氧化物层(其在一些实施例中为氧化镁)的界面处的铁-氧键,以保留自由磁体层(例如,器件的存储层)中的PMA,否则在氧损失时PMA将被耗尽。例如,自由磁体层的PMA是由于自由磁体层的材料成分和结构、自由磁体层的厚度以及自由磁体层与堆叠体中的直接相邻材料的界面。通过维持自由磁体层与氧化物层的界面处的氧,自由磁体层的PMA得到提高,存储器器件的诸如热稳定性、保持性等重要性能特性也得到了提高。
图1示出了根据本公开的至少一些实施方式布置的用于垂直STTM器件的材料层堆叠体100的截面图。例如,材料层堆叠体100可以被并入MTJ器件中。材料层堆叠体100可以被表征为磁性隧道结器件结构。如所示,材料层堆叠体100包括衬底101之上的端子电极102(例如,底部电极BE)。固定磁性材料层103在端子电极102上或者之上。固定磁性材料层103可以包括单一固定磁性材料或者固定磁性材料的堆叠体。如所示,隧道阻挡层104在固定磁性材料层103上或者之上(并且在固定磁性材料层103和自由磁性材料层105之间)。自由磁性材料层105在隧道阻挡层104上或者之上。自由磁性材料层105可以包括单一自由磁性材料或者通过居间金属耦合材料层磁性耦合的自由磁性材料的堆叠体。可以被表征为氧化物帽盖层的氧化物层106在自由磁性材料层105上。在一些实施例中,自由磁性材料层105是MgO、VO、WO、TaO、HfO或MoO之一或其组合。保护层107在氧化物层106上或者之上,并且在后续层的沉积期间保护氧化物层106。主要为钨的包覆层108在保护层107之上,并且提供减少的从氧化物层106的氧去除或者没有氧去除,以实现提高的器件性能,如本文进一步所讨论的。端子电极109(例如,顶部电极TE)在钨包覆层108上或之上。要注意的是,在一些实施例中,可以颠倒材料层102-109的顺序,和/或材料层102-109可以从拓扑结构特征侧壁横向延伸。
如所示,材料层堆叠体100提供了垂直磁性系统,使得磁性材料层103、105的磁易轴在z方向上处于衬底101的平面之外。固定磁性材料层103可以由适于维持固定磁化方向的任何材料或者材料堆叠体构成,而自由磁性材料层105可以由相对于固定磁性材料层103在磁性上更软(例如,磁化可能更容易旋转至平行状态和反平行状态)的任何材料或者材料堆叠体构成。固定磁性材料层103可以被表征为固定磁体、固定磁体层或者固定磁性堆叠体。
在一些实施例中,材料层堆叠体100基于CoFeB/MgO系统,其包括由CoFeB构成的固定磁性材料层103、由MgO构成的隧道阻挡层104以及由CoFeB构成的自由磁性材料层105。也就是说,在一些实施例中,固定磁性材料层103包括Co、Fe和B中的一者或多者,隧道阻挡层104包括Mg和O中的一者或多者,并且自由磁性材料层105包括Co、Fe和B中的一者或多者。在一些实施例中,所有的CoFeB都具有体心立方(BCC)(001)平面外织构,使得本文的织构是指MTJ结构101的层内的晶体学取向的主要分布。在一些实施例中,CoFeB磁性材料层103、105是富铁合金,以用于提高磁性垂直度。例如,富铁合金是具有的铁比钴更多的合金。其它磁性材料系统可以用于固定磁性材料层103和/或自由磁性材料层105,例如,Co、Fe、Ni系统。
在一些实施例中,自由磁性材料层105为CoFeB。在一些实施例中,自由磁性材料层105具有处于1到2.5nm的范围内的厚度。例如,具有小于2.5nm的厚度的自由磁性材料层105表现出PMA。在一些实施例中,自由磁性材料层105具有处于0.6到1.6nm的范围内的厚度。此外,可以由自由磁性材料层105与隧道阻挡层104之间和自由磁性材料层105与氧化物层106之间的铁-氧杂化来提供界面PMA。在一些实施例中,固定磁性材料层103具有处于0.1到1nm的范围内的厚度。在一些实施例中,自由磁性材料层105具有小于固定磁性材料层103的厚度的厚度。在实施例中,固定磁性材料层103由CoFeB的单层构成。在实施例中,固定磁性材料层103具有处于2到3nm的范围内的厚度。如所讨论的,固定磁性材料层103和自由磁性材料层105具有PMA,并且当自由磁性材料层105中的磁化方向与固定磁性材料层103中的磁化方向反平行(相反)时,材料层堆叠体100处于高电阻状态,并且当自由磁性材料层105中的磁化方向与固定磁性材料层103中的磁化方向平行时(如所示),材料层堆叠体100处于低电阻状态。当通过固定磁性材料层103、隧道阻挡层104和自由磁性材料层105的自旋极化电子电流引起自由磁性材料层105中的磁化方向的改变时,产生状态改变。自由磁性材料层105可以被表征为自由磁体、自由磁体层或者自由磁性堆叠体。
隧道阻挡层104由适于允许具有多数自旋的电流通过该层、同时阻碍具有少数自旋的电流(例如,自旋过滤器)的材料或材料堆叠体构成。在一些实施例中,隧道阻挡层104是或者包括氧化镁(MgO)。在一些实施例中,隧道阻挡层104是或者包括氧化铝镁(MgAlO)。在一些实施例中,隧道阻挡层104是或者包括氧化铝(Al2O3)。隧道阻挡层104可以提供用于自由磁性材料层105和/或固定磁性材料层103的固相外延的结晶结构(例如,具有(001)织构的BCC)。隧道阻挡层104可以被表征为阻挡层、隧道层或氧化物层。
材料层堆叠体100还包括设置在磁性隧道结111的自由磁性材料层105上或之上的氧化物层106。在实施例中,氧化物层106是或者包括MgO,使得氧化物层包括Mg和O。在一些实施例中,氧化物层106是或包括VO、WO、TaO、HfO或MoO中的一者或多者。在一个实施例中,氧化物层106具有不小于2nm的厚度。在实施例中,氧化物层106具有处于1.5到4nm的范围内的厚度。在实施例中,氧化物层106具有处于0.3到1.5nm的范围内的厚度。值得注意的是,氧化物层106为自由磁性材料层105和氧化物层106的界面112处的氧-铁杂化提供了氧的来源。界面112处的这种氧-铁杂化提供了自由磁性材料层105中的界面垂直各向异性。如所讨论的,维持界面垂直各向异性相对于自由磁性材料层105处的热稳定性和保持性提高了材料层堆叠体100的性能。具体而言,通过提供主要为钨的包覆层108,相对于这种层的其它材料选择维持了界面112处的氧。例如,氧化物层106附近(乃至在保护层107相对侧)具有高氧亲和力的钽可能不利地成为氧吸取器,从而使氧化物层106在界面112处变得氧不足,这导致自由磁性材料层105处的不良PMA以及材料层堆叠体100的至少在热稳定性和保持性方面的不良性能。
继续参考图1,保护层107在氧化物层106上或之上。保护层107为氧化物层106提供阻挡以抵抗(例如)在后续层(例如,钨包覆层108)的沉积期间的直接物理溅射损伤。在一些实施例中,保护层107为合金,所述合金所具有的个体构成原子具有比钨包封层108的材料的原子质量更低的原子质量(例如,保护层107的每种构成原子具有比钨的原子质量更低的原子质量)。在一些实施例中,保护层107具有处于0.3到1.5nm的范围内的厚度。在实施例中,保护层107是CoFeB材料。在实施例中,保护层107包括Co、Fe和B中的一者或多者。在实施例中,保护层107具有钴和铁的化学计量比和某一厚度,以使CoFeB是非磁性的。在实施例中,保护层107包括钴和铁,并且值得注意的是其不包括硼。此外,保护层107的厚度被提供为防止在钨包覆层108的沉积期间的损伤,如所讨论的。
钨包覆层108在保护层107上或之上。如所讨论的,钨包覆层108主要为钨(即,在包覆层108中具有最高比例的成分是钨)。在一些实施例中,钨包覆层108是纯钨或者接近纯钨。在实施例中,钨包覆层108按重量有不少于95%的钨(即,钨包覆层108中的钨的质量分数不少于95%)。在实施例中,钨包覆层108按重量有不少于99%的钨。在实施例中,钨包覆层108按重量有不少于99.9%的钨。在一些实施例中,钨包覆层108值得注意的是其没有钽。具体而言,钨包覆层108可以在保护层107上提供无钽厚度。钨包覆层108可以被表征为钨保护层、钨包覆物等。
钨包覆层108可以具有任何适当厚度。在实施例中,钨包覆层108具有处于0.5到5nm的范围内的厚度(例如,不小于0.5nm并且不大于5nm)。在实施例中,钨包覆层108具有大约4nm的厚度(例如,不小于3.8nm并且不大于4.2nm)。在实施例中,钨包覆层108具有大约3nm的厚度(例如,不小于2.8nm并且不大于3.2nm)。在实施例中,钨包覆层108具有大约2nm的厚度(例如,不小于1.8nm并且不大于2.2nm)。在实施例中,钨包覆层108具有不小于2nm并且不大于2.5nm的厚度。具体而言,本发明人发现,钨包覆层108的厚度从4nm减小到3nm到2nm为材料层堆叠体100的大部分尺寸(例如,x和y维度的尺寸,使得y维度进入页面)提供改善的保持性(例如,较少的故障位)。例如,对于具有处于大约5到100nm的范围内的直径(例如,在x或y维度内,其中,y在图1中从页面出来)的圆形器件而言,具有不大于2.5nm的厚度的钨包覆层108是有利的。上文描述的钨包覆层108的厚度可以在提供本文讨论的益处的同时对材料层堆叠体100的电阻率没有太大影响。此外,在使用钽时,可能有利的是提供具有双层结构的端子电极109,使得钌层在钨包覆层108上,并且钽层在钌层上。值得注意的是,所讨论的钌层没有钽。在实施例中,钌层具有处于2到8nm的范围内的厚度,其中,大约5nm的厚度尤为有利,并且钽层具有处于3到10nm的范围内的厚度,其中,大约6nm的厚度尤为有利。
端子电极102、109可以包括任何适当的导电材料。在实施例中,端子电极102由适于与材料层堆叠体100的固定磁性材料层103电接触的材料或材料堆叠体构成。在一些实施例中,端子电极102是在拓扑结构上平滑的电极。在实施例中,端子电极102由与钽层交错的钌层构成。在实施例中,端子电极102是氮化钛。在实施例中,端子电极102具有处于20到50nm的范围内的厚度。在实施例中,端子电极109包括钌、钽或氮化钛中的一者或多者。在实施例中,端子电极109包括适于提供硬掩模的材料,所述硬掩模用于对材料层堆叠体100进行蚀刻以形成pSTTM器件。在实施例中,端子电极109具有处于30到70nm的范围内的厚度。在实施例中,端子电极102、109是相同金属。端子电极102、109可以被表征为电极、电极层、金属电极等。
在操作中,采用材料层堆叠体100或者本文讨论的任何其它材料层堆叠体的pSTTM器件充当可变电阻器,其中,器件的电阻如所讨论的在高状态(反平行磁化)和低状态(平行磁化)之间切换,其中,切换是通过使临界量的自旋极化电流通过以将自由磁层的磁化取向改变为与固定磁层的磁化对齐而实现的。通过改变电流的方向,可以使自由磁层中的磁化反向。由于自由磁层不需要电力来保持相对磁化取向,因而pSTTM是非易失性存储器。
图2示出了根据本公开的至少一些实施方式布置的用于垂直STTM器件的包括示例性多层自由磁性材料层的材料层堆叠体200的截面图。例如,材料层堆叠体200可以被并入本文讨论的任何MTJ器件中。本文中,采用类似的附图标记标示类似的材料和部件。值得注意的是,相对于材料层堆叠体100,材料层堆叠体200至少包括通过居间金属耦合层202耦合至自由磁性材料层105的第二自由磁性材料层205。也就是说,金属耦合层202在自由磁性材料层105上或之上,并且第二自由磁性材料层205在金属耦合层202上或之上。包括金属耦合层202和第二自由磁性材料层205增加了磁性隧道结211内的材料界面的数量(相对于磁性隧道结111),这提高了磁性隧道结211中的总体界面垂直各向异性。
第二自由磁性材料层205可以包括关于自由磁性材料层105讨论的任何材料和特性。在实施例中,自由磁性材料层105和自由磁性材料层205两者都是或者包括CoFeB。在实施例中,自由磁性材料层105和自由磁性材料层205是CoFeB,并且自由磁性材料层105具有比第二自由磁性材料层205的厚度更大的厚度。在实施例中,CoFeB自由磁性材料层105具有处于0.5到2nm的范围内的厚度,并且CoFeB第二自由磁性材料层205具有处于0.3到1.5nm的范围内的厚度。在一些实施例中,金属耦合层202是或者包括过渡金属,例如但不限于钨、钼、钒、铌或铱。在一些实施例中,金属耦合层202具有处于0.1到1nm的范围内的厚度。
图3示出了根据本公开的至少一些实施方式布置的用于垂直STTM器件的包括示例性合成反铁磁(SAF)层301的材料层堆叠体300的截面图。例如,材料层堆叠体300可以被并入本文讨论的任何MTJ器件中。值得注意的是,相对于材料层堆叠体100,材料层堆叠体300包括处于端子电极102和固定磁性材料层103之间的合成反铁磁层301。也就是说,合成反铁磁层301在端子电极上或之上,并且固定磁性材料层103在合成反铁磁层301上或之上。包括合成反铁磁层301提高了固定磁性材料层103对意外翻转的恢复力。
在实施例中,自由磁性材料层105和固定磁性材料层103具有相似的厚度,并且在没有合成反铁磁层301的情况下,用以改变自由磁性材料层105的磁化取向(例如,从平行到反平行,或反之)的注入的电子自旋电流还将影响固定磁性材料层103的磁化。包括合成反铁磁层301使得固定磁性材料层103对取向的改变有抵抗力,以使得自由磁性材料层105和固定磁性材料层103可以具有相似的厚度,同时仍然提供固定磁性材料层103的固定磁化特性。在一些实施例中,自由磁性材料层105和固定磁性材料层103具有不同厚度(例如,固定磁性材料层103更厚),并且合成反铁磁层301提高了固定磁性材料层103对磁化方向中的不希望出现的意外改变的恢复力。在实施例中,合成反铁磁层301包括处于第一磁层和第二磁层之间的非磁层。在一些实施例中,第一磁层和第二磁层均包括诸如但不限于钴、镍、铂或钯的金属。在实施例中,第一磁层和第二磁层之间的非磁层是或者包括钌。在实施例中,第一磁层和第二磁层之间的非磁层是具有处于0.4到1nm的范围内的厚度的钌。
图4示出了根据本公开的至少一些实施方式布置的用于垂直STTM器件的包括多层自由磁性材料层和合成反铁磁层的材料层堆叠体400的截面图。例如,材料层堆叠体400可以被并入本文讨论的任何MTJ器件中。值得注意的是,相对于材料层堆叠体100,材料层堆叠体400至少包括通过居间金属耦合层202耦合至自由磁性材料层105的第二自由磁性材料层205以及处于端子电极102和固定磁性材料层103之间的合成反铁磁层301。也就是说,金属耦合层202在自由磁性材料层105上或之上,并且第二自由磁性材料层205在金属耦合层202上或之上,并且合成反铁磁层301在端子电极上或之上,并且固定磁性材料层103在合成反铁磁层301上或之上。如关于图2和图3所讨论的,包括金属耦合层202和第二自由磁性材料层205提高了磁性隧道结211中的总体界面垂直各向异性,并且包括合成反铁磁层301提高了固定磁性材料层103对意外翻转的恢复力。
图5示出了示出根据本公开的至少一些实施方式布置的用于制作磁性隧道结器件结构的示例性过程500的流程图。例如,过程500可以被实施为制作如本文所讨论的材料层堆叠体100、200、300和400中的任何材料层堆叠体和/或包括这样的材料层堆叠体的存储器器件。在所例示的实施方式中,过程500可以包括由操作501-512所示的一项或多项操作。然而,本文的实施例可以包括附加的操作,可以省略某些操作,或者可以按照所提供的顺序以外的顺序执行操作。在实施例中,过程500可以在如本文进一步联系图6A-6D所讨论的衬底101之上制作磁性隧道结器件结构650。
过程500可以开始于操作501,其中,可以接收衬底以进行处理。衬底可以包括任何适当衬底,例如,硅晶片等。在一些实施例中,衬底包括基础器件,例如,晶体管和/或电连接器等。在实施例中,可以如联系图6A-6D所讨论的接收并处理衬底101。
处理可以在操作502-509处继续,所述操作可以被共同表征为设置或沉积操作513。在操作502-509中的每者中,可以将所指示的层(操作502处的端子电极层和任选的SAF层、操作503处的固定磁性材料层、操作504处的隧道阻挡层、操作505处的自由磁性材料层以及任选的金属耦合层和任选的第二自由磁性材料层、操作506处的氧化物帽盖层、操作507处的保护层、操作508处的主要为钨的包覆层、以及操作509处的端子电极层)设置到在前一操作所设置的一个或多个层上或之上(或者用于在操作502所设置的端子电极层的接收衬底之上)。
所指示的层中的每者可以是使用诸如沉积技术的任何适当的一种或多种技术设置的。在实施例中,所述层中的一个、一些或全部是使用物理气相沉积(溅射沉积)技术沉积的。应当认识到,这样的层可以被沉积到在前一操作所设置的层上(或者用于在操作502所设置的端子电极层的接收衬底上),或者一个或多个居间层可以处于在当前操作所设置的层和在前一操作所设置的层之间。此外,所述层中的一些可以是任选的。在实施例中,在操作513所设置的层是原位(例如,在适当位置上且在操作之间没有移动或变更)沉积的,而在这样的沉积之间不使层暴露至大气环境。例如,在操作513设置的层可以是使用顺序原位物理气相沉积而沉积的。
例如,在操作502,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将端子电极层(例如,金属)设置到在操作501所接收的衬底上或之上。端子电极层可以具有本文联系端子电极102讨论的任何特性。如所示,在操作502,可以使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将任选的SAF结构层(例如,第一磁层、非磁层和第二磁层)设置在端子电极层上或之上。SAF结构层可以具有本文联系合成反铁磁层301所讨论的任何特性。
在操作503,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将固定磁性材料层设置在端子电极层或SAF结构层上或之上。固定磁体层可以具有本文联系固定磁性材料层103所讨论的任何特性。在实施例中,沉积固定磁性材料层包括在衬底之上沉积非晶CoFeB层。在操作504,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将隧道阻挡层设置在固定磁体层上或之上。隧道阻挡层可以具有本文联系隧道阻挡层104所讨论的任何特性。在实施例中,沉积隧道阻挡层包括在固定磁性材料层(例如,非晶CoFeB)上或之上沉积电介质材料层。在操作505,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将自由磁性材料层设置在隧道阻挡层上或之上。自由磁性材料层可以具有本文联系自由磁性材料层105所讨论的任何特性。在实施例中,沉积固定磁性材料层包括在隧道阻挡层(例如,电介质材料层)之上沉积非晶CoFeB层。例如,所讨论的非晶CoFeB自由磁性材料层和非晶CoFeB固定磁性材料层稍后可以被退火,以将其转化成多晶CoFeB。
如所示,在操作505,可以使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将任选的金属耦合层和第二自由磁性材料层设置在自由磁性材料层上或之上。金属耦合层和第二自由磁性材料层可以具有本文联系金属耦合层202和第二自由磁性材料层205所讨论的任何特性。在实施例中,沉积第二自由磁性材料层包括沉积非晶CoFeB层。在操作506,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将氧化物帽盖层设置在自由磁性材料层或第二自由磁性材料层上或之上。氧化物帽盖层可以具有本文联系氧化物层106所讨论的任何特性。在操作507,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将保护层设置在氧化物层上。保护层可以具有本文联系保护层107所讨论的任何特性。在实施例中,保护层包括钴和铁。在实施例中,保护层包括钴、铁和硼。在操作508,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将主要为钨的包覆层设置在保护层上或之上。钨包覆层可以具有本文联系钨包覆层108所讨论的任何特性。在操作509,使用诸如沉积技术(例如,物理气相沉积)的任何适当的一种或多种技术将端子电极层设置在钨包覆层上或之上。端子电极层可以具有本文联系端子电极109所讨论的任何特性。
处理从操作513继续进行至操作510,在操作510中,对在操作513处沉积的层进行图案化。如所讨论的,在一些实施例中,可以省略操作513中所例示的层中的一者或多者。使用诸如光刻操作等的任何适当的一种或多种技术对在操作510处接收到的层进行图案化。在实施例中,提供光致抗蚀剂图案,在操作509处设置的端子电极层被图案化并且被用作硬掩模,以对下面的层进行图案化。操作510生成图案化层,其包括图案化底部或第一端子电极层、图案化SAF层(如果实施的话)、图案化固定磁性材料层、图案化隧道阻挡层、图案化自由磁性材料层、图案化金属耦合层(如果实施的话)、图案化第二自由磁性材料层(如果实施的话)、图案化氧化物(帽盖)层、图案化保护层、图案化钨包覆层以及图案化顶部或第二端子电极。
处理继续到操作511,其中,对图案化层进行退火,并且可以根据需要向图案化层施加磁场以生成磁性隧道结器件结构。这样的退火是以任何适当的温度和持续时间执行的,以设定阻挡层的结晶结构和/或将硼从图案化自由磁体层、图案化固定磁体层或者图案化的在一条线上的磁体层(如果适用的话)中的一者或多者驱离。在实施例中,退火将非晶CoFeB磁性材料层转化成多晶CoFeB。在实施例中,退火操作具有处于大约350到400℃的范围内的最高温度。此外,所施加的磁场是在任何适当的持续时间内以任何适当的场强(例如,1到5特斯拉)施加的。这样的磁场施加可以确立自由磁性材料层(一个或多个)或固定磁性材料层中的一个或多个层的磁性。退火和磁场施加可以是单独或者至少部分同时执行的。此外,在一些实施例中,这样的退火处理是在设置(例如,过孔沉积)端子电极层(如联系操作509所讨论的)之后(例如,紧接其后)并且在图案化(如联系操作510所讨论的)之前实施的。在设置端子电极层之后进行的这种退火处理可以在图案化之前实现上文讨论的结晶性。
处理继续进行并在操作512结束,在操作512中,在(例如)至少400℃的温度下执行高温STTM和/或金属氧化物半导体(MOS)晶体管集成电路(IC)处理。可以执行任何标准微电子制作工艺,例如,光刻、蚀刻、薄膜沉积、平面化(例如,CMP)等,以完成实施以下两者中的任一者的STTM器件的互连:材料层堆叠体100、200、300、400中的任何材料层堆叠体或者其中的材料层的子集。
图6A、6B、6C、6D示出了根据本公开的至少一些实施方式布置的在执行特定制作操作时的示例性磁性隧道结器件结构的侧视图。如图6A所示,磁性隧道结器件结构600包括衬底101。例如,衬底101可以是任何衬底,例如,在操作501接收的衬底晶片。在一些示例中,衬底101是或者包括半导体材料,例如单晶硅衬底、绝缘体上硅等。在各种示例中,衬底101包括用于集成电路或电子器件的金属化互连层,例如,所述电子器件可以是晶体管、存储器、电容器、电阻器、光电子器件、开关或者通过电绝缘层(例如,层间电介质、沟槽绝缘层等)分开的任何其它有源或无源电子器件。
图6B示出了在沉积端子电极层601、一个或多个SAF结构层602、固定磁性材料层603(例如,非晶CoFeB)、隧道阻挡层604、自由磁性材料层605(例如,非晶CoFeB)、金属耦合层606、第二自由磁性材料层607(例如,非晶CoFeB)、氧化物帽盖层608、保护层609、主要为钨的包覆层610和端子电极层611之后的与磁性隧道结器件结构600相似的磁性隧道结器件结构620。所例示的层是使用任何适当的一种或多种技术形成的,例如,包括物理气相沉积的沉积技术或者联系操作513讨论的或者在文中别处讨论的任何其它操作。如所示,所例示的层可以是以成批的方式并且按照水平方式(例如,沿衬底101的x-y平面)形成在衬底101之上的。如所讨论的,一个或多个SAF结构层602、金属耦合层606和第二自由磁性材料层607是任选的,并且在一些实施例中可以不被设置。在实施例中,固定磁性材料层603设置在端子电极层601上。在实施例中,氧化物帽盖层608设置在自由磁性材料层605上。
图6C示出了在对端子电极层601、一个或多个SAF结构层602、固定磁性材料层603、隧道阻挡层604、自由磁性材料层605、金属耦合层606、第二自由磁性材料层607、氧化物帽盖层608、保护层609、主要为钨的包覆层610和端子电极层611进行图案化以提供或者形成图案化端子电极层621、一个或多个图案化SAF结构层622、图案化固定磁性材料层623、图案化隧道阻挡层624、图案化自由磁性材料层625、图案化金属耦合层626、图案化第二自由磁性材料层627、图案化氧化物帽盖层628、图案化保护层629、图案化的主要为钨的包覆层630和图案化端子电极层631之后的与磁性隧道结器件结构620相似的磁性隧道结器件结构640。在实施例中,使用光刻技术在端子电极层611之上提供图案化抗蚀剂层,并且可以使用蚀刻技术对所例示的层进行图案化。抗蚀剂层的图案被转移到端子电极层611,端子电极层611可以被用作硬掩模以对其它层进行图案化。例如,端子电极层611和/或图案化端子电极层631可以被表征为硬掩模层。
图6D示出了在一次或多次退火操作并且对磁性隧道结器件结构640施加磁场以提供如本文联系图4所讨论的端子电极102、合成反铁磁层301、固定磁性材料层103、隧道阻挡层104、自由磁性材料层105、金属耦合层202、第二自由磁性材料层205、氧化物层106、保护层107、主要为钨的包覆层108和端子电极109之后的与磁性隧道结器件结构640相似的磁性隧道结器件结构650。如所讨论的,在一些实施例中,联系图6A、6B、6C、6D所描述的操作排除了合成反铁磁层301的形成和/或金属耦合层202和第二自由磁性材料层205的形成,以形成如联系图1、图2和图3所讨论的磁性隧道结器件结构。
所讨论的退火操作以任何适当的温度和持续时间执行。在实施例中,退火操作具有处于350到400℃的范围内的最高温度。这样的退火操作可以使隧道阻挡层104中的MgO结晶,和/或使隧道阻挡层104的结晶结构与邻接的CoFeB磁性材料层匹配,和/或将硼从固定磁性材料层103、自由磁性材料层105和第二自由磁性材料层205中的一者或多者中驱离。此外,所施加的磁场是在任何适当的持续时间内以任何适当的场强(例如,1到5特斯拉)施加的。这样的磁场施加确立了固定磁性材料层103、自由磁性材料层105和第二自由磁性材料层205中的一个或多个层的磁性。在实施例中,可以至少部分地同时执行退火和磁场施加,以使得在存在1到5特斯拉的磁场的情况下执行退火。例如,退火持续时间和磁场施加持续时间可以至少部分地重叠。在其它实施例中,可以单独执行退火和磁场施加。
图6A、6B、6C和6D示出了用于制作材料层堆叠体100、200、300、400或者本文讨论的其它磁性隧道结材料堆叠体或器件结构的示例性过程流。在各种示例中,可以包括附加的操作或者可以省略某些操作。具体而言,所例示的过程可以包括:在衬底之上沉积第一非晶CoFeB层;在第一非晶CoFeB层之上沉积第一电介质材料层;在第一电介质材料层之上沉积第二非晶CoFeB层;在第二非晶CoFeB层之上沉积氧化物层;在氧化物层上沉积至少包括Co和Fe的保护层;在保护层上沉积包覆层,其中,包覆层主要为钨;以及对磁性隧道结材料堆叠体进行退火,以将第一非晶CoFeB层和第二非晶CoFeB层转化为多晶CoFeB。
图7示出了根据本公开的至少一些实施方式布置的包括具有主要为钨的包覆层的磁性隧道结器件结构的非易失性存储器器件701的示意图。例如,非易失性存储器器件701可以提供自旋转移矩随机存取存储器(STTRAM)的自旋转移矩存储器(STTM)位单元。非易失性存储器器件701可以被实施在任何适当部件或器件等(例如,联系图9和图10讨论的任何部件)中。在实施例中,非易失性存储器器件701被实施在耦合至处理器的非易失性存储器中。例如,非易失性存储器和处理器可以是由具有任何适当外形因子的系统实施的。在实施例中,系统还包括天线和电池,使得天线和电池中的每者耦合至处理器。
如所示,非易失性存储器器件701包括磁性隧道结器件结构710。在所例示的实施例中,磁性隧道结器件结构710包括端子电极102、合成反铁磁层301、固定磁性材料层103、隧道阻挡层104、自由磁性材料层105、金属耦合层202、第二自由磁性材料层205、氧化物层106、保护层107、主要为钨的包覆层108和端子电极109(即,材料层堆叠体400)。在其它实施例中,非易失性存储器器件701包括实施材料层堆叠体100、材料层堆叠体200或材料层堆叠体300的磁性隧道结器件结构。如本文所讨论的,固定磁性材料层103、自由磁性材料层105和第二自由磁性材料层205具有垂直磁各向异性。此外,磁性隧道结器件结构710包括处于保护层107上的主要为钨的包覆层108。同样如所示,磁性隧道结器件结构710包括端子电极102、109,它们耦合至下文讨论的非易失性存储器器件701的电路。
非易失性存储器器件701包括第一金属互连792(例如,位线)、第二金属互连791(例如,源极线)、具有第一端子716、第二端子717和第三端子718的晶体管715(例如,选择晶体管)、以及第三金属互连793(例如,字线)。磁性隧道结器件结构710的端子电极109耦合至第一金属互连792,并且磁性隧道结器件结构710的端子电极102耦合至晶体管715的第二端子717。在替代实施例中,磁性隧道结器件结构710的端子电极102耦合至第一金属互连792,并且磁性隧道结器件结构710的端子电极109耦合至晶体管715的第二端子717(即,磁性隧道结器件结构710整个被翻转)。晶体管715的第一端子716(例如,栅极端子)耦合至第三金属互连793,并且晶体管715的第三端子718耦合至第二金属互连791。这样的连接可以是按照本领域惯常使用的任何方式进行的。非易失性存储器器件701还可以包括附加的读写电路(未示出)、感测放大器(未示出)、位线参考(未示出)等,这是非易失性存储器器件领域技术人员所理解的。多个非易失性存储器器件701可以相互操作连接,以形成存储器阵列(未示出),使得存储器阵列可以被并入非易失性存储器器件中。
在操作中,非易失性存储器器件701使用先前讨论的磁性隧道结,以用于切换和检测非易失性存储器器件701的存储器状态。例如,可以通过访问或者感测通过磁性隧道结的自由磁性材料层105(和/或第二自由磁性材料层205)的平行或非平行磁性方向所实施的存储器状态来读取非易失性存储器器件701。更具体而言,非易失性存储器器件701的磁性隧道结的磁阻是由自由磁性材料层存储的相对于固定磁性材料层的磁性方向所确立的。在磁性方向基本平行时,磁性隧道结具有低电阻状态,并且在磁性方向基本反平行时,磁性隧道结具有高电阻状态。可以经由非易失性存储器器件701的电路来检测这样的低或高电阻状态。对于写入操作,通过再次经由非易失性存储器器件701的电路使由固定磁体层103极化的驱动电流通过自由磁体层,以使得(例如)正电压将自由磁体层的磁化方向切换为反平行并且负电压将自由磁体层的磁化方向切换为平行(或反之),来使自由磁体层的磁性方向任选在平行方向和反平行方向之间切换。
如本文所讨论的,主要为钨的包覆层108相对于其它包覆层材料减少了从氧化物层106去除的氧的量,使得非易失性存储器器件701具有改善的热稳定性和保持性。
可以使用任何适当的管芯布局或架构等将本文讨论的磁性隧道结器件结构和材料层堆叠体提供到任何适当器件(例如,STTM、STTRAM等)或平台(例如,计算、移动、汽车、物联网等)中。此外,非易失性存储器器件701或任何磁性隧道结器件结构可以位于诸如作为晶片的部分的体块半导体材料的衬底上。在实施例中,衬底是作为已经从晶片上分离下来的芯片的部分的体块半导体材料。互连和/或器件的一个或多个层可以处于磁性隧道结器件结构和衬底之间,和/或互连和/或器件的一个或多个层可以处于磁性隧道结器件结构和磁性隧道结器件结构上方的互连之间。
图8示出了根据本公开的至少一些实施方式布置的包括示例性磁性隧道结器件结构710的示例性截面管芯布局800。例如,截面管芯布局800示出了形成于其金属3(M3)和金属2(M2)层区域中的磁性隧道结器件结构710。尽管联系磁性隧道结器件结构710给出了例示,但是在图8的管芯布局中可以实施本文讨论的任何磁性隧道结器件结构或材料层堆叠体。如图8所示,截面管芯布局800示出了具有晶体管MN的有源区,晶体管MN包括扩散区801、栅极端子802、漏极端子804和源极端子803。例如,晶体管MN可以实施晶体管715(其中,栅极端子802为第一端子716,漏极端子804为第二端子717,并且源极端子803为第三端子718),源极线(SL)可以实施第二金属互连791,并且位线可以实施第一金属互连792。
如所示,源极端子803经由多晶硅(poly)或过孔耦合至SL(源极线),其中,SL形成于金属0(M0)中。在一些实施例中,漏极端子804通过过孔805耦合至M0a(也在金属0中)。漏极端子804通过过孔0-1(例如,将金属0层连接至金属1层的过孔层)、金属1(M1)、过孔1-2(例如,将金属1层连接至金属2层的过孔层)和金属2(M2)耦合至磁性隧道结器件结构710。磁性隧道结器件结构710耦合至金属4(M4)中的位线。在一些实施例中,磁性隧道结器件结构710形成于金属3(M3)区域中。在一些实施例中,晶体管MN形成于管芯的正面中或上,而磁性隧道结器件结构710位于管芯的后端中或上。在一些实施例中,磁性隧道结器件结构710位于后端金属层或过孔层(例如,过孔3)中。
尽管利用形成于金属3(M3)中的磁性隧道结器件结构710进行了例示,但是磁性隧道结器件结构710可以形成在截面管芯布局800的任何适当层中。在一些实施例中,磁性隧道结器件结构710形成在金属2和/或金属1层区域中。在这样的实施例中,磁性隧道结器件结构710可以直接连接至M0a,并且位线可以形成在金属3或金属4中。
图9示出了根据本公开的至少一些实施方式布置的系统900,其中,移动计算平台905和/或数据服务器机器906采用具有主要为钨的包覆层的磁性隧道结器件。数据服务器机器906可以是任何商业服务器,例如,其包括设置在机架内并且联网到一起以实施电子数据处理的任何数量的高性能计算平台,其在示例性实施例中包括封装器件950。例如,器件950(例如,存储器或处理器)可以包括具有主要为钨的包覆层的磁性隧道结器件。在实施例中,器件950包括非易失性存储器,其包括具有主要为钨的包覆层的磁性隧道结器件,例如,本文讨论的任何磁性隧道结器件结构和/或材料层堆叠体。如下文所讨论的,在一些示例中,器件950可以包括片上系统(SOC),例如,联系移动计算平台905示出的SOC 960。
移动计算平台905可以是被配置为用于电子数据显示、电子数据处理或无线电子数据传输等中的每者的任何便携式装置。例如,移动计算平台905可以是平板电脑、智能电话、膝上型计算机等中的任何一者,并且可以包括显示屏(例如,电容式、电感式、电阻式或者光学触摸屏)、芯片级或封装级集成系统910和电池915。尽管联系移动计算平台905进行了例示,但是在其它示例中,芯片级或封装级集成系统910和电池915可以实施在台式计算平台、汽车计算平台、物联网平台等中。
不管被设置在放大图920中示出的集成系统910内,还是被设置成数据服务器机器906内的单独封装器件,SOC 960都可以包括存储器电路和/或处理器电路940(例如,RAM、微处理器、多核微处理器、图形处理器等)、PMIC 930、控制器935以及射频集成电路(RFIC)925(例如,包括宽带RF发射器和/或接收器(TX/RX))。如所示,可以经由存储器电路和/或处理器电路940采用一个或多个具有主要为钨的包覆层的磁性隧道结器件,例如,本文讨论的任何磁性隧道结器件结构和/或材料层堆叠体。在一些实施例中,RFIC 925包括数字基带和模拟前端模块,该模块还包括处于发射路径上的功率放大器和处于接收路径上的低噪声放大器。从功能上来讲,PMIC 930可以执行电池电力调节、DC到DC转换等,并因而具有耦合至电池915的输入以及向其它功能模块提供电流供应的输出。进一步如图9所示,在示例性实施例中,RFIC 925具有耦合至天线(未示出)的输出,以实施很多无线标准或协议中的任何标准或协议,其包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生产物以及被称为3G、4G、5G和更高代的任何其它无线协议。存储器电路和/或处理器电路940可以为SOC 960提供存储器功能、为SOC 960提供高层级控制、数据处理等。在替代实施方式中,SOC模块中的每者可以被集成到耦合至封装衬底、内插器或板的单独IC上。
图10是根据本公开的至少一些实施方式布置的计算装置1000的功能框图。计算装置1000或其部分可以是(例如)经由数据服务器机器906或移动计算平台905之一或两者实施的,并且还包括容纳若干部件的母板1002,所述部件例如但不限于处理器1001(例如,应用处理器)以及一个或多个通信芯片1004、1005。处理器1001可以物理和/或电耦合至母板1002。在一些示例中,处理器1001包括封装于处理器1001内的集成电路管芯。一般而言,术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
在各种示例中,一个或多个通信芯片1004、1005也可以物理和/或电耦合至母板1002。在其它实施方式中,通信芯片1004可以是处理器1001的部分。取决于其应用,计算装置1000可以包括可以或可以不物理和电耦合到母板1002的其它部件。这些其它部件可以包括但不限于如图所示的易失性存储器(例如,DRAM)1007、1008、非易失性存储器(例如,ROM)1010、图形处理器1012、闪速存储器、全球定位系统(GPS)装置1013、罗盘1014、芯片组1006、天线1016、功率放大器1009、触摸屏控制器1011、触摸屏显示器1017、扬声器1015、照相机1003和电池1018、以及其它部件,例如,数字信号处理器、密码处理器、音频编解码器、视频编解码器、加速度计、陀螺仪和大容量存储装置(例如,例如,硬盘驱动器、固态驱动器(SSD)、压缩磁盘(CD)、数字通用盘(DVD)等)。
通信芯片1004、1005能够实现向和从计算装置1000传输数据的无线通信。术语“无线”及其派生词可以用来描述提供使用经调制的电磁辐射通过非固态介质传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并非暗示相关联的装置不包含任何布线,尽管在一些实施例中它们可能不包含。通信芯片1004、1005可以实施很多无线标准或协议中的任何标准或协议,包括但不限于本文别处描述的那些。如所讨论的,计算装置1000可以包括多个通信芯片1004、1005。例如,第一通信芯片可以专用于较短距离的无线通信,例如,Wi-Fi和蓝牙,并且第二通信芯片可以专用于较长距离的无线通信,例如,GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。例如,在实施例中,计算装置1000的任何部件可以包括或者利用一个或多个具有主要为钨的包覆层的磁性隧道结器件,例如,本文讨论的任何磁性隧道结器件结构和/或材料层堆叠体。
尽管已经参考各种实施方式描述了本文阐述的某些特征,但是不应从限定的意义上来理解这种描述。因而,本文描述的实施方式的各种修改以及对于本公开所属领域的技术人员而言显而易见的其它实施方式均应被视为落在本公开的精神和范围内。应当认识到,本发明不限于如此描述的实施例,而是可以利用修改和变更来实践,而不脱离所附权利要求的范围。例如,上文的实施例可以包括下文进一步提供的特征的具体组合。
下面的示例涉及其它实施例。
在一个或多个第一实施例中,一种用于自旋转移矩存储器器件的材料堆叠体包括:包括自由磁性材料层的磁性结;包括氧的第一层,所述第一层在所述自由磁性材料层上;包括铁的第二层,所述第二层在所述第一层上;以及在所述第二层上的第三层,其中,所述第三层主要包括钨。
在一个或多个第二实施例中,考虑到第一实施例,所述磁性结还包括固定磁性材料层,固定磁性材料层和自由磁性材料层具有垂直磁各向异性,所述第二层还包括铁,并且所述第三层按重量有不少于99%的钨。
在一个或多个第三实施例中,考虑到第一或第二实施例,所述第三层具有不小于0.5nm并且不大于5nm的厚度。
在一个或多个第四实施例中,考虑到第一到第三实施例中任一者,所述第三层具有不小于2nm并且不大于2.5nm的厚度。
在一个或多个第五实施例中,考虑到第一到第四实施例中任一者,所述材料堆叠体还包括在所述第三层上的电极,其中,所述电极包括钌或钽的至少其中之一。
在一个或多个第六实施例中,考虑到第一到第五实施例中任一者,所述电极包括在所述第三层上的包括钌的第一电极层以及在所述第一电极层上的包括钽的第二电极层。
在一个或多个第七实施例中,考虑到第一到第六实施例中任一者,所述磁性结还包括隧道阻挡层和固定磁性材料层,所述自由磁性材料层和所述固定磁性材料层均包括Co、Fe或B中的一者或多者,所述隧道阻挡层包括Mg和O中的一者或多者,并且所述材料堆叠体还包括处于所述固定磁性材料层和金属电极之间的合成反铁磁(SAF)结构。
在一个或多个第八实施例中,考虑到第一到第七实施例中任一者,所述自由磁性材料层是第一自由磁性材料层,并且所述磁性结还包括:固定磁性材料层;隧道阻挡层;在所述隧道阻挡层上的第二自由磁性材料层;以及包括金属的第四层,所述第四层处于所述第一自由磁性材料层和所述第二自由磁性材料层之间。
在一个或多个第九实施例中,考虑到第一到第八实施例中任一者,所述磁性结还包括固定磁性材料层和隧道阻挡层,所述固定磁性材料层和所述自由磁性材料层以及所述第二层均包括Co、Fe和B,所述隧道阻挡层包括Mg和O,所述材料堆叠体还包括处于所述固定磁性材料层和第一金属电极之间的合成反铁磁(SAF)结构,所述第三层包括按重量不少于99%的钨并且具有不小于1.5nm并且不大于2.5的厚度,并且所述材料堆叠体还包括在所述第三层上的包括钽的第二金属电极。
在一个或多个第十实施例中,一种非易失性存储器单元包括:第一电极;电耦合至存储器阵列的位线的第二电极;处于所述第一电极和所述第二电极之间的垂直自旋转移矩存储器(pSTTM)器件,所述pSTTM器件包括具有联系第一到第九实施例所描述的任何元件和特性的材料堆叠体。
在一个或多个第十一实施例中,一种形成磁性隧道结材料堆叠体的方法包括:在衬底之上沉积第一非晶CoFeB层;在所述第一非晶CoFeB层之上沉积第一电介质材料层;在所述第一电介质材料层之上沉积第二非晶CoFeB层;在所述第二非晶CoFeB层之上沉积氧化物层;在所述氧化物层上沉积至少包括Co和Fe的保护层;在所述保护层上沉积包覆层,其中,所述包覆层主要为钨;以及对所述磁性隧道结材料堆叠体进行退火,以将所述第一非晶CoFeB层和所述第二非晶CoFeB层转化为多晶CoFeB。
在一个或多个第十二实施例中,考虑到第十一实施例,沉积所述包覆层包括将所述包覆层沉积到不小于0.5nm并且不大于5nm的厚度。
在一个或多个第十三实施例中,考虑到第十一或第十二实施例,沉积所述包覆层包括沉积具有按重量不少于99%的钨的包覆层。
在一个或多个第十四实施例中,考虑到第十一到第十三实施例中任一者,沉积所述第二非晶CoFeB层包括在所述第一电介质材料层上沉积第二非晶CoFeB层,并且沉积所述氧化物层包括在所述第二非晶CoFeB层上沉积氧化物层。
在一个或多个第十五实施例中,考虑到第十一到第十四实施例中任一者,所述方法还包括在所述退火之前,在所述第二非晶CoFeB层上沉积金属耦合层以及在所述金属耦合层上沉积第三非晶CoFeB层。
尽管已经参考各种实施方式描述了本文阐述的某些特征,但是不应从限定的意义上来理解这种描述。因而,本文描述的实施方式的各种修改以及对于本公开所属领域的技术人员而言显而易见的其它实施方式均应被视为落在本公开的精神和范围内。

Claims (20)

1.一种用于自旋转移矩存储器器件的材料堆叠体,所述材料堆叠体包括:
包括自由磁性材料层的磁性结;
包括氧的第一层,所述第一层在所述自由磁性材料层上;
包括铁的第二层,所述第二层在所述第一层上;以及
所述第二层上的第三层,其中,所述第三层主要包括钨。
2.根据权利要求1所述的材料堆叠体,其中,所述磁性结还包括固定磁性材料层,所述固定磁性材料层和所述自由磁性材料层具有垂直磁各向异性,所述第二层还包括钴,并且所述第三层按重量有不少于99%的钨。
3.根据权利要求1或2所述的材料堆叠体,其中,所述第三层具有不小于0.5nm并且不大于5nm的厚度。
4.根据权利要求1或2所述的材料堆叠体,其中,所述第三层具有不小于2nm并且不大于2.5nm的厚度。
5.根据权利要求1到4中任一项所述的材料堆叠体,还包括:
所述第三层上的电极,其中,所述电极包括钌或钽的至少其中之一。
6.根据权利要求5所述的材料堆叠体,其中,所述电极包括在所述第三层上的包括钌的第一电极层以及在所述第一电极层上的包括钽的第二电极层。
7.根据权利要求1到6中任一项所述的材料堆叠体,其中,所述磁性结还包括隧道阻挡层和固定磁性材料层,所述自由磁性材料层和所述固定磁性材料层均包括Co、Fe或B中的一者或多者,所述隧道阻挡层包括Mg和O中的一者或多者,并且所述材料堆叠体还包括处于所述固定磁性材料层和金属电极之间的合成反铁磁(SAF)结构。
8.根据权利要求1到6中任一项所述的材料堆叠体,其中,所述自由磁性材料层是第一自由磁性材料层,并且所述磁性结还包括:
固定磁性材料层;
隧道阻挡层;
在所述隧道阻挡层上的第二自由磁性材料层;以及
包括金属的第四层,所述第四层处于所述第一自由磁性材料层和所述第二自由磁性材料层之间。
9.根据权利要求1所述的材料堆叠体,其中,所述磁性结还包括固定磁性材料层和隧道阻挡层,所述固定磁性材料层和所述自由磁性材料层以及所述第二层均包括Co、Fe和B,所述隧道阻挡层包括Mg和O,所述材料堆叠体还包括处于所述固定磁性材料层和第一金属电极之间的合成反铁磁(SAF)结构,所述第三层包括按重量不少于99%的钨并且具有不小于1.5nm并且不大于2.5的厚度,并且所述材料堆叠体还包括在所述第三层上的包括钽的第二金属电极。
10.一种非易失性存储器单元,包括:
第一电极;
电耦合至存储器阵列的位线的第二电极;
处于所述第一电极和所述第二电极之间的垂直自旋转移矩存储器(pSTTM)器件,所述pSTTM器件包括:
包括自由磁性材料层的磁性结;
包括氧的第一层,所述第一层在所述自由磁性材料层上;
包括铁的第二层,所述第二层在所述第一层上;以及
所述第二层上的第三层,其中,所述第三层主要包括钨;以及
晶体管,其具有电耦合至所述第一电极的第一端子、电耦合至所述存储器阵列的源极线的第二端子以及电耦合至所述存储器阵列的字线的第三端子。
11.根据权利要求10所述的非易失性存储器单元,其中,所述第二层包括钴,并且所述第三层包括按重量不少于99%的钨。
12.根据权利要求10或11所述的非易失性存储器单元,其中,所述第三层具有不小于0.5nm并且不大于5nm的厚度。
13.根据权利要求10或11所述的非易失性存储器单元,其中,所述第三层具有不小于2nm并且不大于2.5nm的厚度。
14.根据权利要求10到13中任一项所述的非易失性存储器单元,其中,所述第一电极包括在所述第三层上的包括钌的第一电极层以及在所述第一电极层上的包括钽的第二电极层。
15.根据权利要求10所述的非易失性存储器单元,其中,所述磁性结还包括隧道阻挡层和固定磁性材料层,所述固定磁性材料层和所述自由磁性材料层以及所述保护层均包括Co、Fe和B,所述隧道阻挡层包括Mg和O,所述pSTTM器件还包括处于所述固定磁性材料层和所述第二电极之间的合成反铁磁(SAF)结构,并且所述第三层包括按重量不少于99.9%的钨并且具有不小于1.5nm并且不大于2.5的厚度。
16.一种形成磁性隧道结材料堆叠体的方法,包括:
在衬底之上沉积第一非晶CoFeB层;
在所述第一非晶CoFeB层之上沉积第一电介质材料层;
在所述第一电介质材料层之上沉积第二非晶CoFeB层;
在所述第二非晶CoFeB层之上沉积氧化物层;
在所述氧化物层上沉积至少包括Co和Fe的保护层;
在所述保护层上沉积包覆层,其中,所述包覆层主要为钨;以及
对所述磁性隧道结材料堆叠体进行退火,以将所述第一非晶CoFeB层和所述第二非晶CoFeB层转化为多晶CoFeB。
17.根据权利要求16所述的方法,其中,沉积所述包覆层包括将所述包覆层沉积到不小于0.5nm并且不大于5nm的厚度。
18.根据权利要求16或17所述的方法,其中,沉积所述包覆层包括将所述包覆层沉积为具有按重量不少于99%的钨。
19.根据权利要求16到18中任一项所述的方法,其中,沉积所述第二非晶CoFeB层包括在所述第一电介质材料层上沉积所述第二非晶CoFeB层,并且沉积所述氧化物层包括在所述第二非晶CoFeB层上沉积所述氧化物层。
20.根据权利要求16到19中任一项所述的方法,还包括在所述退火之前:
在所述第二非晶CoFeB层上沉积金属耦合层;以及
在所述金属耦合层上沉积第三非晶CoFeB层。
CN201910401475.4A 2018-06-15 2019-05-15 具有改善的保持性和热稳定性的垂直自旋转移矩器件 Pending CN110611028A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/009,776 2018-06-15
US16/009,776 US11411173B2 (en) 2018-06-15 2018-06-15 Perpendicular spin transfer torque devices with improved retention and thermal stability

Publications (1)

Publication Number Publication Date
CN110611028A true CN110611028A (zh) 2019-12-24

Family

ID=66483828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910401475.4A Pending CN110611028A (zh) 2018-06-15 2019-05-15 具有改善的保持性和热稳定性的垂直自旋转移矩器件

Country Status (4)

Country Link
US (1) US11411173B2 (zh)
EP (1) EP3584849B1 (zh)
KR (1) KR20190142201A (zh)
CN (1) CN110611028A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101266B2 (en) * 2009-10-12 2021-08-24 Monolithic 3D Inc. 3D device and devices with bonding
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
WO2013095336A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Spin transfer torque memory (sttm) device with half-metal and method to write and read the device
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
CN109155360A (zh) 2016-02-05 2019-01-04 汉阳大学校产学协力团 存储器件
WO2019108381A1 (en) * 2017-11-29 2019-06-06 Everspin Technologies, Inc. Magnetoresistive stacks

Also Published As

Publication number Publication date
US11411173B2 (en) 2022-08-09
EP3584849B1 (en) 2022-07-20
KR20190142201A (ko) 2019-12-26
US20190386209A1 (en) 2019-12-19
EP3584849A1 (en) 2019-12-25

Similar Documents

Publication Publication Date Title
US11508903B2 (en) Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11430943B2 (en) Magnetic tunnel junction (MTJ) devices with a synthetic antiferromagnet (SAF) structure including a magnetic skyrmion
EP3584849B1 (en) Perpendicular spin transfer torque devices with improved retention and thermal stability
US8980650B2 (en) Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US9166150B2 (en) Electric field enhanced spin transfer torque memory (STTM) device
US11557629B2 (en) Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11062752B2 (en) Spin orbit torque memory devices and methods of fabrication
US11276730B2 (en) Spin orbit torque memory devices and methods of fabrication
US11462678B2 (en) Perpendicular spin transfer torque memory (pSTTM) devices with enhanced thermal stability and methods to form the same
US11616192B2 (en) Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
CN110660903A (zh) 磁存储器设备和制造方法
EP3716273A1 (en) Magnetic memory devices and methods of fabrication
US11063088B2 (en) Magnetic memory devices and methods of fabrication
US20200313076A1 (en) Spin orbit memory devices with enhanced tunneling magnetoresistance ratio (tmr) and methods of fabrication
US10504962B2 (en) Unipolar current switching in perpendicular magnetic tunnel junction (pMTJ) devices through reduced bipolar coercivity
WO2019005034A1 (en) INCLINATION IN THE PLAN IN PERPENDICULAR MAGNETIC TUNNEL JUNCTION DEVICES USING A MAGNET LAYER IN THE PLAN
US11683939B2 (en) Spin orbit memory devices with dual electrodes, and methods of fabrication
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
WO2019005157A1 (en) PERPENDICULAR SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH IMPROVED STABILITY AND HIGH TUNNEL MAGNEORESISTANCE RATES, AND METHODS OF FORMING THE SAME
WO2019005164A1 (en) PERPENDICULAR SPIN TRANSFER TORQUE (PSTTM) MEMORY DEVICES WITH IMPROVED STABILITY AND LOW AMORTIZATION AND METHODS OF FORMING THE SAME
WO2019005127A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE LAYER
WO2019005128A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE MAGNET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination