抑制直流电能表在电快速脉冲群误差检测的抗干扰电路
技术领域
本发明属于直流电能表检测领域,具体涉及一种抑制直流电能表在电快速脉冲群误差检测的抗干扰电路。
背景技术
直流电能表在直流充电桩、直流屏、太阳能供电、电信基站、地铁等场合越来越多,而这些场合有的处于强电磁环境下,对其运行可靠性带来很高要求。因此需要对直流电能表的电磁兼容试验性能提出更高的要求。
目前直流电能表在电磁兼容环境下误差检定实验是采用调压器逆变为直流给直流电能表提供信号,外加辅助标准表与直流电能表进行数值比对。而电快速脉冲群施加时调压器能够抑制脉冲群,但辅助标准表需要附加脉冲群抑制电路,记录直流电能表电压数值和二次转换电压数据,换算出直流功率值,再换算出直流能量值,然后计算出直流电能表的电能误差。
以上方案存在很多不确定因素。首先误差经过两级以上的换算,存在很大的观察误差,不能够直接通过电压值得出电能误差值;其次辅助标准表能够抑制脉冲群干扰,在此种环境下误差有多大,存在疑问。
综上所述,直流电能表在电磁环境下检测误差,目前条件下存在很多人为干预因素和假定可靠因素,在电快速脉冲群干扰下对直流电能表的误差检测没有很好的方案解决。
发明内容
本发明的目的是在于克服上述现有技术的缺点,提供一种抑制脉冲群传导到标准源低压部分,在杂乱的脉冲群信号下分离出有效的电能能量脉冲的电路,此电路在电快速脉冲群干扰环境下,用直流标准源检测直流电能表误差时能防止脉冲群对直流标准源干扰。
为实现上述目的,该抑制直流电能表在电快速脉冲群误差检测的抗干扰电路包括脉冲群接收电路,光耦隔离电路、FPGA芯片和数字滤波器,脉冲群接收电路用于解调和抑制电路输入的干扰脉冲群和待测脉冲叠加后的实际脉冲群,脉冲群接收电路包括依次连接的LC低通滤波器、电平上拉电路和波形整形电路,波形整形电路包括电压比较器和为电压比较器提供基准电压的基准电压供电电路,LC低通滤波器用于去除或者削弱脉冲群中100kHz以上的脉冲干扰;光耦隔离电路包括高速光电隔离芯片,高速光电隔离芯片的左侧与波形整形电路中电压比较器的两输出端电连接,高速光电隔离芯片的右侧与所述FPGA芯片电连接,光耦隔离电路用于电气隔离所述脉冲群接收电路和FPGA芯片,避免干扰脉冲群的能量直接冲击FPGA芯片造成不可逆损坏;所述FPGA芯片用于滤除100kHz~1kHz内的干扰脉冲信号,在通过多次采样叠加脉冲信号,识别出实际的脉冲信号,将1kHz以下的待测脉冲送入数字滤波器中;所述数字滤波器用于通过积分原理,区分出实际脉冲群中突发脉冲和实际脉冲,去除突发脉冲,留存实际脉冲。
作为优选的技术方案,所述LC低通滤波器的脉冲输入端上依次串联有电阻和电容,LC低通滤波器可设定临界频率,临界频率的计算公式为LC低通滤波器可滤除临界频率以上的高频分量,保留临界频率以下的低频分量。
作为优选的技术方案,所述LC低通滤波器内还设有串联在电容后的TVS管,TVS管用于在电路中出现电压超过器件额定值时进行快速泄放,保护后级的电平上拉电路和波形整形电路。
作为优选的技术方案,所述电容和TVS管的两端并联有电阻,电阻起到保险丝的作用,当输入信号误接到强电信号,起保护作用。
作为优选的技术方案,所述电平上拉电路包括一个外接的5V直流电压源,5V直流电压源经由电阻、电阻、电阻后产生5V的上拉信号,上拉信号同时电连接到所述电压比较器的两个正向输入端。
作为优选的技术方案,所述基准电压供电电路包括一个外接的5V直流电压源,5V直流电压源经由电阻限流,再经二极管、二极管、二极管,5V直流电压源在三个二极管间产生一个2.1V的直流基准电压,直流基准电压同时电连接到所述电压比较器的两个反向输入端,所述基准电压供电电路中直流基准电压的输出端和接地端之间串联有一个滤波电容。
作为优选的技术方案,所述数字滤波器第一级和第二级利用非门和电压跟随原理实现脉冲取反缓冲,第三级利用高频计数触发器区分突发脉冲和实际脉冲。
综上所述,本发明的有益效果是:
(1)本发明解决了直流电能表误差检测时脉冲群给直流标准源带来物理损害的问题,脉冲群的电压最高达4KV,光耦隔离电路能够避免直流标准源的FPGA芯片和数字滤波器直接与脉冲群接触,光耦隔离后脉冲群的4KV电压转化为5V电压。
(2)本发明实现电快速脉冲群环境下,通过LC低通滤波器和光耦隔离电路实现直流电能表电能脉冲与干扰脉冲群分离,LC低通滤波器滤除频率分量在100kHz以上的脉冲群,100kHz以上的脉冲群能量大,对电路冲击明显,直流标准源接收到直流标准表实际的电能脉冲,而不是干扰脉冲群的脉冲,从而正确测量出直流电能表的电能误差。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明:
图1是本发明实施例的脉冲群接收电路的模拟电路图;
图2是本发明实施例的基准电压供电电路的模拟电路图;
图3是本发明实施例的光耦隔离电路的模拟电路图;
图4是本发明实施例的数字滤波器原理示意图;
图5是本发明实施例中输入的实际脉冲群的波形图;
图6是本发明实施例中实际脉冲群滤除干扰脉冲信号后的波形图;
图7是本发明实施例中待测脉冲经过数字滤波器叠加后单个脉冲的波形图。
具体实施方式
参照附图,该抑制直流电能表在电快速脉冲群误差检测的抗干扰电路包括包括脉冲群接收电路,光耦隔离电路、FPGA芯片和数字滤波器。
在直流电能表快速脉冲群误差检测实验中,脉冲群发生器对被测直流电能表施加幅度4KV、脉冲频率5kHz~100kHz的脉冲,此脉冲能量累积快,能量大,若不能有效抑制,在施加5秒能够对标准源造成不可逆的损坏,所以直流电能表在脉冲群环境下目前不能使用标准源进行精度误差实验。
参照附图1,脉冲群接收电路用于解调和抑制电路输入的干扰脉冲群和待测脉冲叠加后的实际脉冲群,脉冲群接收电路包括依次连接的LC低通滤波器、电平上拉电路和波形整形电路。
参照附图5,直接输入的脉冲群波形图波动规律不明显,且峰值和谷值偏移很大,波形突变大。
LC低通滤波器用于去除或者削弱脉冲群中100kHz以上的脉冲干扰,LC低通滤波器的脉冲输入端PPSCH1上依次串联有电阻R151和电容C115,LC低通滤波器可设定临界频率,临界频率的计算公式为LC低通滤波器可滤除临界频率以上的高频分量,保留临界频率以下的低频分量,在本实施例中,公式中的代号fc为临界频率,临界频率fc设定为100KHz,公式中的代号R和C分别为LC低通滤波器中的电阻R11的阻值和电容C115的容量值,而临界频率fc的公式变换可得所以电阻R和电容C呈反比,且电阻R和电容C可选取若干个数值,只要其乘积为即可,原理为当信号的频率高于临界频率时不能通过,在数字信号当中,这个临界频率也就是截止频率,当频率高于截止频率时,则全部赋值为0,因为在这一处理过程中,让低于截止频率的低频信号全部通过,所以称为低通滤波。
参照附图6,经过低通滤波后的脉冲信号波形图相较于附图5中的脉冲群波形图峰值和谷值偏移明显变小,波形相对变的平缓。
LC低通滤波器内还设有串联在电容C115后的TVS管D100,TVS管D100用于在电路中出现电压超过器件额定值时进行快速泄放,保护后级的电平上拉电路和波形整形电路,电容C115和TVS管D100的两端并联有电阻R113,电阻R113起到保险丝的作用,当输入信号误接到强电信号,起保护作用,电容C115和TVS管D100之间设有接地端GNDP,被测直流电能表的脉冲输出高端接到电阻R151的前端,也就是脉冲输入端PPSCH1,脉冲输出低端接到接地端GNDP。
波形整形电路包括电压比较器LM393和为电压比较器LM393提供基准电压的基准电压供电电路。
电压比较器LM393包括三极管U101B和三极管U101A,三极管U101B的正向输入端为脚5,反向输入端为脚6,输出端为脚7,三极管U101B的脚7连接到光耦隔离电路,三极管U101A的正向输入端为脚3,反向输入端为脚2,输出端为脚1,三极管U101A的脚1也连接到光耦隔离电路,脉冲群经过LC低通滤波器去除或者削弱脉冲群中100kHz以上的脉冲干扰后,分别进入三极管U101B的正向输入端的脚5和三极管U101A的正向输入端的脚3中。
参照附图2,基准电压供电电路包括一个外接的5V直流电压源D5VP,5V直流电压源D5VP经由电阻R122限流,再经二极管D104、二极管D106、二极管D111,其中每个二极管之间可以产生0.7V的电压差,所以5V直流电压源D5VP在三个二极管间共产生2.1V的直流基准电压R2V1,直流基准电压R2V1同时电连接到电压比较器LM393中三极管U101B反向输入端脚6、三极管U101A的反向输入端脚2,基准电压供电电路中直流基准电压R2V1的输出端和接地端GNDP之间串联有一个滤波电容CAA100,滤波电容CAA100可有效使得直流基准电压R2V1输出平稳,降低了对基准电压供电电路的影响,同时还可吸收基准电压供电电路工作过程中产生的波动。
继续参照附图1,电平上拉电路包括一个外接的5V直流电压源D5VP,5V直流电压源D5VP经由电阻R100、电阻R104、电阻R105后产生5V的上拉信号,上拉信号同时电连接到电压比较器LM393的两个正向输入端,在此实施例中,电阻R100、电阻R104、电阻R105的型号均为250V-050mA的电阻,在脉冲输入端PPSCH1不接受脉冲时,由外接的5V直流电压源D5VP为电压比较器电压比较器LM393中的二极管U101B的正向输入端的脚5和二极管U101A的正向输入端的脚3发送一个默认5v的高电位电平,此高电位电平由于高于基准电压供电电路的2.1V的电平,相比较下以为高电位电平。
参照附图3,光耦隔离电路包括高速光电隔离芯片U109,高速光电隔离芯片U109的型号为HCPL0630,高速光电隔离芯片U109有八个引脚,其中引脚1连接有一个5V直流电源D5VP和一个限流保护电阻R135,引脚2与电压比较器LMS93中三极管U101A的脚1电连接实现信号输入,引脚3与电压比较器LMS93中三极管U101B的脚7电连接实现信号输入,引脚4的前端也连接有一个限流保护电阻R147并与引脚1共用一个5V直流电源D5VP,引脚5连接到隔离电源的地,引脚8连接到隔离电源VCC_M,此隔离电源VCC_M的电压为3.3V,引脚6上和引脚7共用另一个隔离电源VCC_M1,隔离电源VCC_M1的电压也为3.3V,引脚6和隔离电源VCC_M1之间还串联有电阻R143,引脚7和隔离电源VCC_M1之间还串联有电阻R139,电阻R143和电阻R139起到限流和电平置高作用,高速光电隔离芯片U109的左侧与波形整形电路中电压比较器LM393的两输出端电连接,高速光电隔离芯片U109的右侧与FPGA芯片电连接,光耦隔离电路用于电气隔离脉冲群接收电路和FPGA芯片,避免干扰脉冲群的能量直接冲击FPGA芯片造成不可逆损坏;
FPGA芯片用于滤除100kHz~1kHz内的干扰脉冲信号,在通过多次采样叠加脉冲信号,识别出实际的脉冲信号,将1kHz以下的待测脉冲送入数字滤波器中,FPGA现场可编程门阵列,FPGA芯片是可编程的,它的内部是生成一些逻辑门,触发器等数字电路,FPGA芯片可以设计各种各样的电路,引脚可以自定义,用的是HDL硬件描述语言,所以使用起来简单方便,且适用范围广;
参照图4,数字滤波器用于通过积分原理,区分出实际脉冲群中突发脉冲和实际脉冲,去除突发脉冲,留存实际脉冲,数字滤波器第一级和第二级利用非门和电压跟随原理实现脉冲取反缓冲,第三级利用高频计数触发器区分突发脉冲和实际脉冲。
参照附图7,脉冲群经过FPGA芯片滤除100kHz~1kHz内的干扰脉冲信号,经过数字滤波器滤除1k Hz~500Hz内的干扰脉冲信号后,实际脉冲中的单个脉冲为平滑的正弦曲线,没有极大的突变,从而正确测量出直流电能表的电能误差。
综上,本发明不限于上述具体实施方式。本领域技术人员,在不脱离本发明的精神和范围的前提下,可做若干的更改和修饰。本发明的保护范围应以本发明的权利要求为准。