CN209929951U - 基于短路保护的功率芯片 - Google Patents

Abstract

本实用新型公开了一种基于短路保护的功率芯片，包括驱动电路、功率元件、短路检测电路和短路保护电路，其中，所述驱动电路与功率元件、短路检测电路和短路保护电路分别连接，对三者分别输出驱动信号；所述短路检测电路经短路保护电路与功率元件连接，短路检测电路包括硬开关短路检测分路和负载短路检测分路。本实用新型对功率芯片内的硬开关短路和负载短路均能实现精确检测和有效保护，对功率元件影响极小，延长功率芯片寿命。

Description

基于短路保护的功率芯片

技术领域

本实用新型属于芯片领域，尤其涉及一种基于短路保护的功率芯片。

背景技术

功率芯片将功率器件及其驱动电路、保护电路等集成在同一个芯片中的新型混合集成电路。功率芯片将功率器件与低压控制的信号处理、传感、保护、检测、诊断等功能电路集成到同一芯片上，消除了原先电力电子装置中各个模块之间多余的连接。因此，功率芯片既提高了电路的稳定性，又明显降低原来在高频工作时各模块之间引线对电路造成的破坏性影响，而且可将过温保护电路、过压保护电路、欠压保护电路、过流保护电路、短路保护电路等保护电路都集成到芯片中，增强对芯片的保护。因此，功率芯片不仅显著地提高芯片集成度、降低成本，而且也提升了芯片整体的可靠性。

故，如何对功率芯片内电路的短路进行有效检测和保护是亟待解决的问题。

实用新型内容

为了克服现有技术存在的缺陷，确有必要提供一种基于短路保护的功率芯片，以实现精确检测短路，保护功率芯片。

一种基于短路保护的功率芯片，包括驱动电路、功率元件、短路检测电路和短路保护电路，其中，

所述驱动电路与功率元件、短路检测电路和短路保护电路分别连接，对三者分别输出驱动信号；所述短路检测电路经短路保护电路与功率元件连接，短路检测电路包括硬开关短路检测分路和负载短路检测分路；

所述硬开关短路检测分路包括硬开关充电电路、第一比较器、第二比较器、第一反相器、逻辑与门和触发器，所述硬开关充电电路包括串联的第一电阻和第一电容，硬开关充电电路与驱动电路连接，驱动电路输出的驱动信号对硬开关充电电路充电，驱动信号经栅极电阻输入第一比较器的正相输入端，第一比较器的反相输入端输入第一参考电压，第一比较器的输出端分别经第一反相器连接触发器的R端，和逻辑与门的一输入端，驱动信号经第一电阻后的电压输入第二比较器的反相输入端，第二比较器的正相输入端输入第二参考电压，第二比较器的输出端连接逻辑与门的另一输入端，逻辑与门的输出端连接触发器的S端，触发器Q端输出电压V_SC1；

所述负载短路检测分路包括检测恢复电路、负载充电电路和第三比较器，所述检测恢复电路与驱动电路连接，在驱动电路的输出为零时泄放负载充电电路的电压；所述负载充电电路的充电后电压输入第三比较器的正相输入端，第三比较器的反相输入端连接第三参考电压，输出电压V_SC2；

所述短路保护电路包括逻辑或门、延时电路、降压电路和归零电路，所述逻辑或门的两个输入端分别输入电压V_SC1和V_SC2，输出电压V_SC给延时电路，延时电路将电压V_SC无延时地输出给降压电路，延时后输出给归零电路，降压电路和归零电路均与功率元件连接，在功率元件短路后将其电压降低到零。

优选地，所述检测恢复电路包括串联的第二反相器和第一MOS管，第二反相器将驱动电路的输出反相后输入给第一MOS管，第一MOS管的源极接地。

优选地，所述负载充电电路包括串联的第二MOS管、第二电阻和第二电容，第二MOS管的源极连接经栅极电阻的驱动信号，第二MOS管的漏极连接第二电阻，第二电容与第一MOS管并联，第二电容上的电压输入第三比较器的正相输入端。

优选地，所述短路保护电路还包括钳位电路，所述钳位电路与功率元件的栅极连接，包括串联的第二稳压组和第三稳压组，对功率元件的栅极电压钳位，不超过串联的第二稳压组和第三稳压组的电压。

优选地，所述延时电路包括串联的延时电阻和延时电容，延时电容上的电压与所述归零电路连接。

优选地，所述降压电路包括并联的第三电容和第一稳压组、与第一稳压组串联的第三MOS管，第一稳压组与功率元件的栅极连接，将栅极电压拉低至第一稳压组的电压。

优选地，所述归零电路包括串联的归零电阻和第四MOS管，第四MOS管的栅极连接延时电容上的电压，归零电阻与功率元件的栅极连接，第四MOS管导通后，功率元件的栅极电压经归零电阻接地，将功率元件的栅极电压即功率元件上的电压泄放至零。

优选地，所述钳位电路的钳位电压为18-20V。

与现有技术中的串联电阻检测短路相比较，本实用新型不需要隔离电路，而且没有杂散电感，瞬时的检测精度和响应性能良好，不需要检测电阻串联在主功率高压电路上，破坏主电路结构的紧凑性，检测电路时间短，损耗很小；与退饱和检测短路相比，本实用新型检测电路与功率级电路隔离，不容易发生错误检测，设置的检测恢复电路防止了功率芯片初始化时对正常开通的误判，短路检测时间短；对于短路保护电路，分为降压电路和归零电路，在短路发生时首先降压至较低电压，再通过归零电路渐渐将电压归零，对功率元件的损伤极小，又保证了有效的短路保护。

附图说明

图1为本实用新型实施例的基于短路保护的功率芯片的结构框图；

图2为本实用新型实施例的基于短路保护的功率芯片的具体结构框图；

图3为本实用新型实施例的基于短路保护的功率芯片的硬开关短路检测分路电路原理图；

图4为本实用新型实施例的基于短路保护的功率芯片的负载短路检测分路电路原理图；

图5为本实用新型实施例的基于短路保护的功率芯片的短路保护电路原理图。

具体实施方式

以下将结合附图对本实用新型提供的技术方案作进一步说明。

为了解决现有技术存在的技术问题，本实用新型提供一种基于短路保护的功率芯片，参见图1-5，包括驱动电路10、功率元件20、短路检测电路30和短路保护电路40，其中，

驱动电路10与功率元件20、短路检测电路30和短路保护电路40分别连接，对三者分别输出驱动信号；短路检测电路30经短路保护电路40与功率元件20连接，短路检测电路30包括硬开关短路检测分路31和负载短路检测分路32；

硬开关短路检测分路31包括硬开关充电电路311、第一比较器312、第二比较器313、第一反相器314、逻辑与门315和触发器316，硬开关充电电路311包括串联的第一电阻R1和第一电容C1，硬开关充电电路311与驱动电路10连接，驱动电路10输出的驱动信号，电压V_GG对硬开关充电电路311充电，驱动信号经栅极电阻R_G的电压V_GE输入第一比较器312的正相输入端，第一比较器312的反相输入端输入第一参考电压V_REF1，第一比较器312的输出端电压V_OP1分别经第一反相器314连接触发器316的R端，和逻辑与门315的一输入端，驱动信号经第一电阻R1后的电压V_C1输入第二比较器313的反相输入端，第二比较器313的正相输入端输入第二参考电压V_REF2，第二比较器313的输出端电压V_OP2连接逻辑与门315的另一输入端，逻辑与门315的输出端连接触发器316的S端，触发器316Q端输出电压V_SC1；

负载短路检测分路32包括检测恢复电路321、负载充电电路322和第三比较器323，检测恢复电路321与驱动电路10连接，在驱动电路10的输出为零时泄放负载充电电路322的电压电压V_C2；负载充电电路322的充电后电压V_C2输入第三比较器323的正相输入端，第三比较器323的反相输入端连接第三参考电压V_REF3，输出电压V_SC2；

短路保护电路40包括逻辑或门41、延时电路42、降压电路43和归零电路44，逻辑或门41的两个输入端分别输入电压V_SC1和V_SC2，输出电压V_SC给延时电路42，延时电路42将电压V_SC无延时地输出给降压电路43，延时后输出给归零电路44，降压电路43和归零电路44均与功率元件20连接，在功率元件20短路后将其电压V_GE降低到零。

具体实施例中，检测恢复电路321包括串联的第二反相器320和第一MOS管MN1，第二反相器320将驱动电路10的输出电压V_GG反相后输入给第一MOS管MN1，第一MOS管MN1的源极接地。

负载充电电路322包括串联的第二MOS管MP1、第二电阻R2和第二电容C2，第二MOS管MP1的源极连接经栅极电阻的驱动信号电压V_GE，第二MOS管MP1的漏极连接第二电阻R2，第二电容C2与第一MOS管MN1并联，第二电容C2上的电压V_C2输入第三比较器323的正相输入端。

短路保护电路40还包括钳位电路45，钳位电路45与功率元件20的栅极连接，包括串联的第二稳压组Z2和第三稳压组Z3，对功率元件20的栅极电压钳位，不超过串联的第二稳压组Z2和第三稳压组Z3的电压，可以为18-20V，对一般功率芯片中的功率元件20不至于不可逆损坏。

延时电路42包括串联的延时电阻R_D和延时电容C_D，延时电容C_D上的电压V_CD与归零电路44连接。

降压电路43包括并联的第三电容C3和第一稳压组Z1、与第一稳压组Z1串联的第三MOS管MN2，第一稳压组Z1与功率元件20的栅极连接，将栅极电压V_GE拉低至第一稳压组Z1的电压，可以为10-13V。

归零电路44包括串联的归零电阻R_SOFT和第四MOS管MN3，第四MOS管MN3的栅极连接延时电容C_D上的电压V_CD，归零电阻R_SOFT与功率元件20的栅极连接，第四MOS管MN3导通后，功率元件20的栅极电压V_GE经归零电阻R_SOFT接地，将功率元件20的栅极电压V_GE即功率元件20上的电压泄放至零。

以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种基于短路保护的功率芯片，其特征在于，包括驱动电路、功率元件、短路检测电路和短路保护电路，其中，

所述驱动电路与功率元件、短路检测电路和短路保护电路分别连接，对三者分别输出驱动信号；所述短路检测电路经短路保护电路与功率元件连接，短路检测电路包括硬开关短路检测分路和负载短路检测分路；

所述硬开关短路检测分路包括硬开关充电电路、第一比较器、第二比较器、第一反相器、逻辑与门和触发器，所述硬开关充电电路包括串联的第一电阻和第一电容，硬开关充电电路与驱动电路连接，驱动电路输出的驱动信号对硬开关充电电路充电，驱动信号经栅极电阻输入第一比较器的正相输入端，第一比较器的反相输入端输入第一参考电压，第一比较器的输出端分别经第一反相器连接触发器的R端，和逻辑与门的一输入端，驱动信号经第一电阻后的电压输入第二比较器的反相输入端，第二比较器的正相输入端输入第二参考电压，第二比较器的输出端连接逻辑与门的另一输入端，逻辑与门的输出端连接触发器的S端，触发器Q端输出电压V_SC1；

所述负载短路检测分路包括检测恢复电路、负载充电电路和第三比较器，所述检测恢复电路与驱动电路连接，在驱动电路的输出为零时泄放负载充电电路的电压；所述负载充电电路的充电后电压输入第三比较器的正相输入端，第三比较器的反相输入端连接第三参考电压，输出电压V_SC2；

所述短路保护电路包括逻辑或门、延时电路、降压电路和归零电路，所述逻辑或门的两个输入端分别输入电压V_SC1和V_SC2，输出电压V_SC给延时电路，延时电路将电压V_SC无延时地输出给降压电路，延时后输出给归零电路，降压电路和归零电路均与功率元件连接，在功率元件短路后将其电压降低到零。

2.根据权利要求1所述的基于短路保护的功率芯片，其特征在于，所述检测恢复电路包括串联的第二反相器和第一MOS管，第二反相器将驱动电路的输出反相后输入给第一MOS管，第一MOS管的源极接地。

3.根据权利要求2所述的基于短路保护的功率芯片，其特征在于，所述负载充电电路包括串联的第二MOS管、第二电阻和第二电容，第二MOS管的源极连接经栅极电阻的驱动信号，第二MOS管的漏极连接第二电阻，第二电容与第一MOS管并联，第二电容上的电压输入第三比较器的正相输入端。

4.根据权利要求1所述的基于短路保护的功率芯片，其特征在于，所述短路保护电路还包括钳位电路，所述钳位电路与功率元件的栅极连接，包括串联的第二稳压组和第三稳压组，对功率元件的栅极电压钳位，不超过串联的第二稳压组和第三稳压组的电压。

5.根据权利要求1所述的基于短路保护的功率芯片，其特征在于，所述延时电路包括串联的延时电阻和延时电容，延时电容上的电压与所述归零电路连接。

6.根据权利要求1所述的基于短路保护的功率芯片，其特征在于，所述降压电路包括并联的第三电容和第一稳压组、与第一稳压组串联的第三MOS管，第一稳压组与功率元件的栅极连接，将栅极电压拉低至第一稳压组的电压。

7.根据权利要求5所述的基于短路保护的功率芯片，其特征在于，所述归零电路包括串联的归零电阻和第四MOS管，第四MOS管的栅极连接延时电容上的电压，归零电阻与功率元件的栅极连接，第四MOS管导通后，功率元件的栅极电压经归零电阻接地，将功率元件的栅极电压即功率元件上的电压泄放至零。

8.根据权利要求4所述的基于短路保护的功率芯片，其特征在于，所述钳位电路的钳位电压为18-20V。

Images