CN110600390B - Tsv结构电击穿寿命测试方法、装置、系统和控制设备 - Google Patents

Tsv结构电击穿寿命测试方法、装置、系统和控制设备 Download PDF

Info

Publication number
CN110600390B
CN110600390B CN201910703529.2A CN201910703529A CN110600390B CN 110600390 B CN110600390 B CN 110600390B CN 201910703529 A CN201910703529 A CN 201910703529A CN 110600390 B CN110600390 B CN 110600390B
Authority
CN
China
Prior art keywords
tsv
leakage current
matrix wafer
wafer sample
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910703529.2A
Other languages
English (en)
Other versions
CN110600390A (zh
Inventor
陈思
王之哲
周斌
付兴
尧彬
黄云
恩云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201910703529.2A priority Critical patent/CN110600390B/zh
Publication of CN110600390A publication Critical patent/CN110600390A/zh
Application granted granted Critical
Publication of CN110600390B publication Critical patent/CN110600390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本申请涉及一种TSV结构电击穿寿命测试方法、装置、系统和控制设备；所述方法包括在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；第一个温度循环周期为控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间，实现高效准确地测试TSV结构的寿命性能，实现高效准确地测试TSV结构的电击穿可靠性。

Description

TSV结构电击穿寿命测试方法、装置、系统和控制设备
技术领域
本申请涉及晶圆性能测试技术领域，特别是涉及一种TSV结构电击穿寿命测试方法、装置、系统和控制设备。
背景技术
基于TSV(Through silicon via，硅通孔技术)技术的新型三维集成方法，具有更高集成密度、更高性能，是现国内外先进封装的前沿应用方向。TSV三维集成技术以硅通孔互连以及芯片堆叠技术为支撑，通过TSV垂直互连实现同质或异质芯片间的垂直集成与数据传输。TSV垂直互连突破了平面集成在数据传输和功能密度方面的技术瓶颈，大大提升器件信息处理速度，并大幅度降低系统体积、重量和功耗。
其中，TSV结构是由电镀Cu填充具有多层材料界面的复合结构，界面结构为Si/SiO2/Ta/Cu。TSV界面中，由于各材料的热膨胀系数存在显著差异，例如，在航天应用典型大温差(-65℃～150℃)工况下，严重的热失配将导致TSV界面各层材料产生较大的切应力和拉应力，很容易诱发界面分层或开裂失效。这些TSV界面损伤直接关系到SiP(System In aPackage系统级封装)器件的漏电性能和电击穿(Time Dependant Dielectric Breakdown，TDDB)可靠性，这一问题伴随三维封装密度增加、TSV结构尺寸减小、阻挡层/介电层减薄会愈加严峻。因此，需要对TSV的结构可靠性进行测试，以支持对TSV结构的设计和改进，但是，在实现过程中，发明人发现传统技术中至少存在如下问题：传统技术无法高效准确地测试TSV结构的电击穿可靠性。
发明内容
基于此，有必要针对传统技术无法高效准确地测试TSV结构的电击穿可靠性的问题，提供一种TSV结构电击穿寿命测试方法、装置、系统和控制设备。
为了实现上述目的，本申请实施例提供了一种TSV结构电击穿寿命测试方法，包括以下步骤：
在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；第一个温度循环周期为控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；
在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；
在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间。
在其中一个实施例中，在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间的步骤之后，还包括步骤：
获取多个待测TSV矩阵晶圆样品对应的失效时间，并根据各失效时间绘制TSV矩阵晶圆的失效概率分布图。
在其中一个实施例中，在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间的步骤中，还包括步骤：
根据满足失效判据的当前漏电流，得到待测TSV矩阵晶圆样品累积的击穿电荷；击穿电荷用于作为改善TSV矩阵晶圆性能的参数。
在其中一个实施例中，还包括步骤：
在当前漏电流未满足失效判据、且电源设备调节电压的总时长超过最大试验时长时，控制温度调节设备和电源设备停止运行。
在其中一个实施例中，失效判据为漏电流从初始漏电流急剧增至1毫安。
在其中一个实施例中，失效判据为漏电流变化率大于20％；漏电流变化率为初始漏电流和当前漏电流的差值与初始漏电流的比值的绝对值。
一种TSV结构电击穿寿命测试装置，包括：
第一漏电流获取模块，用于在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；第一个温度循环周期为控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；
第二漏电流获取模块，用于在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；
失效时间获取模块，用于在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间。
一种控制设备，控制设备用于实现上述TSV结构电击穿寿命测试方法。
一种TSV结构电击穿寿命测试系统，包括度调节设备、信号采集设备和电源设备；还包括上述控制设备；
控制设备分别连接温度调节设备、信号采集设备和电源设备；
温度调节设备用于调节待测TSV矩阵晶圆样品的测试环境温度；信号采集设备用于采集待测TSV矩阵晶圆样品的漏电流；电源设备用于调节待测TSV矩阵晶圆样品的电压。
一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述方法的步骤。
上述技术方案中的一个技术方案具有如下优点和有益效果：
控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化；在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间，本申请TSV结构电击穿寿命测试方法能够在温度循环变化的测试环境中，逐渐增大待测TSV矩阵晶圆样品的电压，测试待测TSV矩阵晶圆样品的漏电流，在漏电流满足失效判据时，则判断待测TSV矩阵晶圆样品失效，并将电源设备调节电压的总时长作为失效时间，从而实现高效准确地测试TSV结构的寿命性能，进而实现高效准确地测试TSV结构的电击穿可靠性。
附图说明
图1为一个实施例中TSV结构电击穿寿命测试方法的步骤流程图；
图2为另一个实施例中TSV结构电击穿寿命测试方法的步骤流程图；
图3为一个实施例中TSV结构电击穿寿命测试装置的结构示意图；
图4为另一个实施例中TSV结构电击穿寿命测试装置的结构示意图；
图5为一个实施例中控制设备的内部结构图；
图6为一个实施例中TSV结构电击穿寿命测试系统的结构框图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本申请TSV结构电击穿寿命测试方法的一个具体的应用场景中：
传统技术针对TSV绝缘测试提供了三种方法：方法一是对加工有TSV的晶圆减薄，露出TSV两端的导体后以探针从正反两面实现测试电连接或者以探针连接TSV正面、并通过金属载片台连接暴露出TSV的晶圆背面；方法二是在晶圆背面制作欧姆接触，而后以探针从晶圆正面连接待测TSV并通过金属的探针台台面连接晶圆的背面进行测试；方法三是通过高频测试方法对TSV绝缘等性能进行判断。
传统技术至少存在以下缺陷：
方法一的不足很明显，包括：需要采用特殊夹具来夹持晶圆，探针的对位困难，测试难度大，效率低；减薄后的晶圆夹持和搬移较为困难，容易在操作中碎裂；减薄后暴露出的TSV的背面往往是向硅本体凹陷的，不容易与载片台实现可靠电连接。方法二需要增加额外的工艺步骤，而且工艺中需要经受高温，故测试后晶圆上的电路实际上将失效；另外，方法二只适用于从生产线上的晶圆中的抽查，故障或缺陷覆盖面较小。方法一和方法二无疑将导致三维集成电路产品制造成本居高不下。方法三测试结果分析复杂，耗时长，不易实现真正的在线测试，很难在生产中得到广泛应用。
为了解决传统技术无法高效准确地测试TSV结构的电击穿可靠性的，本申请实施例提供了一种TSV结构电击穿寿命测试方法，包括以下步骤：
步骤S110，在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；第一个温度循环周期为控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；
需要说明的是，在TSV结构电击穿寿命测试测试之前，需要制备待测TSV矩阵晶圆样品，具体制备过程为：制备完整的TSV矩阵晶圆，并对其进行退火处理，退火工艺参数为：退火温度在425℃以下，退火保温30min。
将待测TSV矩阵晶圆样品放置于封闭的试验环境中，控制设备控制温度调节设备调节环境的温度，以使测试环境温度循环变化。测试环境温度以何种形式循环变化，可根据试验需求而定。在一个示例中，提供一种可行的形式，环境温度在-30℃(摄氏度)至110℃的范围内，以12℃/min(摄氏度每分钟)的变温速率进行变化。在另一个示例中，提供一种可行的形式，环境温度在-55℃(摄氏度)至130℃的范围内，以13℃/min(摄氏度每分钟)的变温速率进行变化，且在-55℃和150℃处驻留5min。在又一个示例中，提供一种可行的形式，环境温度在-65℃(摄氏度)-150℃的范围内，以15℃/min(摄氏度每分钟)的变温速率进行变化，且在-65℃和150℃处驻留15min。
在开始调节待测TSV矩阵晶圆样品的测试环境温度的第一个温度循环周期内，并通过电源设备向待测TSV矩阵晶圆样品施加初始电压，在初始电压下待测TSV矩阵晶圆样品内部流通电流，控制设备控制信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流。在一个示例中，可采集待测TSV矩阵晶圆样品在第一个温度循环周期内任意时刻的初始漏电流。在另一个示例中，可持续采集待测TSV矩阵晶圆样品在第一个温度循环周期内需要时刻的漏电流，将各漏电流的平均值作为初始漏电流。初始漏电流用于判断是否继续实施剩余的试验步骤。其中，待测TSV矩阵晶圆样品上含有多个硅通孔，初始漏电流是测量的待测TSV矩阵晶圆样品上相邻的两个硅通孔之间的电流。
步骤S120，在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流。
需要说明的是，在获取初始漏电流之后，判断初始漏电流是否大于预设值，在初始漏电流小于或等于预设值时，才执行本申请TSV结构电击穿寿命测试方法的其余步骤，在初始漏电流大于预设值时，就不执行本申请TSV结构电击穿寿命测试方法的其余步骤。其中，预设值可根据试验需求而定，在一个示例中，预设值为1μA(微安)。
在初始漏电流小于或等于预设值时，控制设备控制电源设备以初始电压为起点，开始增大对待测TSV矩阵晶圆样品施加的电压，持续增大电压的同时，控制设备还控制信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流。其中，当前漏电流为待测TSV矩阵晶圆样品上相邻的两个硅通孔之间的电流。其中，电源设备可为恒压源、恒流源。在一个示例中，电源设备施加在待测TSV矩阵晶圆样品上的电压的电压应力在8MV/cm至13MV/cm的范围内。
步骤S130，在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间。
需要说明的是，失效判据用于判断待测TSV矩阵晶圆样品是否因电击穿而失效。在一个示例中，失效判据为漏电流从初始漏电流急剧增至1毫安。在另一个示例中，失效判据为漏电流变化率大于20％；漏电流变化率为初始漏电流和当前漏电流的差值与初始漏电流的比值的绝对值。
总时长是指以控制设备在初始漏电流小于或等于预设值时控制电源设备开始增大电压的时刻为起点，至当前漏电流满足失效判据的时刻为终点，之间的时长。获取到的总时长即为待测TSV矩阵晶圆样品的失效时间。
在当前漏电流满足失效判据时，说明待测TSV矩阵晶圆样品失效，获取失效时间。
在当前漏电流未满足失效判据、且电源设备调节电压的总时长超过最大试验时长时，控制温度调节设备和电源设备停止运行。需要说明的是，给试验设定一个最大试验时长，在该最大试验时长内都未发现当前漏电流出现异常(未满足失效判据)，则说明待测TSV矩阵晶圆样品中的TSV结构的性能满足实际使用要求，性能优异。最大试验时长可根据实际需要而定，最大试验时长越长，则对待测TSV矩阵晶圆样品的测试结果越好。
进一步的，在一个实施例中，在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间的步骤中，还包括步骤：
根据满足失效判据的当前漏电流，得到待测TSV矩阵晶圆样品累积的击穿电荷；击穿电荷用于作为改善TSV矩阵晶圆性能的参数。
需要说明的是，在一个示例中，基于以下公式获取待测TSV矩阵晶圆样品累积的击穿电荷：
Qbd(t)＝Qbd(t-1)+It
其中，Qbd(t)表示第t时刻的击穿电荷；Qbd(t-1)表示第t-1时刻的击穿电荷；It表示第t时刻加载的电流密度。
需要说明的是，上述公式是一个累积公式，击穿电荷测试(Qbd)。在击穿电荷测试中，在两个硅通孔间施加恒定的电流I，并对时间t内穿过两个硅通孔间的电压进行监测，随着时间和电流的增加，Qbd不断累积，当测试I-V曲线的漏电流超过预设值，则判定两个硅通孔间被击穿，此刻累积Qbd为击穿电荷。
本申请TSV结构电击穿寿命测试方法的各实施例中，控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化；在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间，本申请TSV结构电击穿寿命测试方法能够在温度循环变化的测试环境中，逐渐增大待测TSV矩阵晶圆样品的电压，测试待测TSV矩阵晶圆样品的漏电流，在漏电流满足失效判据时，则判断待测TSV矩阵晶圆样品失效，并将电源设备调节电压的总时长作为失效时间，从而实现高效准确地测试TSV结构的寿命性能，进而实现高效准确地测试TSV结构的电击穿可靠性。
在一个实施例中，如图2所示，在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间的步骤之后，还包括步骤：
步骤S240，获取多个待测TSV矩阵晶圆样品对应的失效时间，并根据各失效时间绘制TSV矩阵晶圆的失效概率分布图。
需要说明的是，重复前述实施例的步骤S110至步骤S140，测试多个待测TSV矩阵晶圆样品的失效时间，将获得的多个失效时间在平面坐标上绘制成正态分布，得到失效概率分布图。测试的待测TSV矩阵晶圆样品的数量越多，则失效概率分布图越精确。
本申请TSV结构电击穿寿命测试方法的各实施例中，绘制TSV矩阵晶圆的失效概率分布图，利用失效概率分布图分析TSV结构的性能以及电击穿特性，可为电击穿失效机理与寿命预测研究提供良好的试验数据支撑。
应该理解的是，虽然图1和2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1和2中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图3所示，提供一种TSV结构电击穿寿命测试装置，包括：
第一漏电流获取模块31，用于在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；初始漏电流为待测TSV矩阵晶圆样品上相邻两个硅通孔之间的电流；第一个温度循环周期为控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；
第二漏电流获取模块33，用于在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；当前漏电流为待测TSV矩阵晶圆样品上相邻两个硅通孔之间的电流；
失效时间获取模块35，用于在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间。
在一个实施例中，如图4所示，一种TSV结构电击穿寿命测试装置还包括：
分布图获取模块37，用于获取多个待测TSV矩阵晶圆样品对应的失效时间，并根据各失效时间绘制TSV矩阵晶圆的失效概率分布图。
在一个实施例中，如图4所示，一种TSV结构电击穿寿命测试装置还包括：
击穿电荷获取模块39，用于根据满足失效判据的当前漏电流，得到待测TSV矩阵晶圆样品累积的击穿电荷；击穿电荷用于作为改善TSV矩阵晶圆性能的参数。
在一个实施例中，如图4所示，一种TSV结构电击穿寿命测试装置还包括：
控制模块41，用于在当前漏电流未满足失效判据、且电源设备调节电压的总时长超过最大试验时长时，控制温度调节设备和电源设备停止运行。
关于TSV结构电击穿寿命测试装置的具体限定可以参见上文中对于TSV结构电击穿寿命测试方法的限定，在此不再赘述。上述TSV结构电击穿寿命测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，一种控制设备，控制设备用于实现本申请TSV结构电击穿寿命测试方法歌实施例所述的TSV结构电击穿寿命测试方法。
在一个示例中，提供了一种控制设备，其内部结构图可以如图5所示。该控制设备包括通过系统总线连接的处理器、存储器、接口电路和数据库。其中，该控制设备的处理器用于提供计算和控制能力。该控制设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该控制设备的数据库用于存储漏电流、总时长等数据。该控制设备的接口电路用于连接电源设备、信号采集设备。该计算机程序被处理器执行时以实现一种TSV结构电击穿寿命测试方法。
本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的控制设备的限定，具体的控制设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，如图6所示，一种TSV结构电击穿寿命测试系统，包括温度调节设备61、信号采集设备63和电源设备65；还包括上述控制设备67；
控制设备67分别连接温度调节设备61、信号采集设备63和电源设备65；
温度调节设备61用于调节待测TSV矩阵晶圆样品的测试环境温度；信号采集设备63用于采集待测TSV矩阵晶圆样品的漏电流；电源设备65用于调节待测TSV矩阵晶圆样品的电压。
在一个实施例中，在一个实施例中，TSV结构电击穿寿命测试系统可采用AgilentB1500型半导体器件参数测试仪进行实现，通过Agilent B1500型半导体器件参数测试仪对待测TSV矩阵晶圆样品进行I-V曲线的测试(即采集漏电流与施加在待测TSV矩阵晶圆样品上的电压之间的关系曲线)，Agilent B1500型半导体器件参数测试仪可以以低廉的升级方式扩展各种测试功能，在扩展时支持开关/控制插件模块；支持其它内置测量功能的扩展。并且兼容LabVIEW、Lab Windows/CVI、Visual Basic、C/C++和Testpoint等驱动程序，方便软件进行I-V曲线测试结果的实时提取。
需要说明的是，本申请TSV结构电击穿寿命测试系统的具体工作原理，请参照本申请TSV结构电击穿寿命测试方法各实施例加载的内容，此处不再赘述。
本申请TSV结构电击穿寿命测试系统的各实施例中，装卡TSV矩阵晶圆样品方便，并可以实现TSV矩阵晶圆的自动化测试，其测试速度仅限于高阻仪读取数据的频率(可调)，从而可以大幅降低生产成本，提高产成效率；而且与其他分析手段相结合后，还有助于判断TSV矩阵晶圆中的绝缘层缺陷位置及成因，服务于TSV矩阵晶圆的相关工艺开发与优化。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；第一个温度循环周期为控制温度调节设备调节待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；
在初始漏电流小于或等于预设值时，控制电源设备以初始电压为起点逐渐增大施加在待测TSV矩阵晶圆样品上的电压，并通过信号采集设备实时采集待测TSV矩阵晶圆样品的当前漏电流；
在当前漏电流满足失效判据时，获取电源设备调节电压的总时长，并将总时长确认为待测TSV矩阵晶圆样品的失效时间。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
获取多个待测TSV矩阵晶圆样品对应的失效时间，并根据各失效时间绘制TSV矩阵晶圆的失效概率分布图。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
根据满足失效判据的当前漏电流，得到待测TSV矩阵晶圆样品累积的击穿电荷；击穿电荷用于作为改善TSV矩阵晶圆性能的参数。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
在当前漏电流未满足失效判据、且电源设备调节电压的总时长超过最大试验时长时，控制温度调节设备和电源设备停止运行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种TSV结构电击穿寿命测试方法，其特征在于，包括以下步骤：
在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；所述第一个温度循环周期为控制温度调节设备调节所述待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；所述初始漏电流为第一温度循环周期内测量的待测TSV矩阵晶圆样品上相邻的两个硅通孔之间的电流；
在所述初始漏电流小于或等于预设值时，控制电源设备以所述初始电压为起点逐渐增大施加在所述待测TSV矩阵晶圆样品上的电压，并通过所述信号采集设备实时采集所述待测TSV矩阵晶圆样品的当前漏电流；所述当前漏电流为满足所述初始漏电流小于或等于预设值条件之后测量的待测TSV矩阵晶圆样品上相邻的两个硅通孔之间的电流；
在所述当前漏电流满足失效判据时，获取所述电源设备调节电压的总时长，并将所述总时长确认为所述待测TSV矩阵晶圆样品的失效时间。
2.根据权利要求1所述的TSV结构电击穿寿命测试方法，其特征在于，在所述当前漏电流满足失效判据时，获取所述电源设备调节电压的总时长，并将所述总时长确认为所述待测TSV矩阵晶圆样品的失效时间的步骤之后，还包括步骤：
获取多个待测TSV矩阵晶圆样品对应的失效时间，并根据各所述失效时间绘制TSV矩阵晶圆的失效概率分布图。
3.根据权利要求1所述的TSV结构电击穿寿命测试方法，其特征在于，在所述当前漏电流满足失效判据时，获取所述电源设备调节电压的总时长，并将所述总时长确认为所述待测TSV矩阵晶圆样品的失效时间的步骤中，还包括步骤：
根据满足所述失效判据的所述当前漏电流，得到所述待测TSV矩阵晶圆样品累积的击穿电荷；所述击穿电荷用于作为改善TSV矩阵晶圆性能的参数。
4.根据权利要求1所述的TSV结构电击穿寿命测试方法，其特征在于，还包括步骤：
在所述当前漏电流未满足所述失效判据、且所述电源设备调节电压的总时长超过最大试验时长时，控制所述温度调节设备和所述电源设备停止运行。
5.根据权利要求1至4任意一项所述的TSV结构电击穿寿命测试方法，其特征在于，
所述失效判据为漏电流从所述初始漏电流急剧增至1毫安。
6.根据权利要求1至4任意一项所述的TSV结构电击穿寿命测试方法，其特征在于，
所述失效判据为漏电流变化率大于20％；所述漏电流变化率为所述初始漏电流和所述当前漏电流的差值与所述初始漏电流的比值的绝对值。
7.一种TSV结构电击穿寿命测试装置，其特征在于，包括：
第一漏电流获取模块，用于在第一个温度循环周期内，通过信号采集设备采集待测TSV矩阵晶圆样品在初始电压下的初始漏电流；所述第一个温度循环周期为控制温度调节设备调节所述待测TSV矩阵晶圆样品的测试环境温度循环变化的第一个周期；所述初始漏电流为第一温度循环周期内测量的待测TSV矩阵晶圆样品上相邻的两个硅通孔之间的电流；
第二漏电流获取模块，用于在所述初始漏电流小于或等于预设值时，控制电源设备以所述初始电压为起点逐渐增大施加在所述待测TSV矩阵晶圆样品上的电压，并通过所述信号采集设备实时采集所述待测TSV矩阵晶圆样品的当前漏电流；所述当前漏电流为满足所述初始漏电流小于或等于预设值条件之后测量的待测TSV矩阵晶圆样品上相邻的两个硅通孔之间的电流；
失效时间获取模块，用于在所述当前漏电流满足失效判据时，获取所述电源设备调节电压的总时长，并将所述总时长确认为所述待测TSV矩阵晶圆样品的失效时间。
8.一种控制设备，其特征在于，所述控制设备用于实现权利要求1至6任意一项所述的TSV结构电击穿寿命测试方法。
9.一种TSV结构电击穿寿命测试系统，其特征在于，包括温度调节设备、信号采集设备和电源设备；还包括权利要求8所述的控制设备；
所述控制设备分别连接所述温度调节设备、所述信号采集设备和所述电源设备；
所述温度调节设备用于调节待测TSV矩阵晶圆样品的测试环境温度；所述信号采集设备用于采集所述待测TSV矩阵晶圆样品的漏电流；所述电源设备用于调节待测TSV矩阵晶圆样品的电压。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
CN201910703529.2A 2019-07-31 2019-07-31 Tsv结构电击穿寿命测试方法、装置、系统和控制设备 Active CN110600390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910703529.2A CN110600390B (zh) 2019-07-31 2019-07-31 Tsv结构电击穿寿命测试方法、装置、系统和控制设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910703529.2A CN110600390B (zh) 2019-07-31 2019-07-31 Tsv结构电击穿寿命测试方法、装置、系统和控制设备

Publications (2)

Publication Number Publication Date
CN110600390A CN110600390A (zh) 2019-12-20
CN110600390B true CN110600390B (zh) 2021-12-07

Family

ID=68853226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910703529.2A Active CN110600390B (zh) 2019-07-31 2019-07-31 Tsv结构电击穿寿命测试方法、装置、系统和控制设备

Country Status (1)

Country Link
CN (1) CN110600390B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113253088B (zh) * 2021-06-25 2021-09-28 上海瞻芯电子科技有限公司 晶体管栅氧测试装置及系统
CN113655370B (zh) * 2021-08-13 2024-08-09 海光信息技术股份有限公司 确定芯片异常测试工况的方法、装置、系统及相关设备
CN117471267B (zh) * 2023-12-22 2024-03-12 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482464A (zh) * 2008-11-18 2009-07-15 大连理工大学 确定高温构件持久寿命可靠度的方法
CN108140732A (zh) * 2015-07-29 2018-06-08 汉高知识产权控股有限责任公司 含阻挡膜的制品及其用于3d tsv封装体用预施加底部填充膜的用途

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102021884B1 (ko) * 2012-09-25 2019-09-18 삼성전자주식회사 후면 본딩 구조체를 갖는 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482464A (zh) * 2008-11-18 2009-07-15 大连理工大学 确定高温构件持久寿命可靠度的方法
CN108140732A (zh) * 2015-07-29 2018-06-08 汉高知识产权控股有限责任公司 含阻挡膜的制品及其用于3d tsv封装体用预施加底部填充膜的用途

Also Published As

Publication number Publication date
CN110600390A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
CN110600390B (zh) Tsv结构电击穿寿命测试方法、装置、系统和控制设备
Zorn et al. Acceleration of temperature humidity bias (THB) testing on IGBT modules by high bias levels
Patil et al. Failure precursors for insulated gate bipolar transistors (IGBTs)
Schmidt et al. Power cycle testing of sintered SiC-MOSFETs
Tian et al. Monitoring IGBT's health condition via junction temperature variations
Zorn et al. Temperature–humidity–bias testing on insulated‐gate bipolartransistor modules–failure modes and acceleration due to high voltage
CN111856233B (zh) 基于键合引线退化的igbt模块可靠性评估方法及装置
CN110379725B (zh) 电迁移测试结构及方法
KR20150003019A (ko) 반도체 소자의 온오프 시험 장치 및 그 방법
Brincker et al. Comparative study of Al metallization degradation in power diodes under passive and active thermal cycling
Kempiak et al. Accelerated qualification of highly reliable chip interconnect technology by power cycling under thermal overload
Schmidt et al. Power cycle testing at low temperature swings–evaluating the stability of SAC-and SnSb-based chip solder layers
US20170207137A1 (en) Test structure and method of manufacturing structure including the same
CN114267604A (zh) 具有控制引脚的电子器件的制造方法及其缺陷检测方法
Liu et al. The investigation on the lifetime prediction model of IGBT module
Andreev et al. Automatized setup for researching of MIS structures under high-field tunnel injection of electrons at stress and measurement conditions
CN102707151A (zh) 分离等效电阻的芯片导通电阻检测方法
US10319648B2 (en) Conditions for burn-in of high power semiconductors
Heimler et al. Influence of the Gate Voltage during On-Time on the Power Cycling Capability of SiC MOSFETs
Zhang et al. Development of high temperature packaging technologies for SiC power devices based on finite elements simulations and experiments: thermal approach
Yazawa et al. Intrinsic transient thermal response of GaN HEMT
Guiot et al. Improved Power Cycling Reliability through the use of SmartSiC TM) Engineered Substrate for Power Devices
Moses et al. GaN HEMT reliability at 125° C for 1000 hours
CN103426783A (zh) 一种即时的氧化物氮化物氧化物薄膜的可靠性检测方法
Zhang et al. Impact of VCE, sat measurement conditions on cycle-to-failure determination of IGBT samples in power cycling test

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 511300 No.78, west of Zhucun Avenue, Zhucun street, Zengcheng District, Guangzhou City, Guangdong Province

Applicant after: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING RESEARCH INSTITUTE ((THE FIFTH ELECTRONIC RESEARCH INSTITUTE OF MIIT)(CEPREI LABORATORY))

Address before: 510610 No. 110 Zhuang Road, Tianhe District, Guangdong, Guangzhou, Dongguan

Applicant before: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING RESEARCH INSTITUTE ((THE FIFTH ELECTRONIC RESEARCH INSTITUTE OF MIIT)(CEPREI LABORATORY))

GR01 Patent grant
GR01 Patent grant