CN110597487A - 一种矩阵向量乘法电路及计算方法 - Google Patents

一种矩阵向量乘法电路及计算方法 Download PDF

Info

Publication number
CN110597487A
CN110597487A CN201910792384.8A CN201910792384A CN110597487A CN 110597487 A CN110597487 A CN 110597487A CN 201910792384 A CN201910792384 A CN 201910792384A CN 110597487 A CN110597487 A CN 110597487A
Authority
CN
China
Prior art keywords
row
memory array
matrix
nonvolatile memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910792384.8A
Other languages
English (en)
Other versions
CN110597487B (zh
Inventor
李祎
匡睿
秦一凡
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910792384.8A priority Critical patent/CN110597487B/zh
Publication of CN110597487A publication Critical patent/CN110597487A/zh
Application granted granted Critical
Publication of CN110597487B publication Critical patent/CN110597487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种矩阵向量乘法电路及计算方法，矩阵向量乘法电路包括非易失存储器阵列、输入控制端、输出控制端、读取控制端，其中非易失存储器阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；输入控制端用于接收外部输入的左矩阵向量参数，并根据待输入的左矩阵参数值在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵向量参数输入到非易失存储器阵列中；本发明利用非易失存储器阵列存算一体的特性，将部分计算参数保存在非易失存储器阵列中并重复使用，通过使用阵列完成矩阵向量乘法计算过程，大大降低了矩阵向量乘法的计算消耗并提高了计算速度。

Description

一种矩阵向量乘法电路及计算方法
技术领域
本发明属于信号处理领域，更具体地，涉及一种矩阵向量乘法电路及计算方法。
背景技术
矩阵向量乘法是一种常用且重要的数学计算，在图像处理、特征提取、神经网络等领域广泛使用。伴随着大数据时代的到来，人们对数据处理能力的要求越来越高，在图像处理、特征提取、神经网络等领域，存在有大量的输入数据和矩阵向量乘法计算过程，需要大量的存储空间和计算消耗。
现有的矩阵向量乘法电路及计算方法大都是基于传统冯诺依曼架构的，而在传统的冯诺依曼架构中，存储器和处理器相互分离，需要大量存储器存储数据，再将数据提取到处理器中进行相应计算。所以存储器和处理器之间存在有大量的数据传输消耗，计算速度和效率受到了极大的影响，耗时大、效率低。
综上所述，提出一种计算速率快、计算效率高的矩阵向量乘法电路及计算方法是亟待解决的问题。
发明内容
针对现有技术的缺陷，本发明的目的在于提出了一种矩阵向量乘法电路及计算方法，旨在解决现有技术采用冯诺依曼架构而导致的计算速度较慢的问题。
为实现上述目的，本发明一方面提供了一种矩阵向量乘法电路，包括非易失存储器阵列、输入控制端、输出控制端、读取控制端；
非易失存储器阵列中的每个存储器单元均包括输入端、读取端、输出端，每一行的所有存储器单元的输入端分别与输入控制端相连，每一行的所有存储器单元的读取端分别与读取控制端相连，每一列的所有存储器单元的输出端分别与输出控制端相连；
非易失存储器阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；
输入控制端用于接收外部输入的左矩阵向量参数，并根据待输入的左矩阵参数值在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵向量参数输入到非易失存储器阵列中；
输出控制端用于读取非易失存储器阵列中存储器单元的状态并输出；
读取控制端用于分别在非易失存储器阵列的每一行上施加读取信号，控制非易失存储器阵列中存储器单元状态的读出。
基于非易失存储器阵列的矩阵向量乘法计算电路，具有非易失存储器阵列存算一体的功能，避免了传统方法中读取和计算相分离而导致的计算速度较慢的问题。
进一步优选地，非易失存储器阵列可以为NOR FLASH阵列或者1T1R存储器阵列。
进一步优选地，非易失存储器阵列的大小与右矩阵的大小相等。
本发明另一方面提供一种矩阵向量乘法计算方法，包括以下步骤：
S1、将右矩阵数据对应存储到非易失存储器阵列中；
S2、根据待输入的左矩阵参数值，输入控制端在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵第一行中的每一个参数顺序输入到非易失存储器阵列的每一行中；
S3、读取控制端依次在非易失存储器阵列的每一行施加相应的读取电压脉冲信号，在输出控制端读取出阵列中对应存储器单元的参数值并记录，然后将当前阵列中所有存储器单元的读取结构按列进行累加，得到左矩阵第一行向量的矩阵向量乘法的计算结果；
S4、按照步骤S2-S3所述的方法对左矩阵的每一行进行操作，从而得到矩阵向量乘法计算结果。
进一步优选地，输入控制端在非易失存储器阵列的每一行输入的电压脉冲信号的脉冲个数与该行待输入的左矩阵参数值相等，每个电压脉冲对应一次存储器单元的读取。
进一步优选地，若非易失存储器阵列某一行待输入的左矩阵参数值为0，则输入控制端不在该行输入电压脉冲信号。
进一步优选地，读取控制端在非易失存储器阵列的每一行施加的读取电压脉冲信号的脉冲个数与该行输入控制端输入的电压脉冲信号的脉冲个数相等。
通过本发明所构思的以上技术方案，与现有技术相比，能够取得下列有益效果：
1、本发明提供了一种矩阵向量乘法电路，采用非易失存储器阵列，利用其存算一体的特性，将部分计算参数保存在非易失存储器阵列中并重复使用，通过使用阵列完成矩阵向量乘法计算过程，大大降低了矩阵向量乘法的计算消耗并提高了计算速度。
2、本发明提供了一种矩阵向量乘法计算方法，其计算方法基于传统存储器的读取方法，计算方法简单，且可利用现有存储器外围电路技术，对外围电路设计要求较低，计算准确率高。
附图说明
图1是本发明所提供的进行矩阵向量乘法的电路示意图；
图2是本发明所提供的非易失存储器阵列中存储器单元的结构图；其中，图(a)为浮栅晶体管，图(b)为晶体管串联阻变存储器(1T1R)结构；
图3是本发明实施例1所提供的进行矩阵向量乘法的电路示意图；
图4是本发明所提供的矩阵向量乘法原理示意图；
图5是本发明实施例2所提供的NOR FLASH阵列与右矩阵参数对应映射示意图；
图6是本发明实施例2所提供的将左矩阵第一行中的每一个参数输入到NOR FLASH阵列的每一行的示意图；
图7是本发明实施例2所提供的左右矩阵相应参数相乘过程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为实现上述目的，本发明一方面提供了一种矩阵向量乘法电路，如图1所示包括非易失存储器阵列、输入控制端、输出控制端、读取控制端；
其中，非易失存储器阵列中的每个存储器单元均包括输入端、读取端、输出端，每一行的所有存储器单元的输入端分别与输入控制端相连，每一行的所有存储器单元的读取端分别与读取控制端相连，每一列的所有存储器单元的输出端分别与输出控制端相连；
非易失存储器阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；具体的，非易失存储器阵列由存储器单元构成，存储器单元可以是浮栅晶体管或晶体管串联阻变存储器结构，其中，浮栅晶体管结构如图2中的图(a)所示，晶体管串联阻变存储器(1T1R)结构如图2中的图(b)所示，其参数值存储在阻变存储器中。其中，①为输入端，②为读取端，③为输出端。故非易失存储器阵列可以为NOR FLASH阵列或1T1R存储器阵列。
输入控制端用于接收外部存储的左矩阵向量参数，并将左矩阵向量参数输入到非易失存储器阵列中；
输出控制端用于输出矩阵向量乘法计算结果；
读取控制端用于在非易失存储器阵列的每一行的所有存储器单元上施加读取信号，控制非易失存储器阵列中存储器单元状态的读出。
为了更进一步的说明本发明所提供的矩阵向量乘法电路，结合附图和具体实施例进行详述：
实施例1、
以NOR FLASH阵列为例，如图3所示，矩阵向量乘法电路包括NORFLASH阵列、输入控制端、输出控制端、读取控制端；
NOR FLASH阵列中的每个存储器单元均包括栅极、漏极、源极，分别对应图2中图(a)的输入端①、读取端②、输出端③，每一行的所有存储器单元的栅极分别与输入控制端相连(WL)，每一行的所有存储器单元的漏极分别与读取控制端相连(SL)，每一列的所有存储器单元的源极分别与输出控制端相连(BL)；
NOR FLASH阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；
输入控制端用于接收外部存储的左矩阵向量参数，并将左矩阵向量参数输入到NOR FLASH阵列中；
输出控制端用于输出矩阵向量乘法计算结果；
读取控制端用于在NOR FLASH阵列的每一行的所有存储器单元上施加读取信号，控制NOR FLASH阵列中存储器单元状态的读出。
本发明另一方面提供一种矩阵向量乘法计算方法，包括以下步骤：
S1、将右矩阵数据对应存储到非易失存储器阵列中；
S2、根据待输入的左矩阵参数值，输入控制端在非易失存储器阵列的每一行输入电压脉冲信号，将左矩阵第一行中的每一个参数顺序输入到非易失存储器阵列的每一行中；
具体的，输入控制端在非易失存储器阵列的每一行输入的电压脉冲信号的脉冲个数与该行待输入的左矩阵参数值相等。
S3、读取控制端依次在非易失存储器阵列的每一行施加相应的读取电压脉冲信号，在输出控制端读取出阵列中对应存储器单元的参数值并记录，然后将当前阵列中所有存储器单元的读取结果按列进行累加，得到左矩阵第一行向量的矩阵向量乘法计算结果；
具体的，读取控制端在非易失存储器阵列的每一行施加的读取电压脉冲信号的脉冲个数与该行输入控制端输入的电压脉冲信号的脉冲个数相等。
S4、按照步骤S2-S3所述的方法对左矩阵的每一行进行操作，从而得到矩阵向量乘法计算结果。
为了更进一步的说明本发明所提供的矩阵向量乘法计算方法，以NORFLASH阵列为例，结合附图和具体实施例进行详述：
实施例2、
如图4所示为左矩阵与右矩阵相乘的矩阵向量乘法原理示意图，其中①为左矩阵，②为右矩阵，③为矩阵相乘的计算结果，左矩阵第m行的行向量乘以右矩阵第n列的列向量即得到矩阵乘法结果中第m行n列的值，如左矩阵第1行的行向量乘以右矩阵第1列的列向量矩阵相乘，得到矩阵乘法结果中第1行1列的值Y1,1＝X1,1×W1,1+X1,2×W2,1+X1,3W3,1。
S1、将右矩阵数据对应存储到NOR FLASH阵列中；
具体的，如图5所示为右矩阵参数对应NOR FLASH阵列映射示意图，通过编写操作，将NOR FLASH阵列中存储器单元操作到对应的参数值状态，使矩阵中所有参数和阵列中单元一一对应。
S2、根据待输入的左矩阵参数值，输入控制端在NOR FLASH阵列的每一行输入电压脉冲信号，将左矩阵第一行中的每一个参数顺序输入到NOR FLASH阵列的每一行中；
S3、读取控制端依次在NOR FLASH阵列的每一行施加相应的读取电压脉冲信号，在输出控制端读取出阵列中对应存储器单元的参数值并记录，然后将当前阵列中所有存储器单元的读取结果按列进行累加，得到左矩阵第一行向量的矩阵向量乘法计算结果；
具体的，进行矩阵向量乘法时，将一行参数转置并依次对应施加在NORFLASH阵列输入端，其中该行的参数值个数与NOR FLASH阵列的行数相对应，如图6所示。具体的，根据左矩阵中该行的各个参数值，通过输入控制端分别在阵列的每一行输入相对应的电压脉冲信号，其脉冲个数与待输入的参数值相等，每个电压脉冲对应一次存储器单元的读取，从而将左矩阵该行中的每一个参数顺序输入到NOR FLASH阵列的每一行中，并完成左右矩阵相应参数之间的乘法运算。进一步地，若该行待输入的左矩阵参数值为0，则输入控制端不在该行输入电压脉冲信号，跳过该行。读取控制端依次在NOR FLASH阵列的每一行施加相应的读取电压脉冲信号，其脉冲个数与该行输入控制端输入的电压脉冲信号的脉冲个数相等，从而在输出控制端即可读取出对应输入脉冲个数的存储器存储值，进而完成左右矩阵相应参数的相乘过程，如图7所示。通过外围电路记录累加并暂存结果，完成所有行读取操作后累加每一列的输出结果即可得到左矩阵一行参数的矩阵向量乘法结果。
S4、按照步骤S2-S3所述的方法对左矩阵的每一行进行操作，从而得到矩阵向量乘法计算结果。
通过使用存储器阵列存储右矩阵参数并完成矩阵向量乘法，避免了传统计算中重复大量调取存储器中参数到处理器中进行计算。非易失存储器阵列用于存储部分参数并完成计算，并可以重复计算使用，非常适合于用作特征提取、神经网络应用中需要大量重复计算的矩阵乘法参数。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种矩阵向量乘法电路，其特征在于，包括非易失存储器阵列、输入控制端、输出控制端、读取控制端；
所述非易失存储器阵列中的每个存储器单元均包括输入端、读取端、输出端，每一行的所有存储器单元的输入端分别与所述输入控制端相连，每一行的所有存储器单元的读取端分别与所述读取控制端相连，每一列的所有存储器单元的输出端分别与所述输出控制端相连；
所述非易失存储器阵列用于存储右矩阵数据，并完成矩阵向量乘法过程；
所述输入控制端用于接收外部输入的左矩阵向量参数，并根据待输入的左矩阵参数值在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵向量参数输入到非易失存储器阵列中；
所述输出控制端用于读取非易失存储器阵列中存储器单元的状态并输出；
所述读取控制端用于分别在非易失存储器阵列的每一行上施加读取信号，控制非易失存储器阵列中存储器单元状态的读出。
2.根据权利要求1所述的矩阵向量乘法电路，其特征在于，所述非易失存储器阵列可以为NOR FLASH阵列或者1T1R存储器阵列。
3.根据权利要求1所述的矩阵向量乘法电路，其特征在于，所述非易失存储器阵列的大小与右矩阵的大小相等。
4.一种矩阵向量乘法计算方法，其特征在于，包括以下步骤：
S1、将右矩阵数据对应存储到非易失存储器阵列中；
S2、根据待输入的左矩阵参数值，输入控制端在非易失存储器阵列的每一行输入相应的电压脉冲信号，将左矩阵第一行中的每一个参数顺序输入到非易失存储器阵列的每一行中；
S3、读取控制端依次在非易失存储器阵列的每一行施加相应的读取电压脉冲信号，在输出控制端读取出阵列中对应存储器单元的参数值并记录，然后将当前阵列中所有存储器单元的读取结构按列进行累加，得到左矩阵第一行向量的矩阵向量乘法的计算结果；
S4、按照步骤S2-S3所述的方法对左矩阵的每一行进行操作，从而得到矩阵向量乘法计算结果。
5.根据权利要求4所述的矩阵向量乘法计算方法，其特征在于，所述输入控制端在非易失存储器阵列的每一行输入的电压脉冲信号的脉冲个数与该行待输入的左矩阵参数值相等，每个电压脉冲对应一次存储器单元的读取。
6.根据权利要求5所述的矩阵向量乘法计算方法，其特征在于，若非易失存储器阵列某一行待输入的左矩阵参数值为0，则输入控制端不在该行输入电压脉冲信号。
7.根据权利要求4所述的矩阵向量乘法计算方法，其特征在于，所述读取控制端在非易失存储器阵列的每一行施加的读取电压脉冲信号的脉冲个数与该行输入控制端输入的电压脉冲信号的脉冲个数相等。
CN201910792384.8A 2019-08-26 2019-08-26 一种矩阵向量乘法电路及计算方法 Active CN110597487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910792384.8A CN110597487B (zh) 2019-08-26 2019-08-26 一种矩阵向量乘法电路及计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910792384.8A CN110597487B (zh) 2019-08-26 2019-08-26 一种矩阵向量乘法电路及计算方法

Publications (2)

Publication Number Publication Date
CN110597487A true CN110597487A (zh) 2019-12-20
CN110597487B CN110597487B (zh) 2021-10-08

Family

ID=68855601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910792384.8A Active CN110597487B (zh) 2019-08-26 2019-08-26 一种矩阵向量乘法电路及计算方法

Country Status (1)

Country Link
CN (1) CN110597487B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859261A (zh) * 2020-08-05 2020-10-30 清华大学 计算电路及其操作方法
CN111984921A (zh) * 2020-08-27 2020-11-24 华中科技大学 一种存内数值计算加速器及存内数值计算方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006124953A2 (en) * 2005-05-16 2006-11-23 Georgia Tech Research Corporation Systems and methods for programming large-scale field-programmable analog arrays
CN106843809A (zh) * 2017-01-25 2017-06-13 北京大学 一种基于nor flash阵列的卷积运算方法
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法
CN107533862A (zh) * 2015-08-07 2018-01-02 慧与发展有限责任合伙企业 用于计算矩阵乘法的交叉阵列
WO2018201060A1 (en) * 2017-04-27 2018-11-01 The Regents Of The University Of California Mixed signal neuromorphic computing with nonvolatile memory devices
CN108763163A (zh) * 2018-08-02 2018-11-06 北京知存科技有限公司 模拟向量-矩阵乘法运算电路
CN109582283A (zh) * 2017-09-29 2019-04-05 英特尔公司 位矩阵乘法
CN109634557A (zh) * 2018-11-19 2019-04-16 华中科技大学 一种基于1t1r存储器的乘法器及运算方法
CN110047540A (zh) * 2018-01-17 2019-07-23 旺宏电子股份有限公司 积项和加速器阵列

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006124953A2 (en) * 2005-05-16 2006-11-23 Georgia Tech Research Corporation Systems and methods for programming large-scale field-programmable analog arrays
CN107533862A (zh) * 2015-08-07 2018-01-02 慧与发展有限责任合伙企业 用于计算矩阵乘法的交叉阵列
CN106843809A (zh) * 2017-01-25 2017-06-13 北京大学 一种基于nor flash阵列的卷积运算方法
WO2018201060A1 (en) * 2017-04-27 2018-11-01 The Regents Of The University Of California Mixed signal neuromorphic computing with nonvolatile memory devices
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法
CN109582283A (zh) * 2017-09-29 2019-04-05 英特尔公司 位矩阵乘法
CN110047540A (zh) * 2018-01-17 2019-07-23 旺宏电子股份有限公司 积项和加速器阵列
CN108763163A (zh) * 2018-08-02 2018-11-06 北京知存科技有限公司 模拟向量-矩阵乘法运算电路
CN109634557A (zh) * 2018-11-19 2019-04-16 华中科技大学 一种基于1t1r存储器的乘法器及运算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡飞 等: "基于忆阻器交叉阵列的卷积神经网络电路设计", 《计算机研究与发展》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859261A (zh) * 2020-08-05 2020-10-30 清华大学 计算电路及其操作方法
CN111859261B (zh) * 2020-08-05 2022-12-09 清华大学 计算电路及其操作方法
CN111984921A (zh) * 2020-08-27 2020-11-24 华中科技大学 一种存内数值计算加速器及存内数值计算方法
CN111984921B (zh) * 2020-08-27 2024-04-19 华中科技大学 一种存内数值计算加速器及存内数值计算方法

Also Published As

Publication number Publication date
CN110597487B (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN111523658B (zh) 双位存储单元及其在存内计算的电路结构
CN106843809B (zh) 一种基于nor flash阵列的卷积运算方法
US20210019596A1 (en) Computing in-memory system and method based on skyrmion racetrack memory
TWI699711B (zh) 記憶體裝置及其製造方法
CN110569962B (zh) 一种基于1t1r存储器阵列的卷积计算加速器及其操作方法
CN110597487B (zh) 一种矩阵向量乘法电路及计算方法
CN112992232B (zh) 一种多位正负单比特存内计算单元、阵列及装置
US11309026B2 (en) Convolution operation method based on NOR flash array
CN113222128A (zh) 基于忆阻器的2t1r阵列及其并行操作方法和算法
CN111048135A (zh) 一种基于忆阻器内存计算的cnn处理装置及其工作方法
CN110543937A (zh) 神经网络及操作方法、神经网络信息处理系统
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
CN115691613B (zh) 一种基于忆阻器的电荷型存内计算实现方法及其单元结构
CN109427388B (zh) 一种存储单元和静态随机存储器
US20220301613A1 (en) Device and method for performing matrix operation
US11664070B2 (en) In-memory computation device and in-memory computation method to perform multiplication operation in memory cell array according to bit orders
Wei et al. Emerging Memory-Based Chip Development for Neuromorphic Computing: Status, Challenges, and Perspectives
CN114861900A (zh) 用于忆阻器阵列的权重更新方法和处理单元
CN111243648A (zh) 闪存单元、闪存模块以及闪存芯片
US20230027768A1 (en) Neural network computing device and computing method thereof
CN110390391B (zh) 一种基于三维卷积神经网络的映射装置及方法
CN110797067B (zh) 存储阵列模块及其控制方法、装置、模组
CN116050485A (zh) 一种基于fpga的神经元硬件系统
CN116741235A (zh) 一种读写可重构的忆阻器存算一体系统
CN117037877A (zh) 基于NOR Flash的存内计算芯片及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant