CN110571216A - 一种半导体整流设备 - Google Patents
一种半导体整流设备 Download PDFInfo
- Publication number
- CN110571216A CN110571216A CN201910898147.XA CN201910898147A CN110571216A CN 110571216 A CN110571216 A CN 110571216A CN 201910898147 A CN201910898147 A CN 201910898147A CN 110571216 A CN110571216 A CN 110571216A
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- substrate
- rectifier device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 32
- 210000000746 body region Anatomy 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000002019 doping agent Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体整流设备,包括掺杂有第一导电类型的衬底;设置在衬底的底表面上的第二电极;在衬底上限定的有源区域和场区域;设置在有源区域中的栅极;栅极绝缘体设置在栅极和衬底之间的薄膜,设置在衬底上的与栅极的第一侧和第二侧相邻,彼此面对并且掺杂有不同于第一导电类型的第二导电类型掺杂剂的主体区域和第二导电类型插塞在邻近栅极的第三和第四侧的衬底上形成的区域,连接第一和第二侧。
Description
技术领域
本发明涉及半导体器件技术领域,更具体地,涉及半导体整流器器件。
背景技术
高压大功率半导体整流器被广泛用作电源供应器和电源转换器。pn结二极管的漏电流小,特别是高温下的可靠性高。然而,由于-0.7V的高正向电压和使用少量载流子的电流传导特性,pn结二极管的开关速度较低,例如反向恢复时间。相反,肖特基二极管由于使用适当的金属电极,因此具有低的正向电压和使用大量载流子的导电特性,从而具有较小的反向恢复时间。然而,由于肖特基二极管在截止状态下具有大的漏电流,并且在高温下金属和半导体之间的接触部分的可靠性变差,
美国专利美国专利第5,818,084号(RKWilliams等人)公开了一种整流二极管结构,其中通过同时连接漏极,栅极和主体并在金属氧化物半导体领域中将源极用作阴极来形成阳极。效应晶体管(MOSFET)结构。在上述的整流二极管中,由于具有比通常的MOS连接二极管低的导通电压,该MOS连接二极管通过连接漏极和栅极而形成阳极,并且通过连接源极和本体而形成阴极,并具有大量的导电特性。载流子,反向恢复时间比pn二极管的恢复时间短,漏电流小,高温下的可靠性极好。
另一方面,美国专利No.美国专利6,186,408、6,331,455、6,420,225、6,448,160、6,765,264、6,979,861等公开了使用MOSFET结构制造整流器的各种方法。上述整流器通常包括保护环区域和由插塞区域,四边形栅极,体扩散区域和漏扩散区域形成的有源区域。
然而,在整流器中,栅极包括凸角部分,其中由于不均匀的沟道长度和局部电场而引起击穿电压的劣化和不均匀的正向电压特性。由于这种现象在具有短沟道长度的整流器的情况下变得更加严重,因此需要额外的措施。
发明内容
本发明提供一种具有低正向电压特性,高开关速度和优异的漏电流特性的半导体整流器装置。
本发明的实施例提供了整流器装置,该整流器装置包括掺杂有第一导电类型的基板,具有有源区域和场区域的基板,在基板的底表面上的第二电极,在有源区域上的栅极,栅极绝缘体所述栅极与所述衬底之间的膜,所述衬底中与所述栅极的第一侧和第二侧相邻的主体区域彼此面对,并掺杂有不同于所述第一导电类型的第二导电类型掺杂剂;衬底中与栅极的第三和第四侧相邻的第二导电型插塞区域,其连接第一和第二侧。
在一些实施例中,主体区域可包括在第一主体区域的底表面上的第一主体区域和第二主体区域。
在其他实施例中,插塞区域可以与栅极的第三侧和第四侧重叠。
在甚至其他实施例中,整流器装置还可包括电连接主体区域,插头区域和栅极的第一电极。
在又其他实施例中,整流器装置可以进一步包括在主体区域中的漏极区域,并且掺杂有第一导电类型的掺杂剂。
在其他实施例中,整流器装置可以进一步包括电连接漏极区,插塞区和栅极的第一电极。
在进一步的实施例中,整流器装置可以进一步包括围绕有源区域的第二导电类型的保护环区域。
在其他实施例中,保护环区域和塞子区域可以彼此连接。
在另外的实施例中,整流器装置可以进一步包括在保护环区域上的环绕栅极。
在又一些实施例中,整流器装置可以进一步包括第一电极,该第一电极电连接保护环区域,环绕的栅极,栅极,插塞区域和主体区域。
在更进一步的实施例中,环绕浇口的彼此面对的两侧可以朝保护环区域延伸。
在许多其他实施例中,栅极可以在第二方向上连接,并且栅极和周围的栅极彼此连接。
附图说明
图1A是本发明的实施方式的半导体整流装置的俯视图;
图1B是示出图1A中的“A”的放大图;
图1C是示出沿图1所示的线I-I'截取的一部分的示例的截面图;
图1D是示出沿着线I-I'截取的部分的另一示例的截面图;
图1E是示出沿图1所示的线II-II'截取的一部分的剖视图;
图2A是本发明的另一实施方式的半导体整流装置的俯视图;
图2B是示出图2A的放大图;
图2C是示出沿图1所示的线III-III'截取的一部分的剖视图;
图3A是表示本发明的又一实施方式的半导体整流装置的俯视图;
图3B是示出图3A的放大图。
具体实施方式
下面将参考附图更详细地描述本发明的优选实施例。然而,本发明可以以不同的形式实施,并且不应被构造为限于在此阐述的实施例。而是,提供这些实施例以使得本公开将是透彻和完整的,并将向本领域技术人员充分传达本发明的范围。
在下文中,将参考附图详细描述本发明的实施例。
通过参考附图和所附权利要求的详细描述,实施例与一般技术相比的优点将变得显而易见。特别地,本发明将被很好地指出并且在权利要求中被清楚地定义。然而,通过参考以下与附图有关的详细描述,将最好地理解本发明。在整个附图中,相同的参考标号表示相同的元件。
以下,将参考附图详细描述根据本发明实施例的半导体整流器装置的配置。
图1A是示出根据本发明实施例的半导体整流器装置101的俯视图。图。图1B是示出图1A中的“A”的放大图。1A。图。图1C和图1D是示出沿着图1所示的线I-I'截取的一部分的示例的截面图。1B。图。图1E是示出沿图1所示的线II-II'截取的一部分的剖视图。
参考图1至图4。图1A到1E中,半导体整流器件101可包括基板10,有源区4和场区5在衬底上定义10,栅极20在有源区域中设置4,栅绝缘膜22的栅极之间20和基板10,本体区15相邻的第一和第二侧20一和20b的栅极20彼此面对,和插塞区域40相邻于第三和第四侧面20Ç和20d的栅极20连接的第一和第二侧面20一个和20湾。
基板10可以包括基础基板11和外延层12。基础衬底11可以是第一导电类型,例如,诸如硅衬底的N型半导体衬底。外延层12可以通过在基础基板11上进行外延生长工艺来形成。可以以比基础衬底11更低的杂质浓度掺杂外延层12。例如,外延层12的杂质浓度可以为大约1014至1016cm-3。外延层12可以通过使用原位方法或离子注入方法来掺杂。然而,基板10不限于此。根据其他实施例,衬底10可以由掺杂有第一导电类型掺杂剂或其他形状的体半导体衬底形成。
衬底10可以包括掺杂有杂质的有源区4和用于限定有源区4的场区5。场区域5可以电隔离有源区域4。场区域5可以是氧化物膜,例如设置在基板10与第一电极31之间的二氧化硅。然而,本实施例不限于此。在其他实施例中,场区5的氧化膜可以进一步包括其他材料,例如氮化硅。
栅极20可以设置在外延层12上。栅极20可以设置在单位单元1中。多个单位单元1可以在第一方向D1和第二方向D2上布置为矩阵。第一方向D1和第二方向D2可以彼此垂直。栅极20由导电材料形成。例如20号登机口可以是耐火金属,耐火金属硅化物或掺杂的多晶硅。当栅极20由多晶硅形成时,可以使用原位方法,离子注入方法或气相掺杂方法(例如,POCl3掺杂方法)来掺杂栅极20。
栅极绝缘膜22可以设置在栅极20和外延层12之间。即,外延层12和栅极20可以被栅极绝缘膜22分开。栅极绝缘膜22可以由氧化物例如二氧化硅形成。然而,本实施例不限于此。在其他实施例中,栅极绝缘膜22可以进一步包括其他材料,例如氮化硅。
体区15可被布置在外延层12邻近于第一侧20一和第二侧20b的栅极20,彼此面对。主体区域15可以掺杂有不同于第一导电类型的第二导电类型的掺杂剂。主体区域15可以包括第一主体区域13和第二主体区域14。可以通过使用栅极20注入第二导电型掺杂剂离子来形成主体区15。作为面具。第一主体区域13可以设置在第二主体区域14下方。用于形成第二主体区域14的掺杂剂可以比用于形成第一主体区域13的掺杂剂重。例如,当第二导电类型是P型时,用于形成第二主体区域14的掺杂剂可以是BF2,并且用于形成第一主体区域13的掺杂剂可以是硼。主体区15可以与第一侧重叠20一和第二侧20b大门20。第一主体区域13可以比第二主体区域14更在栅极20下方延伸。
插塞区域40可以被布置在外延层12邻近第三侧20Ç和第四侧20d的栅极20,连接所述第一和第二侧面20一个和20b彼此面对。插塞区域40可与第三侧重叠20Ç和第四侧20d的栅极20。插头区域40可以用第二导电类型掺杂剂掺杂。可以以比主体区域15更高的杂质浓度来掺杂插头区域40。插塞区域40可具有约1μm至约10μm的深度。由于下面的闸门的边缘的导通电压20,即,第三和第四侧面20Ç和20d比低于所述栅极的边缘处的接通电压高20的体区上方15,即,该第一和第二侧面20一个和20b由于插塞区域40,栅极20的边缘可以不用作电流路径。结果,可以改善半导体整流器装置101的正向导通特性和耐反压特性的均匀性。
漏极区域17可以设置在主体区域15上。主体区域17可以被布置在第二主体区域14相邻于第一侧20一和第二侧20b的栅极20,彼此面对。可以通过使用栅极20作为掩模将第一导电型掺杂剂注入到主体区15中来形成漏极区17。在注入第一导电类型掺杂剂之后,在漏极区17中的掺杂剂可以通过执行热处理过程激活或扩散。体区17可以与第一侧重叠20一和第二侧20b的栅极20。漏极区域17中的第一导电类型掺杂剂的浓度可以高于体区域15中的第二导电类型掺杂剂的浓度。漏极区域17中的第一导电类型掺杂剂的浓度可以低于插塞区域40中的第二导电类型掺杂剂的浓度。
第一电极31可以设置在外延层12上方。第一电极31可以电连接到漏极区17,主体区15,插塞区40和栅极20。第一电极31可以包括金属,导电金属氮化物和金属-半导体化合物中的至少一种。
第二电极32可以设置在基板10下方。第二电极32可以电连接到基础基板11的底表面。第二电极32可以由与第一电极31相同的材料形成。例如,第二电极32可以包括金属,导电金属氮化物和金属-半导体化合物中的至少一种。
第一导电类型和第二导电类型中的一种是N型,另一种是P型。当第一导电类型是N型并且第二导电类型是P型时,晶体管结构可以是N沟道金属氧化物半导体(NMOS)晶体管结构,并且第一电极31可以是正电极,第二电极可以是正电极。32可以是负极。不同地,当第一导电类型是P型并且第二导电类型是N型时,晶体管结构可以是P沟道金属氧化物半导体(PMOS)晶体管并且第一电极31可以是负极,第二电极可以是正极。例如,当第一导电类型是N型并且第二导电类型是P型时,正向电流可以从第一电极31流到第二电极32。不同地,当第一导电类型是P型并且第二导电类型是N型时,正向电流可以从第二电极32流到第一电极31。
当正向电压被施加到第一和第二电极31和32的半导体整流元件的101,第二主体区域14的晶体管结构的导通。据此,可以减小半导体整流器装置101的正向导通电压。另外,由于使用具有晶体管结构的多个载流子,因此半导体整流装置101的反向恢复时间短。结果,半导体整流器装置可以具有快速的开关速度,低的漏电流以及在高温下的优异的可靠性。
图2A是示出根据本发明另一实施例的半导体整流器装置102的俯视图。图。图2B是示出图2中的“B”的放大图。2A。图。图2C是示出沿图1所示的线III-III'截取的一部分的剖视图。2B。相同的附图标记指代上述相同的元件。为了便于描述,将省略或简要描述相同元件的描述。即,将描述所描述的实施例和变型之间的差异。
参考图1至图4。图2A至2C中,半导体整流器件102可以包括在衬底10包括有源区4中,多个栅极20在第一方向和第二方向设置为矩阵D1和d2,主体区域15在第一和第二之间栅极区域20的彼此面对的侧部,插塞区域40在栅极方向20的第三侧和第四侧之间在第一方向D1上延伸。以及围绕有源区域4的保护环区域60。
围绕门80可以另外被进一步布置在保护环区域60上。的保护环区域60可以被布置在外延层12相邻的侧壁80一和80b的环绕栅极的80,彼此面对。保护环是60可以与侧壁重叠80一和80b的环绕栅极的80。防护环区域60可以以与插塞区域40相同的导电类型来掺杂。可以通过注入不同于第一导电类型的第二导电类型的掺杂剂并在其上执行热处理来形成保护环区域60。防护环区域60可具有约1μm至约10μm的深度。保护环区域60和塞子区域40可以彼此连接。保护环区域60可以掺杂有比主体区域15更高的杂质浓度。围绕门80的拐角81由于保护环区域60,可以将其用作电流路径。结果,可以改善半导体整流器装置的前向导通特性和耐反压特性的均匀性。
图3A是示出根据本发明又一实施例的半导体整流器装置103的俯视图。图。图3B是示出图2A中的“C”的放大图。3A。相同的附图标记指代上述相同的元件。为了便于描述,将省略或简要描述相同元件的描述。即,将描述所描述的实施例和变型之间的差异。
参考图1至图4。参照图3A和图3B,在半导体整流器装置104中,栅极20可以在第二方向D2上连接,并且栅极20和环绕栅极80也可以在第二方向D2上连接。
在根据实施例的半导体整流器装置中,在栅极的边缘下方形成插塞区域或保护环区域,从而劣化了器件的特性而不形成沟道。结果,该装置可以增加反方向上的正向开启特性和耐压特性的均匀性。
以上公开的主题应被认为是说明性的而不是限制性的,并且所附权利要求书旨在覆盖落入本发明的真实精神和范围内的所有这样的修改,增强和其他实施例。因此,在法律允许的最大范围内,本发明的范围将由所附权利要求及其等同物的最宽泛的允许解释来确定,并且不应由前述详细描述来限制或限制。
Claims (10)
1.一种整流器装置,包括:掺杂有第一导电类型的衬底,该衬底具有有源区和场区;基板的底面上的第二电极;有源区上的栅极;栅极和基板之间的栅极绝缘膜;衬底中与栅极的第一侧和第二侧相邻的彼此相对的主体区域,主体区域掺杂有不同于第一导电类型的第二导电类型的掺杂剂;和在衬底中的第二导电类型插塞区域,其邻近栅极的第三和第四侧,连接第一和第二侧。
2.根据权利要求1所述的整流器装置,其中,所述主体区域包括在所述第一主体区域的底表面上的第一主体区域和第二主体区域。
3.根据权利要求1所述的整流器装置,其中,所述插头区域被掺杂为比所述主体区域更高的杂质浓度。
4.根据权利要求1所述的整流器装置,其中,所述插头区域与所述栅极的第三侧和第四侧重叠。
5.根据权利要求1所述的整流器装置,还包括:第一电极,其电连接所述主体区域,所述插头区域和所述栅极。
6.根据权利要求1所述的整流器装置,还包括:漏极区域,其设置在所述主体区域中,并且掺杂有所述第一导电类型的掺杂剂。
7.根据权利要求6所述的整流器装置,还包括:第一电极,其电连接所述漏极区域,所述插头区域和所述栅极。
8.根据权利要求1所述的整流器装置,还包括围绕所述有源区的第二导电型保护环区。
9.根据权利要求8所述的整流器装置,其中,所述保护环区域和所述插头区域彼此连接。
10.根据权利要求8所述的整流器装置,还包括在所述保护环区域上的环绕栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910898147.XA CN110571216A (zh) | 2019-09-23 | 2019-09-23 | 一种半导体整流设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910898147.XA CN110571216A (zh) | 2019-09-23 | 2019-09-23 | 一种半导体整流设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110571216A true CN110571216A (zh) | 2019-12-13 |
Family
ID=68781729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910898147.XA Withdrawn CN110571216A (zh) | 2019-09-23 | 2019-09-23 | 一种半导体整流设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110571216A (zh) |
-
2019
- 2019-09-23 CN CN201910898147.XA patent/CN110571216A/zh not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10720511B2 (en) | Trench transistors and methods with low-voltage-drop shunt to body diode | |
US10546950B2 (en) | Semiconductor device | |
US9246016B1 (en) | Silicon carbide semiconductor device | |
US8598652B2 (en) | Semiconductor device | |
US11923450B2 (en) | MOSFET in SiC with self-aligned lateral MOS channel | |
US10483389B2 (en) | Silicon carbide semiconductor device | |
EP1394860B1 (en) | Power devices with improved breakdown voltages | |
CN107924950A (zh) | 具有集成mos二极管的碳化硅mosfet | |
KR20180097510A (ko) | 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물 | |
US10886371B2 (en) | Silicon carbide semiconductor device | |
CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
CN113994479A (zh) | 用于增强功率半导体器件中的击穿电压的耦合式多晶硅保护环 | |
CN110571216A (zh) | 一种半导体整流设备 | |
US20140197449A1 (en) | Semiconductor rectifier device | |
US11682709B2 (en) | Interface layer control methods for semiconductor power devices and semiconductor devices formed thereof | |
US9935188B2 (en) | Insulated gate turn-off device with turn-off Schottky-Barrier MOSFET | |
US11282951B2 (en) | Semiconductor power devices having graded lateral doping in the source region | |
US20230282696A1 (en) | Super-junction device | |
EP4036957A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof | |
US20220246729A1 (en) | Silicon carbide vertical conduction mosfet device and manufacturing process thereof | |
US20230253458A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US20230307529A1 (en) | Support shield structures for trenched semiconductor devices | |
KR20140092209A (ko) | 반도체 전력 정류 장치 | |
JP2024028032A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN115868030A (zh) | 用于电气接触区域的阻挡层 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191213 |
|
WW01 | Invention patent application withdrawn after publication |