CN110571130B - 一种晶圆的对准键合方法 - Google Patents

一种晶圆的对准键合方法 Download PDF

Info

Publication number
CN110571130B
CN110571130B CN201810576405.8A CN201810576405A CN110571130B CN 110571130 B CN110571130 B CN 110571130B CN 201810576405 A CN201810576405 A CN 201810576405A CN 110571130 B CN110571130 B CN 110571130B
Authority
CN
China
Prior art keywords
wafer
bottom wafer
gas
silicon material
black silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810576405.8A
Other languages
English (en)
Other versions
CN110571130A (zh
Inventor
潘强
黄志刚
顾佳晔
丁刘胜
李盈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201810576405.8A priority Critical patent/CN110571130B/zh
Publication of CN110571130A publication Critical patent/CN110571130A/zh
Application granted granted Critical
Publication of CN110571130B publication Critical patent/CN110571130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • B81C3/004—Active alignment, i.e. moving the elements in response to the detected position of the elements using internal or external actuators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种晶圆的对准键合方法，包括：于底晶圆的正面形成保护层；于底晶圆的背面形成具有标记刻蚀窗口的掩膜图形；通过控制深反应离子刻蚀工艺的刻蚀参数，于标记刻蚀窗口内的底晶圆中形成黑硅材料标记，黑硅材料标记用以降低底晶圆对入射光线的反射率；去除保护层及掩膜图形；以黑硅材料标记作为对准光线入射口，采用光学对准工艺将底晶圆与顶晶圆进行对准，并键合底晶圆与顶晶圆。本发明通过控制深反应离子刻蚀工艺的刻蚀参数，在需要键合的晶圆背面制作出容易被对准识别的黑硅材料标记，该黑硅材料标记可以降低所述底晶圆对入射光线的反射率，使得在键合中让顶晶圆和底晶圆更加容易对准，两片晶圆键合更加完美。

Description

一种晶圆的对准键合方法
技术领域
本发明属于半导体集成电路制造封装键合领域，特别是涉及一种晶圆的对准键合方法。
背景技术
微机电系统MEMS(Micro-Electro-Mechanical-Systems)是在融合多种微细加工技术，并应用现代信息技术最新成果的基础上发展起来的高科技前沿学科，是一种对微米/纳米材料进行设计、加工、制造、测量和控制的技术。从广义上讲，MEMS是指集微型传感器、微型执行器以及信号处理和控制电路、接口电路、通信和电源于一体的微型机电系统。它可将机械构件、光学系统、驱动部件、电控系统集成为一个整体单元的微型系统。MEMS器件和系统具有体积小、重量轻、功耗低、可靠性高、性能优良、功能强大、可批量生产等传统器件无法比拟的优点。它能够用微电子技术和微加工技术(包括体硅微加工工艺、表面微加工工艺、LIGA工艺和晶圆键合工艺等)相结合的制造工艺，制备出各种性能优异、价格低廉、微型化的传感器、执行器、驱动器和微系统。
晶圆键合技术作为一种新的工艺方法，可以将表面硅加工和体硅加工有机地结合在一起，成为MEMS加工工艺的研究热点。晶圆键合是指通过化学和物理作用将硅晶圆与硅晶圆、硅晶圆与玻璃晶圆或其它不同材料晶圆紧密地结合起来的工艺流程。晶圆键合虽然不是微机械加工的直接手段，却在微机电系统加工中有着重要的地位。它通过与其它手段结合使用，既可对微结构进行支撑和保护，又可实现机械结构之间或机械结构与电路之间的电学连接。此外，晶圆键合技术还在许多MEMS元件工艺流程中用于制作电极和空腔。晶圆键合的技术可应用于许多极具潜力的产业，从微机电领域的安全气囊加速计、生物医学领域的微流体元件，以及微电子领域的晶圆级封装、SOI材料制作、到光电通讯元件的薄膜转移技术等。晶圆键合技术正逐渐形成制作这些元件的基础技术。
可见，晶圆键合是MEMS、光电子、异质圆片层叠和SOI制造工艺的重要组成部分。由于晶圆本身的材料要求，对晶圆键合的要求很高，要求两块晶圆能够完美对准。目前晶圆键合需要特定的对准工具，并使用减薄的晶圆，以便对准工具中红外对准器识别位置，将两块晶圆对准。若采用厚晶圆片键合，由于透光性等因素的影响，采用光学对准器(如红外对准器)进行对准时，识别能力较差，很难将两片晶圆完美对准，因此，需要对厚晶圆片进行一些特别的处理，以提高晶圆对准键合的精度。
基于以上所述，提供一种能够有效提高晶圆键合时的对准精度的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆的对准键合方法，用于解决现有技术中晶圆的键合时，对准精度较低的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆的对准键合方法，所述晶圆的对准键合方法包括：1)提供一底晶圆，于所述底晶圆的正面形成保护层；2)于所述底晶圆的背面形成掩膜图形，所述掩膜图形具有标记刻蚀窗口；3)采用深反应离子刻蚀工艺对所述底晶圆进行刻蚀，通过控制所述深反应离子刻蚀工艺的刻蚀参数，于所述标记刻蚀窗口内的所述底晶圆中形成黑硅材料标记，所述黑硅材料标记用以降低所述底晶圆对入射光线的反射率；4)去除所述保护层及所述掩膜图形；以及5)提供一顶晶圆，以所述底晶圆的所述黑硅材料标记作为对准光线入射口，采用光学对准工艺将所述底晶圆与所述顶晶圆进行对准，并键合所述底晶圆与所述顶晶圆。
优选地，所述黑硅材料标记对入射光线的反射率不大于2％。
优选地，所述深反应离子刻蚀工艺中，刻蚀气体包括C4F8气体及SF6气体，且所述C4F8气体与所述SF6气体的气体流量比介于3:6～3:4之间，以在所述底晶圆中形成所述黑硅材料标记。
进一步地，所述深反应离子刻蚀工艺中，循环通入所述C4F8气体及SF6气体以对所述底晶圆进行刻蚀，所述C4F8气体于所述底晶圆表面反应生成聚合物钝化层，在所述SF6气体的刻蚀过程后，所述底晶圆表面保留部分的所述聚合物钝化层，用以作为下一次SF6气体刻蚀时的自掩膜。
进一步地，所述C4F8气体的流量范围介于100sccm～800sccm，所述SF6气体的流量范围介于75sccm～600sccm之间。
优选地，所述深反应离子刻蚀工艺中，反应温度范围介于0℃～10℃，反应压力介于20mTorr～100mTorr，反应时间介于50s～500s之间，以提高所述黑硅材料标记的透光率。
优选地，所述底晶圆的厚度范围介于500nm～1000nm之间，以保证所述底晶圆的机械强度，所述黑硅材料标记用以降低该厚度范围内的所述底晶圆对入射光线的反射率。
优选地，所述黑硅材料标记包含针状结构的黑硅材料以及孔状结构的黑硅材料中的一种。
优选地，所述光学对准工艺采用的光源包括红外光源以及可见光源中的一种。
优选地，所述保护层包括光刻胶层，所述掩膜图形包括光刻胶图形。
如上所述，本发明的晶圆的对准键合方法，具有以下有益效果：
本发明采用深反应离子刻蚀工艺对底晶圆进行刻蚀，通过控制深反应离子刻蚀工艺的刻蚀参数，在需要键合的晶圆背面制作出容易被对准识别的黑硅材料标记，该黑硅材料标记可以降低所述底晶圆对入射光线的反射率，使得在键合中让顶晶圆和底晶圆更加容易对准，两片晶圆键合更加完美。
附图说明
图1显示为本发明的晶圆的对准键合方法的步骤流程示意图。
图2～图9显示为本发明的晶圆的对准键合方法各步骤所呈现的结构示意图。
元件标号说明
10 底晶圆
101 硅衬底
102 正面图形
103 保护层
104 掩膜图形
105 标记刻蚀窗口
106 黑硅材料标记
20 顶晶圆
201 盖板
202 图形层
301 键合对准器
S11～S15 步骤1)～步骤5)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图9所示，本实施例提供一种晶圆的对准键合方法，所述晶圆的对准键合方法包括：
如图1～图3所示，首先进行步骤1)S11，提供一底晶圆10，于所述底晶圆10的正面形成保护层103。
所述底晶圆10可以包括硅衬底101以及形成于所述硅衬底101表面上的正面图形102，所述正面图形102可以包括集成电路、MEMS器件、键合图形等。
采用旋涂工艺于所述底晶圆10的正面形成保护层103，所述保护层103优选为光刻胶层，以便于后续的去除，所述保护层103用以在后续刻蚀过程中，保护所述正面图形102。
所述底晶圆10的厚度范围介于500nm～1000nm之间，以保证所述底晶圆10的机械强度，但由于其厚度较大，会造成对对准入射光线(尤其是对红外入射光线)的反射率较高，使得对准精度降低，本发明通过后续制作黑硅材料标记106，以降低该厚度范围内的所述底晶圆10对入射光线的反射率，从而提高晶圆的对准精度。
如图1及图4所示，然后进行步骤2)S12，于所述底晶圆10的背面形成掩膜图形104，所述掩膜图形104具有标记刻蚀窗口105。
首先采用旋涂工艺于所述底晶圆10的背面形成光刻胶层，然后采用光刻工艺于所述光刻胶层中形成标记刻蚀窗口105，以形成所述掩膜图形104。
如图1及图5～图6所示，接着进行步骤3)S13，采用深反应离子刻蚀工艺对所述底晶圆10进行刻蚀，通过控制所述深反应离子刻蚀工艺的刻蚀参数，于所述标记刻蚀窗口105内的所述底晶圆10中形成黑硅材料标记106，所述黑硅材料标记106用以降低所述底晶圆10对入射光线的反射率。
所述深反应离子刻蚀工艺中，刻蚀气体包括C4F8气体及SF6气体，且所述C4F8气体与所述SF6气体的气体流量比介于3:6～3:4之间，以在所述底晶圆10中形成所述黑硅材料标记106。进一步地，所述深反应离子刻蚀工艺中，循环通入所述C4F8气体及SF6气体以对所述底晶圆10进行刻蚀，所述C4F8气体于所述底晶圆10表面反应生成聚合物钝化层，在所述SF6气体的刻蚀过程后，所述底晶圆10表面保留部分的所述聚合物钝化层，用以作为下一次SF6气体刻蚀时的自掩膜，例如，所述C4F8气体的流量范围介于100sccm～800sccm，所述SF6气体的流量范围介于75sccm～600sccm之间，以最终在所述底晶圆10中形成黑硅材料标记106，具体地，所述黑硅材料标记106包含针状结构的黑硅材料以及孔状结构的黑硅材料中的一种。
进一步地，所述深反应离子刻蚀工艺中，反应温度范围介于0℃～10℃，反应压力介于20mTorr～100mTorr，反应时间介于50s～500s之间，以提高所述黑硅材料标记106的透光率。
在本实施例中，所述黑硅材料标记106对入射光线的反射率不大于2％，以在后续的对准过程中，使得入射光线具有较高的透射率，进一步提高对准精度。
如图1及图7a～图7b所示，接着进行步骤4)S14，去除所述保护层103及所述掩膜图形104。
在本实施例中，所述保护层103包括光刻胶层，所述掩膜图形104包括光刻胶图形，因此，可以采用干法刻蚀或湿法刻蚀工艺，同时将所述保护层103及所述掩膜图形104去除，可有效节省工艺步骤及工艺成本。
如图1及图8～图9所示，5)提供一顶晶圆20，以所述底晶圆10的所述黑硅材料标记106作为对准光线入射口，采用光学对准工艺将所述底晶圆10与所述顶晶圆20进行对准，并键合所述底晶圆10与所述顶晶圆20。
所述顶晶圆20可以包括盖板201以及位于盖板201表面的图形层202，所述图形层202可以为键合图形等。例如，基于键合对准器301对所述底晶圆10与所述顶晶圆20进行光学对准工艺，所述光学对准工艺采用的光源包括红外光源以及可见光源中的一种，优选地，所述光学对准工艺采用的光源选用为红外光源，以进一步提高对准精度，本实施例在所述底晶圆10中形成黑硅材料标记106，可有效降低所述底晶圆10对入射光线的反射率，使得在键合中让顶晶圆20和底晶圆10更加容易对准，两片晶圆键合更加完美。
依据实际需求，所述键合工艺可以选用为阳极键合、金锡键合等。
如上所述，本发明的晶圆的对准键合方法，具有以下有益效果：
本发明采用深反应离子刻蚀工艺对底晶圆进行刻蚀，通过控制深反应离子刻蚀工艺的刻蚀参数，在需要键合的晶圆背面制作出容易被对准识别的黑硅材料标记，该黑硅材料标记可以降低所述底晶圆对入射光线的反射率，使得在键合中让顶晶圆和底晶圆更加容易对准，两片晶圆键合更加完美。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种晶圆的对准键合方法，其特征在于，所述晶圆的对准键合方法包括：
1)提供一底晶圆，于所述底晶圆的正面形成保护层；
2)于所述底晶圆的背面形成掩膜图形，所述掩膜图形具有标记刻蚀窗口；
3)采用深反应离子刻蚀工艺对所述底晶圆进行刻蚀，通过控制所述深反应离子刻蚀工艺的刻蚀参数，于所述标记刻蚀窗口内的所述底晶圆中形成黑硅材料标记，所述黑硅材料标记用以降低所述底晶圆对入射光线的反射率，所述黑硅材料标记对入射光线的反射率不大于2％，所述底晶圆的厚度范围介于500nm～1000nm之间，以保证所述底晶圆的机械强度，所述黑硅材料标记用以降低该厚度范围内的所述底晶圆对入射光线的反射率；
4)去除所述保护层及所述掩膜图形；以及
5)提供一顶晶圆，以所述底晶圆的所述黑硅材料标记作为对准光线入射口，采用光学对准工艺将所述底晶圆与所述顶晶圆进行对准，并键合所述底晶圆与所述顶晶圆。
2.根据权利要求1所述的晶圆的对准键合方法，其特征在于：所述深反应离子刻蚀工艺中，刻蚀气体包括C4F8气体及SF6气体，且所述C4F8气体与所述SF6气体的气体流量比介于3:6～3:4之间，以在所述底晶圆中形成所述黑硅材料标记。
3.根据权利要求2所述的晶圆的对准键合方法，其特征在于：所述深反应离子刻蚀工艺中，循环通入所述C4F8气体及SF6气体以对所述底晶圆进行刻蚀，所述C4F8气体于所述底晶圆表面反应生成聚合物钝化层，在所述SF6气体的刻蚀过程后，所述底晶圆表面保留部分的所述聚合物钝化层，用以作为下一次SF6气体刻蚀时的自掩膜。
4.根据权利要求2所述的晶圆的对准键合方法，其特征在于：所述C4F8气体的流量范围介于100sccm～800sccm，所述SF6气体的流量范围介于75sccm～600sccm之间。
5.根据权利要求2所述的晶圆的对准键合方法，其特征在于：所述深反应离子刻蚀工艺中，反应温度范围介于0℃～10℃，反应压力介于20mTorr～100mTorr，反应时间介于50s～500s之间，以提高所述黑硅材料标记的透光率。
6.根据权利要求1所述的晶圆的对准键合方法，其特征在于：所述黑硅材料标记包含针状结构的黑硅材料以及孔状结构的黑硅材料中的一种。
7.根据权利要求1所述的晶圆的对准键合方法，其特征在于：所述光学对准工艺采用的光源包括红外光源以及可见光源中的一种。
8.根据权利要求1所述的晶圆的对准键合方法，其特征在于：所述保护层包括光刻胶层，所述掩膜图形包括光刻胶图形。
CN201810576405.8A 2018-06-05 2018-06-05 一种晶圆的对准键合方法 Active CN110571130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810576405.8A CN110571130B (zh) 2018-06-05 2018-06-05 一种晶圆的对准键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810576405.8A CN110571130B (zh) 2018-06-05 2018-06-05 一种晶圆的对准键合方法

Publications (2)

Publication Number Publication Date
CN110571130A CN110571130A (zh) 2019-12-13
CN110571130B true CN110571130B (zh) 2022-04-15

Family

ID=68772494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810576405.8A Active CN110571130B (zh) 2018-06-05 2018-06-05 一种晶圆的对准键合方法

Country Status (1)

Country Link
CN (1) CN110571130B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113277465A (zh) * 2020-02-19 2021-08-20 上海新微技术研发中心有限公司 球面结构的制作方法
CN118466113A (zh) * 2024-07-11 2024-08-09 中国科学院长春光学精密机械与物理研究所 一种硅片狭缝制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007144310A (ja) * 2005-11-28 2007-06-14 Shimadzu Corp 気液分離チップ、その製造方法及びそれを用いた全有機体炭素測定装置
CN102351569A (zh) * 2011-07-08 2012-02-15 中国科学院物理研究所 一种硅表面抗反射纳米阵列结构的制备方法
CN102586890A (zh) * 2012-03-20 2012-07-18 北京大学 一种用于黑硅制备的设备
CN102890433A (zh) * 2011-07-20 2013-01-23 上海微电子装备有限公司 一种用于光刻设备的对准装置和对准方法
CN104576482A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007144310A (ja) * 2005-11-28 2007-06-14 Shimadzu Corp 気液分離チップ、その製造方法及びそれを用いた全有機体炭素測定装置
CN102351569A (zh) * 2011-07-08 2012-02-15 中国科学院物理研究所 一种硅表面抗反射纳米阵列结构的制备方法
CN102890433A (zh) * 2011-07-20 2013-01-23 上海微电子装备有限公司 一种用于光刻设备的对准装置和对准方法
CN102586890A (zh) * 2012-03-20 2012-07-18 北京大学 一种用于黑硅制备的设备
CN104576482A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法

Also Published As

Publication number Publication date
CN110571130A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
US9573806B2 (en) MEMS device structure with a capping structure
Quero et al. Microfabrication technologies used for creating smart devices for industrial applications
CN110571130B (zh) 一种晶圆的对准键合方法
EP3137415B1 (en) Cmos-mems integration by sequential bonding method
KR102125914B1 (ko) 패터닝된 점착방지층에 의한 점착 방지 방법
US6933163B2 (en) Fabricating integrated micro-electromechanical systems using an intermediate electrode layer
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
TW201134749A (en) Method for manufacturing a micro-electromechanical structure
CN114620671B (zh) 一种微机电系统传感器及其制备方法
Gupta et al. Polydimethylsiloxane as polymeric protective coating for fabrication of ultra-thin chips
US20090101622A1 (en) Method for fabricating variable parallel plate capacitors
CN104249992B (zh) 晶片与晶片之间的对准方法
CN104555893B (zh) 在深沟槽中形成感应材料膜的方法
CN107074531A (zh) 用于制造机电设备的方法及对应设备
US7052926B2 (en) Fabrication of movable micromechanical components employing low-cost, high-resolution replication technology method
CN114148986A (zh) 微机电系统传感器、其制造方法及电子设备
WO2016180310A1 (zh) Mems基片的加工方法
US7139110B2 (en) Micro-structure gap control technology and structure formed therefrom
CN104045055A (zh) 盖板的制作方法
CN221662607U (zh) 一种mems器件的加固质量块结构
KR100231711B1 (ko) 마이크로 자이로스코프의 제작방법
US11305988B2 (en) Method for preparing silicon wafer with rough surface and silicon wafer
CN104370266B (zh) 深沟槽中感应材料的成膜方法
Fang et al. A SI-CMOS-MEMS process using back-side grinding
Quero et al. Universidad de Sevilla, Seville, Spain

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wafer alignment bonding method

Granted publication date: 20220415

Pledgee: Airport Economic Park Sub branch of Bank of Bank of Shanghai Co.,Ltd.

Pledgor: Shanghai Industrial UTechnology Research Institute

Registration number: Y2024310000810

PE01 Entry into force of the registration of the contract for pledge of patent right