CN1105422C - 沃尔什码发生器,信号发送装置以及信号接收装置 - Google Patents

Abstract

沃尔什码发生器能通过使用沃尔什码的码字而进行高速信号处理。二进制计数器3能对多比特沃尔什码的码字的较高(n-m)位的码字进行计数而产生计数信号。并行产生控制器4通过计数信号和码字数的较高(n-m)位而产生“并行产生控制信号”，用于使构成码字的比特能并行地产生。并行沃尔什码发生器5利用“并行产生控制信号”和码字数的较低m位来并行产生码字。沃尔什码发生器可降低其最大工作频率和电源功耗。

Description

沃尔什码发生器，信号发送装置 以及信号接收装置

本发明涉及用于产生沃尔什(Walsh)码的码字的沃尔什码发生器，用于发射利用由沃尔什码发生器产生的沃尔什码所调制的信号的信号发送装置以及用于接收和解调由信号发送装置所发送的信号的信号接收装置。

当在单独的频带内发送多个信道的数据时，惯用的方法是使用分割数据多路传输。在进行这样的分割数据多路传输的熟知的各种系统中，有频分多路传输(FDM)系统，时分多路传输(TDM)系统，以及码分多路传输(CDM)系统。

对于CDM系统，每个具有不同数据率的分层数据都被加权，以便能识别相应各层；并使用在同一时间-频率空间内的扩展变换编码作正交变换以划分各自的信道。由卷积编码和穿孔编码通过使用对各自的信道的可改变的编码速率实行纠错，以便根据数据的临界条件实行分层传输。这种CDM系统使分层传输比其它分割的多路传输系统更容易。在移动通信领域内，把CDM系统和直接扩展的扩频(频谱扩展)系统相组合，比起其它分割多路传输系统来可扩大通信容量。

因而，在广播领域内，已经看到把这种CDM系统作为数字视频信号的传输系统而付诸实用。在移动通信领域内，该CDM系统被使用在码分多路传输连接系统，或所谓的CDMA(码分多址)蜂窝电话系统，以便把每个正交编码信道划分成控制信道和业务信道。

至于CDM系统的正交编码，计划使用沃尔什码。

这种沃尔什码是把一个可任选的码字正交于除它本身以外的码字的这样一种码。对于沃尔什码，该代码可通过把哈达码(Hadamard)矩阵的每一行作为码字以扩大阶数而得到。具体说，对于哈达玛矩阵H，码字可如图1所示以扩大阶数来得到：

                          表1

                         H₀＝[0] $H_1=\left[\begin{array}{c}00\\ 01\end{array}\right]$ $H_2=\left[\begin{array}{cc}{H}_1& H_1\\ H_1& {\stackrel{\‾}{H}}_1\end{array}\right]=\left[\begin{array}{cccc}0& 0& 0& 0\\ 0& 1& 0& 1\\ 0& 0& 1& 1\\ 0& 1& 1& 0\end{array}\right],$

                 ......

                 ...... $H_n=\left[\begin{array}{cc}{H}_{n-1}& H_{n-1}\\ H_{n-1}& \stackrel{\‾}{H_{n-1}}\end{array}\right]$

因此，例如在n＝3时，码字W如下所示：

                   表2

W₀＝00  00  00  00

W₁＝01  01  01  01

W₂＝00  11  00  11

W₃＝01  10  01  10

W₄＝00  00  11  11

W₅＝01  01  10  10

W₆＝00  11  11  00

W₇＝01  10  10  01

如果用扩展哈达码矩阵的阶数的方法，沃尔什代码也可用以下方法来得出：

首先，在沃尔什码的码字W是以二进制数表示的情况下，确定码字数并确定在用二进制数来表示码字的比特个数时它的二进制计数值。如果码字数和二进制计数分别以i和b表示，那么码字数i和二进制计数b分别由以下的式(1)和(2)表示：

i＝{i₀，i₁，i₂}                     ...(1)

b＝{b₀，b₁，b₂}                     ...(2)

对于码字数i和二进制计数b，第0个比特是最低位(LSB)，而第2比特是最高位(MSB)。

码字Wi的各个数字的比特由以下的式(3)表示：

W_i＝{W_i0，W_i1，W_i2，W_i3，W_i4，W_i5，W_i6，W_i7}

                                            ...(3)

码字Wi的各个数字的比特相应于对各个数字的乘积进行“异-或”运算所得出的值，它可由以下的式(4)表示：

 W_i0＝i₀·b₀⊙i₁·b₁⊙i₂·b₂    ...(4)其中⊙表示异或。

也就是各个数字的比特可由表3的公式表示：

                表3

W_i0＝i₀·0⊙i₁·0⊙i₂·0

W_i1＝i₀·1⊙i₁·0⊙i₂·0

W_i2＝i₀·0⊙i₁·1⊙i₂·0

W_i3＝i₀·1⊙i₁·1⊙i₂·0

W_i4＝i₀·0⊙i₁·0⊙i₂·1

W_i5＝i₀·1⊙i₁·0⊙i₂·1

W_i6＝i₀·0⊙i₁·1⊙i₂·1

W_i7＝i₀·1⊙i₁·1⊙i₂·1对于i＝5，由于i＝{1，0，1}，码字W₅可由表4所示的以下公式表示：

        表4

W₅₀＝1·0⊙0·0⊙1·0＝0

W₅₁＝1·1⊙0·0⊙1·0＝1

W₅₂＝1·0⊙0·1⊙1·0＝0

W₅₃＝1·1⊙0·1⊙1·0＝1

W₅₄＝1·0⊙0·0⊙1·1＝l

W₅₅＝1·1⊙0·0⊙1·1＝0

W₅₆＝1·0⊙0·1⊙1·1＝1

W₅₇＝1·1⊙0·1⊙1·1＝o

因此，码字W₅可由以下的式(5)来得出：

W₅＝{W₅₀，W₅₁，W₅₂，W₅₃，W₅₄，W₅₅，W₅₆，W₅₇}

   ＝{0，1，0，1，1，0，1，0}

                                     ...(5)

参照图1来说明用于产生沃尔什码的码字的沃尔什码发生器。

时钟信号被加到信号输入端101，并由此加到一个n-比特的二进制计数器101。这些时钟信号的工作频率相应于要被输出的码字的比特率。二进制计数器103是根据这些时钟信号而被控制的。n-比特的计数信号由该二进制计数器103输出，并被加到沃尔什码发生器104。

另一方面，沃尔什码的码字数，也就是沃尔什数，由信号输入端102提供，并被加到沃尔什码发生器104。利用n-比特计数信号和表示沃尔什数的n-比特信号，沃尔什码发生器104逐个比特地串行输出沃尔什码的码字。这样输出的沃尔什码字被称为沃尔什片。

沃尔什码发生器104的说明性的结构示于图2，其中进入沃尔什码发生器104的n-比特计数信号和表示沃尔什数的n-比特信号从最低位开始逐个比特地被送到与门111₁到111_n。这些与门111₁到111_n把计数信号和表示沃尔什数的信号相乘并输出乘积结果。各个二进制数字的全部乘积输出由异或门112₁到112_n-1进行异或运算，并把异或运算结果逐个比特地输出而作为构成沃尔什码字的比特。该输出代表沃尔什片。

同时，上述的沃尔什码发生器逐个比特地串行输出构成沃尔什码的码字的各个比特。因此，控制要被输出的沃尔什码的码字比特的二进制计数器103需要以高速度工作，这个速度相当于所要求的速度乘以构成沃尔什码的码字的比特数。这样，在信号调制是藉使用由上述的沃尔什码发生器产生的沃尔什码的码字的移动通信中，例如在便携式终端中，降低工作频率是很难的。

因此，本发明的一个目的是提供能以降低的工作频率产生沃尔代码的码字的沃尔什码发生器，用于发送利用由沃尔什码发生器产生的沃尔什码所调制的信号的信号发送装置，以及用于接收和解调由信号发送装置所发送的信号的信号接收装置。

本发明提供沃尔什码发生装置，其中用于产生多个数字沃尔什码的码字的并行比特的“并行产生控制信号”是由相应于码字的码字数和由对码字数的较高位数字进行计数的计数器的计数信号的较高位所产生的。码字由并行产生控制信号和码字数的较低位数字并行产生，以便并行地输出构成沃尔什码的码字的比特。这样，如果计数器以惯用装置一样的工作频率工作，那么码字的输出时间就可减小，从而就能对使用沃尔什码的码字进行高速的信号处理，另一方面，如果使用沃尔什码的码字的速度是固定的，计数器的工作频率可以减小，这样沃尔什码发生器整体的最大工作频率可以减小，以降低电源功耗。

本发明也提供一种信号发送装置，其中由调制装置产生的被调制信号和并行产生的沃尔什码的码字相乘，其中藉利用并行产生的伪噪声码实行扩频，以便并行产生PN码(伪噪声码)和沃尔什码的码字，并且在其中使用了这样产生的PN码和沃尔什码发生器的码字，因而保证了高速信号处理。如果使用沃尔什码的码字的速度是固定的，那么产生沃尔什码的码字的电路的最大工作频率可以减小，以降低电源功耗。

本发明还提供一种信号接收装置，其中通过使用并行产生的伪噪声码使接收信号进行逆扩频，并且还通过把逆扩频的信号和并行产生的沃尔什码的码字相乘而使用并行产生的沃尔什码的码字和PN码，因而保证了高速信号处理。如果使用沃尔什码的码字的速度是固定的，那么产生沃尔什码的码字的电路的最大工作频率可以减小，以降低电源功耗。

图1说明传统的沃尔什码发生器的示意性结构。

图2说明常用的沃尔什码产生部分的示意性结构。

图3说明按照本发明的沃尔什码发生器的示意性结构。

图4说明并行产生控制器的示意性结构。

图5说明并行沃尔什码产生部分的示意性结构。

图6概略地说明了信号解调装置。

图7概略地说明按照本发明的信号发送装置。

图8概略地说明按照本发明的信号接收装置。

图9概略地说明按照本发明的另一个信号发送装置。

图10概略地说明按照本发明的另一个信号接收装置。

参照附图，将详细地阐述本发明的优选实施例。图3显示按照本发明的沃尔什码发生器的示意性结构。

沃尔什码发生器包括二进制计数器3，用于产生计数信号，该信号对相应于多个二进制数字的沃尔什码的码字的字数中高位二进制数字进行计数；它还包括并行产生控制器4，用于产生并行产生控制信号，以便通过二进制计数器3的计数信号和码字数的较高次的二进制数字来并行地产生构成码字的比特。沃尔什码发生器还包括并行沃尔什码发生部分5，用于藉并行产生控制器4的并行产生控制信号和码字数的较低次的二进制数字来并行地产生以上的码字。

进入图3的输入端1的时钟信号被送到二进制计数器3。时钟信号具有的工作频率相应于代表要被输出的n个二进制数字沃尔什码的码字的n比特的比特率。二进制计数器3根据以上时钟信号而被控制。代表相应于n个比特二进制数字沃尔什码的n比特沃尔什码的码字数、或所谓的沃尔什数的信号被加到信号输入端2。代表n比特的沃尔什数的信号的较高的(n-m)比特和较低的m比特被分别送到并行产生控制器4和并行沃尔什码产生器5。

二进制计数器3响应进到信号输入端1的时钟信号中的一个时钟而输出一个(n-m)比特的计数信号，用于对沃尔什码的码字的较高的(n-m)个二进制数字进行计数。该计数信号被用来控制构成沃尔什码的码字的多个比特中的一个输出比特的位置。该计数信号被加到并行产生控制器4。

并行产生控制器4控制n比特的沃尔什码的码字的较高的(n-m)个二进制数字。具体说，用于控制并行沃尔什码发生器5的并行产生控制信号由二进制计数器3的(n-m)个比特的计数信号和代表沃尔什数的较高的(n-m)个比特的信号所产生，并被输出到并行沃尔什码发生器5。

并行沃尔什码发生器5由并行产生控制信号和代表沃尔什码的较低的m个比特而产生沃尔什码的码字，并在信号输出端6并行输出所产生的每个为2^m比特的码字。每2^m个比特所产生的沃尔什码比特被称为沃尔什片。

图4显示并行产生控制器4的示意性结构。

二进制计数器3的(n-m)个比特的计数信号和代表来自信号输入端2的沃尔什数的(n-m)比特的信号逐个比特地加到图4的并行产生控制器4的与门21₁到21_(n-m)，以便得出沃尔什码的码字的各个二进制数字的乘积。这些与门21₁到21_(n-m)的所有乘积输出被加到异或门22₁到22_(n-m-1)以便得出异或逻辑和(ExOR)。

具体说，与门21₁的输出和与门21₂的输出由异或门22₁进行异或运算。然后，异或门22₁的输出和与门21₃的输出由异或门22₂进行异或运算。类似地，“异或逻辑和”由直到异或门22_(n-m-1)的这些异或门顺序地被求出，以便得出与门21₁到21_(n-m)的全部乘积输出的异或逻辑和。从异或门22_(n-m-1)输出了一个比特的并行控制信号，并把它加到并行沃尔什码发生器5。

图5显示并行沃尔什码发生器5的示意性结构。

现在说明通过利用相应于沃尔什码的码字的沃尔什数的较低的m个比特来对每2^m个比特的并行沃尔什码的码字进行排列的一般方法。

首先，要产生沃尔什数的码字的较低的m个比特的2^m个组的组合。2^m个组的组合可示于表5：

                           表5

第一组(-，-，...，-，-)

第二组(i₀，-，...，-，-)

第三组(-，i₁，...，-，-)

    ........

    ........

第2^m组(i₀，i₁，...，i_m-2，i_m-1)

然后，找出表5所示的所有组的各个比特的异或逻辑和。各个组的值可示于表6。

                               表6

第一组                         0

第二组                       1₀＝i₀

第三组                       i₁＝i₁

    ........

    ........

第2^m组  (i₀⊙i₁⊙....⊙i_m-2⊙i_m-1)

通过进一步求出并行产生控制信号和每个组的异或逻辑和，沃尔什码的码字可被并行地按每2^m个比特进行排列，以输出最终的并行信号。

具体说，图5所示的并行沃尔什码发生器5显示的结构中，代表n比特的沃尔什数的信号的较低的m个比特从信号输入端2进入，其中m等于2。这样，并行沃尔什码发生器5输出按每4(＝2²)个比特并行地排列的沃尔什码的码字。

如果代表进到并行沃尔什码发生器5的沃尔什数的信号的最低位和次最低位分别是i₀和i₁，那么这两个比特(i₀和i₁)的组合有4组，如表7所示：

                          表7

第一组(-，-)

第二组(i₀，-)

第三组(-，i₁)

第四组(i₀，i₁)

异或门31得出以上四个组合中每一个的异或逻辑和。对各个组的异或运算的结果示于表8：

                         表8

第一组                    0

第二组                  i₀＝i_i

第三组                  i₁＝i₁

第四组                  i₀⊙i₁

送入并行沃尔什码发生器5的1个比特的并行控制信号在被加到异或门32、33和34的同时，被直接输出到外部电路。比特i₀和i₁被分别加到异或门32、33。这样，并行产生控制信号和比特i₀由异或门32进行异或运算，而并行产生控制信号和比特i₁由异或门33进行异或运算。此外，并行产生控制信号和被设计来得出比特i₀和i₁的异或逻辑和的异或门31的输出进行异或运算。在这种情况下，沃尔什码的n个比特的码字按每四个比特并行排列的沃尔什片被输出。

被沃尔什码的码字调制的、由上述结构的沃尔什码发生器并行产生的并由PN系列频谱扩展的数字信号被图6所示的信号解调装置所解调。

串行地加到信号解调装置的数字信号被送到串行/并行变换器45，然后该变换器输出和沃尔什码的码字的并行排列相关联的、以每2^m个比特并行排列的数字信号。这样，以每2^m个比特并行排列的信号被逐个比特地送到加法器49₁到49_2m。

另外，时钟信号被加到并行PN码发生器46和并行沃尔什码发生器47。然后并行PN码发生器46输出基于时钟信号的每2^m个比特的PN系列，而并行沃尔什码发生器47输出基于时钟信号而构成每2^m个比特的沃尔什码的码字的比特。由并行PN码发生器46输出的各个比特被送到加法器49₁到49_2m，而由并行沃尔什码发生器47输出的各个比特被分别送到加法器50₁到50_2m。

加法器49₁到49_2m把来自串行/并行变换器45的数字信号的各个比特加到PN系列的各个比特，以便得出异或逻辑和。这些加法器49₁到49_2m的输出被分别加到加法器50₁到50_2m。加法器50₁到50_2m把加法器49₁到49_m的各个比特与来自并行沃尔什码发生器47的各个比特相加。这些加法器49₁到49_2m的输出被送到加法器48。

加法器48求出2^m个比特的各个比特的和以输出解调数据。这就解调了用每2^m个比特并行排列的沃尔什码的码字所调制的数字信号。

被配置成用来发送利用由上述的沃尔什码发生器的结构而并行地产生的沃尔什码的码字所调制的信号的信号发送装置的示意性结构被概略地示于图7。被配置成用来接收和解调由信号发送装置发送的信号的信号接收装置的示意性结构示于图8。

图7所示的信号发送装置包括信息变换单元51，用于调制发送信号，以及沃尔什码乘法单元，由沃尔什码发生器54和乘法器所组成，用于把来自信息变换单元51的调制信号与并行产生的沃尔什码的码字相乘。信号发送装置还包括由PN码发生器55和乘法器59₂组成的扩频装置，用于利用并行产生的伪噪声码对乘法器59的输出信号进行扩频。

进入图7的信号发送装置的模拟信息信号或以多个比特组合成为单元的数字信号被送到信息调制单元51，然后该调制单元调制输入的信息信号。被调制的信息信号被送到由乘法器59₁、59₂所组成的扩频调制单元52。来自信息调制单元51的信息信号被送到乘法器59₁。

同时，时钟信号由振荡器53产生，并被送到沃尔什码发生器54和PN码发生器55。沃尔什码的码字由沃尔什码发生器54基于时钟信号按每2^m个比特并行产生，以便送到乘法器59₁，而PN系列的PN码由PN码发生器55基于时钟信号按每2^m个比特并行产生，以便送到乘法器59₂。

乘法器59₁把信息信号和沃尔什码的码字相乘。这就能使信号信道分离。乘法器59₁的输出送到乘法器59₂，然后该乘法器59₂把乘法器59₁的输出和PN码相乘以进行扩频处理。

乘法器59₂的输出被送到变频器56。如果输出是模拟信号，那么它被变频器56直接上变频到所想要的RF(射频)，而如果输出是数字信号，那么它先被变换成模拟信号，然后再被上变频到所想要的RF。变频后的信号由功率放大器57放大以便通过发送天线58发送出去。

由信号发送装置发送的信号被图8所示的信号接收装置所接收。

信号接收装置包括由PN码发生器67和乘法器70₁组成的逆扩频装置，它利用并行产生的伪噪声码对接收信号进行逆扩频；还包括由沃尔什码发生器68和乘法器70₂组成的沃尔什码乘法装置，用于把乘法器70₁的输出信号和并行产生的沃尔什码的码字相乘。信号接收装置还包括由信息解调器组成的解调装置，用于对乘法器70₂的输出信号进行解调。

由图8的接收天线61所接收的信号被RF放大器62放大，并由变频器63从RF信号下变频成基带信号。下变频后的信号接着被变换成数字信号。变频器63的输出信号被送到由乘法器70₁、70₂和同步控制电路65组成的扩频解调器64。

同步控制电路65检测接收信号中的同步信号，并把检测后的信号送到振荡器66，它基于检测后的同步信号而产生时钟信号。这些时钟信号被送到PN码发生器67和沃尔什码发生器68。PN系列的PN码由PN码发生器67根据时钟信号而按每2^m个比特并行地产生，以便送到乘法器70₁。沃尔什码的码字由沃尔什码发生器68根据时钟信号按每2^m个比特并行地产生，以便送到乘法器70₂。来自PN码发生器67的PN码被送到同步控制电路65作同步之用。

在乘法器70₁中，变频器63的输出信号与PN码相乘，以使逆扩频更有效。乘法器70₁的输出被送到乘法器70₂，在该乘法器70₂中，乘法器70₁的输出和沃尔什码相乘以进行对接收信号的信道分离。乘法器70₂的输出被送到信息解调器69，以便在进行解调后作为信息而被输出。

把图7所示的装置进行修改后的信号发送装置的示意性结构示于图9，而用于对所接收的来自信号发送装置的发送信号进行解调的信号接收装置的示意性结构示于图10。

进入图9的信号发送装置的模拟信息信号或以多个比特组合成为单元的数字信号被送到信息调制单元71，输入信息信号在其中被调制。为了进行调制，如果输入信号是模拟信号，那么事先把它变换成数字信号。

被调制的信息信号被送到由正交调制单元73和乘法器74组成的扩频调制单元72。信息调制单元71给出的信息信号被加到正交调制单元73。

振荡器75产生时钟信号，它被加到沃尔什码发生器76和PN码发生器77。因此，沃尔什码由沃尔什码发生器76根据时钟信号而按每2^m个比特并行地产生，以便加到正交调制器73。PN系列的PN码由PN码发生器74根据时钟信号而按每2^m个比特并行地产生，以便加到乘法器74。

在正交调制单元73中，以上的信息信号被沃尔什码的码字正交变换，然后被调制。这就降低了在解调期间信息信号的错误率。正交调制单元73的输出被送到乘法器74，在其中正交调制单元73的输出和PN码相乘，以便进行扩频(扩频处理)。

乘法器74的输出被送到变频器78，在其中乘法器74的输出被变换成模拟信号，然后再被上变频所想要的射频(RF)。变频后的信号由功率放大器79放大，并通过发送天线80发送出去。

由图9的信号发送装置发送的信号被图10的接收天线81接收。收到的信号被RF放大器82放大，接着由变频器83从RF下变频成基带信号。变频器83的输出信号被送到由乘法器85和正交解调器87组成的扩频解调器84以及同步控制电路87。

接收信号中的同步信号被同步控制电路87检测并被送到振荡器88。振荡器根据检测出的同步信号产生时钟信号。这些时钟信号被送到PN码发生器89和沃尔什码发生器90。这样，PN码发生器89按每2^m个比特并行地产生PN系列的PN码，且把所产生的PN码送到乘法器85，而沃尔什码发生器90按每2^m个比特并行地产生沃尔什码的码字，且把所产生的码字送到正交解调器86。PN码发生器89给出的PN码也被送到同步控制电路87作同步用。

乘法器85把变频器83的输出信号和PN码相乘以便实行逆扩频。乘法器85的输出被送到正交解调器86，乘法器85的输出在其中被沃尔什码作正交变换以进行解调。这就保证了低错误率的最佳解调。正交解调器86的输出被送到信息解调器91用作解调，且被当作信息输出。如果信息以模拟信号输出，那么它可在变换成模拟信号前先被信息解调器91解调。

Claims (10)

1.一种码发生装置，其特征在于，包括：

二进制计数装置，用于对时钟信号计数并产生一个以上的输出信号；

并行产生控制装置，用于从所述二进制计数装置的输出信号和从码字数的较高位数字数据产生控制信号；以及

沃尔什码发生装置，用于从所述并行产生控制装置的输出信号和码字数的较低位数字数据产生码信号。

2.权利要求1中所要求的码发生装置，其特征在于，其中所述码字数是n位，所述码字数的较高位数字数据是(n-m)位，所述码字数的较低位数字数据是m位，而所述码字发生装置的输出信号是2^m位。

3.权利要求2中所要求的码发生装置，其特征在于，其中所述并行产生控制装置包括用于对输入信号进行“与”运算的与门，和用于对所述与门的输出信号进行异或运算的异或门。

4.权利要求2中所要求的码发生装置，其特征在于，其中所述沃尔什码发生装置包括用于对输入信号进行异或运算的异或门。

5.一种用于发射扩频信号的扩频发射机，其特征在于，包括：

调制装置，用于调制输入信号；

沃尔什编码装置，用于根据所述调制装置的输出信号产生沃尔什码，以及

扩频处理装置，用于根据所述的沃尔什编码装置的输出信号产生扩频信号。

6.权利要求5中所要求的扩频接收机，其特征在于，其中所述扩频处理装置使用PN码来进行处理。

7.权利要求5中所要求的扩频发射机，其特征在于，其中所述沃尔什编码装置包括二进制计数装置，用于对时钟信号计数并产生一个以上的输出信号；

并行产生控制装置，用于从所述二进制计数装置的输出信号和码字数的较高位数字数据(n-m位)产生一个控制信号；以及

沃尔什码发生装置，用于从所述并行产生控制装置的输出信号和码字数的较低位数字数据(m位)产生一个沃尔什码信号(2^m位)。

8.一种用于接收扩频信号的扩频接收机，其特征在于，包括：

扩频处理装置，用于对扩频信号进行译码；

沃尔什译码装置，用于对在所述扩频处理装置输出端的沃尔什码进行译码；以及

解调装置，用于对所述沃尔什译码装置的输出信号进行解调。

9.权利要求8中所要求的扩频接收机，其特征在于，其中所述扩频处理装置使用PN码来进行处理。

10.权利要求8中所要求的扩频接收机，其中所述沃尔什译码装包括二进制计数装置，用于对时钟信号计数并产生一个以上的输出信号；

并行产生控制装置，用于从所述二进制计数装置的输出信号和码字数的较高位数(n-m位)产生一个控制信号；以及

沃尔什码发生装置，用于从所述并行产生控制装置的输出号和码字数的较低位数字数据(m位)产生一个沃尔什码信号(2^m位)。

Images