CN110535460B - 一种基于反铁磁斯格明子的新型逻辑门电路 - Google Patents

一种基于反铁磁斯格明子的新型逻辑门电路 Download PDF

Info

Publication number
CN110535460B
CN110535460B CN201910901713.8A CN201910901713A CN110535460B CN 110535460 B CN110535460 B CN 110535460B CN 201910901713 A CN201910901713 A CN 201910901713A CN 110535460 B CN110535460 B CN 110535460B
Authority
CN
China
Prior art keywords
antiferromagnetic
input end
racetrack
input
gate circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910901713.8A
Other languages
English (en)
Other versions
CN110535460A (zh
Inventor
赵国平
梁雪
赵莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Normal University
Original Assignee
Sichuan Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Normal University filed Critical Sichuan Normal University
Priority to CN201910901713.8A priority Critical patent/CN110535460B/zh
Publication of CN110535460A publication Critical patent/CN110535460A/zh
Application granted granted Critical
Publication of CN110535460B publication Critical patent/CN110535460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种基于反铁磁斯格明子的新型逻辑门电路，以十字型反铁磁赛道为基本单元，整个赛道均为同种反铁磁材料。该逻辑门电路具有两个输入端，分别命名为输入端A和输入端B，输入端A与输入端B相邻，对应十字型赛道左端和上端的磁性隧道结，赛道右端的隧道结则为输出端。输入端A、输入端B通过局部垂直注入自旋极化电流产生反铁磁斯格明子，并利用自旋极化电流和磁晶各向异性梯度驱动斯格明子。其中，磁晶各向异性梯度由压控磁晶各向异性效应产生。本发明以斯格明子的存在与否分别代表二进制数据的“1”和“0”，充分结合斯格明子受拓扑保护作用的特点，以及反铁磁材料对外磁场不敏感的特性，使得本发明具有较强的稳定性和抗磁干扰能力。

Description

一种基于反铁磁斯格明子的新型逻辑门电路
技术领域
本发明属于磁性器件技术领域，尤其涉及一种利用反铁磁斯格明子实现逻辑与门、逻辑或门和逻辑非门。
背景技术
逻辑门电路是集成电路上的基本组件，传统的逻辑门可由晶体管组成，以输出的高电平和低电平信号分别代表逻辑运算中的二进制数据1和0。传统的逻辑门体积较大，功耗较高，而且焦耳热也会限制它的高密度集成。
磁性斯格明子是一种受拓扑保护的自旋结构，具有一定的拓扑势垒，稳定性好。考虑到在反铁磁材料中相邻磁矩反平行排列，反铁磁斯格明子的抗磁扰动能力较强。研究发现，自旋极化电流和磁晶各向异性梯度也可以有效地驱动反铁磁斯格明子，而且相比于铁磁斯格明子，反铁磁斯格明子在运动过程中不会出现斯格明子霍尔效应，可沿驱动力的方向直线运动，其速度也比铁磁斯格明子的大。若以反铁磁斯格明子的存在与否代表二进制数据1和0，并将其应用在赛道存储或逻辑器件中，将大大提高器件的存储密度和运算速度，并适当的降低能耗。
在中国实用新型专利说明书CN201711049783.2中公开了一种基于磁性斯格明子的可重构逻辑器件。该设计基于单个、多个斯格明子或者无斯格明子在输入端到输出端之间的移动，通过控制电压进行配置和切换，实现与，或，与非，或非，非的逻辑功能。
上述逻辑门虽然能够实现多种逻辑运算，但铁磁斯格明子在运动过程中会产生斯格明子霍尔效应而发生漂移，而该设计又刚好需要利用这一漂移来限制斯格明子的运动轨迹，从而实现门电路的逻辑运算，斯格明子的霍尔效应会受多种因素的影响，具有不确定性，所以该逻辑门的人为可调控性较差。
发明内容
本发明的目的在于解决上述现有技术存在的缺陷，提供了一种基于反铁磁斯格明子的新型逻辑门电路。
本发明采用如下技术方案：
一种基于反铁磁斯格明子的新型逻辑门电路，逻辑门电路以十字型反铁磁赛道为基本单元，整个赛道均为同种反铁磁材料。位于赛道上的磁性隧道结分别作为输入端和输出端。
该逻辑门电路具有两个输入端，分别命名为输入端A和输入端B，输入端A与输出端B相邻，分别是十字型赛道的左端和上端，赛道右端隧道结则为输出端。
本发明通过局部地垂直注入自旋极化电流产生反铁磁斯格明子，并以斯格明子的存在代表二进制数据1，以斯格明子的不存在代表二进制数据的0。
采用自旋极化电流和磁晶各向异性梯度进行驱动反铁磁斯格明子。
具体地，将普通电流注入水平反铁磁赛道下方的的重金属层，由自旋霍尔效应可产生自旋极化电流；其次，在垂直反铁磁赛道上方叠加绝缘层和电极层，并加上电压，由于绝缘层的厚度呈线性变化，所以，通过压控磁晶各向异性效应可以产生磁晶各向异性梯度。
优选的是，本发明利用压控磁各向异性效应产生磁晶各向异性梯度。
优选的是，设计中在水平赛道上施加自旋极化电流，而垂直赛道则利用压控磁晶各向异性效应产生各向异性梯度，从而使得两条赛道上的斯格明子都可以被驱动；并且两赛道的交界处相对于水平赛道而言，相当于低K区域。已知局部的低K区域会对斯格明子产生钉扎作用，其钉扎强度主要取决于低K区域的几何尺寸和磁晶各向异性强度，只有当驱动电流密度大于某一临界电流密度时，斯格明子才能顺利地通过低K区域。
优选的是，综合考虑到边界效应的影响，输入端长度的设计比输出端短。
本发明进一步的技术方案是，一种基于反铁磁斯格明子的新型逻辑门电路实现AND门计算方法为，实现“AND”门的逻辑计算功能时，水平赛道上的驱动电流密度必须小于临界电流密度。每一次计算过后可利用一个较大的电流脉冲将赛道上的斯格明子清除掉。
进一步的是，当输入端A、输入端B都输入“1”时，施加电流时需推迟一段时间t，但必须要在输入端B输入的斯格明子运动到交界区域之前。
本发明进一步的技术方案是，一种基于反铁磁斯格明子的新型逻辑门电路实现OR门计算方法为，实现“OR”门的逻辑计算功能时，水平赛道上的驱动电流密度必须大于临界电流密度。基于反铁磁斯格明子的新型逻辑门电路运算方法是，每一次计算过后可利用一个较大的电流脉冲将赛道上的斯格明子清除掉。
进一步的是，当输入端A、输入端B都输入1时，施加电流时需推迟一段时间t，但必须要在输入端B输入的斯格明子运动到交界区域之前。
本发明进一步的技术方案是，一种基于反铁磁斯格明子的新型逻辑门电路实现NOT门计算方法为，只保留一条具有一个输入端和一个输出端的水平直赛道，在输出端的两侧分别设置一个电压控制门，局部的调高磁晶各向异性，使得输出端为一个低K区域。此外，无论进行NOT门的哪种运算，初始时，输出端恒有一个斯格明子。
本发明的有益效果：
1、斯格明子是一种受拓扑保护的自旋结构，具有一定的拓扑势垒，而且反铁磁材料的本身性质决定了反铁磁斯格明子对外加磁场不是很敏感，所以该设计的稳定性好，抗磁干扰力强。
2.本发明能耗低，在本发明设计中利用的电流量级约为1010A/m2，[J.Phys.D:Appl.Phys.50(2017)505005]所提出的的基于反铁磁斯格明子的逻辑门中所需电流密度约为1013A/m2，其原因在于，本发明设计中不涉及斯格明子与磁畴壁之间的转换，若要驱动磁畴壁，所需的电流密度相对较大，其次，若与中国实用新型专利说明书CN201711049783.2中所利用的铁磁斯格明子相比，在同等驱动力的作用下，反铁磁斯格明子的速度更大，换句话说，若要得到同样的速度，反铁磁斯格明子所需的驱动力比铁磁斯格明子的小，因此本发明可以适当地减小驱动电流密度，从而降低能耗。
3.斯格明子作为二进制数据的携带者，以斯格明子的存在与否来表征“1”和“0”，它的稳定结构确保了信息的准确性和非易失性，并且在驱动过程中不存在磁畴和斯格明子的转换过程，因此准确性高，非易时性强。
4.反铁磁斯格明子在被驱动的过程中没有斯格明子霍尔效应，沿直线运动，并且本设计中同时采用自旋极化电流和磁各向异性梯度对斯格明子进行驱动，这两者的大小是可以人为调控的，因此主观调控性强。
附图说明
图1为本发明中逻辑“与门”和“或门”的结构示意图；
图2为图1中垂直赛道上用于产生磁晶各向异性梯度的结构侧视图；
图3为十字型反铁磁赛道的俯视图；
图4为本发明中逻辑“非门”的结构示意图；
图5为图4的俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将对本发明中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1、3所示，本发明的一种基于反铁磁斯格明子的新型逻辑门电路，逻辑门电路以十字型反铁磁赛道为基本单元。
位于赛道上的磁性隧道结分别作为输入端和输出端。
十字型反铁磁赛道的左端和上端的隧道结分别是逻辑门的两个输入端，分别命名为输入端A和输入端B，赛道右端隧道结则为输出端。
如图1所示，本发明同时运用了自旋极化电流和磁晶各向异性梯度两种驱动方式。具体地，如图1所示，将普通电流注入水平反铁磁赛道下方的重金属层，由自旋霍尔效应可产生自旋极化电流；其次，如图2所示，在垂直反铁磁赛道上方叠加绝缘层和电极层，并加上电压，由于绝缘层的厚度呈线性变化，所以，通过压控磁晶各向异性效应可以产生磁晶各向异性梯度。
如图2所示，本发明设计中在水平赛道上施加自旋极化电流，而垂直赛道则利用压控磁晶各向异性效应产生各向异性梯度，从而使得两条赛道上的斯格明子都可以被驱动，并且两赛道的交界处，对于水平赛道而言，相当于低K区域(当赛道中存在局部的低磁晶各向异性的区域简记为“低K区域”)，会对斯格明子产生钉扎作用，其钉扎强度主要取决于低K区域的几何尺寸和磁晶各向异性强度，只有当驱动电流密度大于某一临界电流密度Jc时，斯格明子才能顺利的通过低K区域。
当实现“AND”门的逻辑计算功能时，水平赛道上的驱动电流密度必须小于临界电流密度Jc。而实现“OR”门时，驱动电流密度必须要大于临界电流密度Jc。
此外，考虑到边界效应对斯格明子运动的影响，将两个输入端长度设计的比输出端短。
A、B输入端通过局部垂直注入自旋极化电流产生反铁磁斯格明子。
逻辑计算中二进制数据“1”和“0”分别由反铁磁斯格明子的存在与否来表示。例如，在输入端A产生一个斯格明子，而B端不产生，就相当于实现了输入端A输入“1”,B端输入“0”的操作。
一种基于反铁磁斯格明子的新型逻辑门电路实现逻辑运算的方法：
要实现逻辑运算，主要涉及斯格明子在输入端的产生、在赛道上的传输以及在输出端的探测这三大方面。
首先，在输入端A、输入端B通过局部垂直注入自旋极化电流产生斯格明子；其次，对于斯格明子在赛道上的驱动。本设计同时运用了自旋极化电流和磁晶各向异性梯度两种驱动方式。
具体地，如图1所示，将普通电流注入水平反铁磁赛道下方的的重金属层，由自旋霍尔效应可产生自旋极化电流；其次，如图2所示，在垂直反铁磁赛道上方叠加绝缘层和电极层，并加上电压，由于绝缘层的厚度呈线性变化，所以，通过压控磁晶各向异性效应可以产生磁晶各向异性梯度。
此外，当赛道中存在局部的低K区域时，会对斯格明子产生钉扎作用，其钉扎强度主要取决于低K区域的几何尺寸和磁晶各向异性强度。在这种情况下，存在一个临界电流密度，若驱动电流密度小于这一临界值Jc，斯格明子将被钉扎在低K区域，只有大于这一临界值Jc时，斯格明子才能顺利通过。
该设计中，在水平赛道上施加自旋极化电流，而垂直赛道则利用压控磁晶各向异性效应产生各向异性梯度，从而使得两条赛道上的斯格明子都可以被驱动，并且两赛道的交界处，对于水平赛道而言，相当于低K区域。因此，当实现“AND”门的逻辑计算功能时，水平赛道上的驱动电流密度必须小于临界电流密度Jc。实现“OR”门时，驱动电流密度要大于临界电流密度Jc。
以下每一次计算过后可利用一个较大的电流脉冲将赛道上的斯格明子清除掉。
如图1所示，具体过程如下：
对于“OR”、“AND”门
(1)当输入端A输入“1”，输入端B输入“0”时，若J<Jc，斯格明子运动到两赛道的交界处便会沿磁晶各向异性梯度向下运动，从而实现“AND”门的运算“1·0＝0”；而J>Jc时，斯格明子在自旋极化电流的作用下运动到输出端，从而实现“OR”门的逻辑运算“1+0＝1”。
(2)当输入端A输入“0”，输入端B输入“1”，斯格明子运动到两赛道的交界处时，由于驱动电流小于临界电流Jc，所以斯格明子依然会沿磁晶各向异性梯度向下运动，从而实现“AND”门的逻辑运算“0·1＝0”；反之，当J>Jc时，斯格明子在自旋极化电流的作用下运动到输出端，从而实现“OR”门的逻辑运算“0+1＝1”。
(3)当输入端A、输入端B都输入“1”，且J＜Jc时，施加电流时需推迟一段时间t(但必须要在输入端B输入的斯格明子运动到交界区域之前)，以确保垂直赛道上的斯格明子运动到交界处时，水平赛道上的斯格明子恰好在它左侧的附近区域，此时，由于斯格明子间的排斥作用，右边的斯格明子就会被左侧的斯格明子排挤出低K区域，从而使得被排挤出去的斯格明子在极化电流的驱动下顺利达到输出端，而剩下的斯格明子不能跨过低K区域，它将会向下运动。因此实现了“AND”门的运算“1·1＝1”；当J>Jc，前面的斯格明子顺利到达输出端，而后者由于斯格明子之间的排斥作用以及几何限制作用，它将从两赛道的交界处湮灭，从而实现“OR”门的逻辑运算“1+1＝1”；
(4)当输入端A、输入端B都输入“0”时，“AND”和“OR”门都没有信号输出，即实现了“OR”门的运算“0+0＝0”，“AND门的逻辑运算0·0＝0”。
如图4、5所示，对于“NOT”门：
结构说明
只保留一条具有一个输入端和一个输出端的水平直赛道，且在输出端的两侧分别设置一个电压控制门，局部的调高磁晶各向异性，使得输出端为一个低K区域。此外，无论进行NOT门的哪种运算，初始时，输出端恒有一个斯格明子。
(1)当输入端输入“0”时，由于水平赛道上的驱动电流密度小于临界电流密度，输出端内的斯格明子不能打破输出端右侧高K区域的能量势垒，所以依然停留在输出端，从而实现“NOT”门的逻辑运算输入“0”，输出“1”。
(2)当输入端输入“1”时，由于水平赛道上的驱动电流密度小于临界电流，所以当输入端的斯格明子运动到输出端的左侧将会被钉扎住。又因为斯格明子之间的相互作用，输出端内的斯格明子将会被挤出输出端，然后在电流的作用下向右运动。最终，输出端没有斯格明子，从而实现“NOT”门的逻辑运算输入“1”，输出“0”；
对于反铁磁斯格明子在输出端的探测，可用“隧穿”各向异性磁阻效应或者自旋泵浦效应来实现。
每一次计算过后可利用一个较大的电流脉冲将赛道上的斯格明子清除掉。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，本逻辑门电路为十字型反铁磁赛道，整个赛道均为同种反铁磁材料，位于赛道上的磁性隧道结分别作为输入端和输出端，本逻辑门电路具有两个输入端，分别命名为输入端A和输入端B，输入端A与输入端B相邻，位于十字型赛道的左端和上端，赛道右端隧道结则为输出端；
在输入端A、输入端B通过局部垂直注入自旋极化电流产生斯格明子，并利用自旋极化电流和磁晶各向异性梯度驱动斯格明子，其中，磁晶各向异性梯度由压控磁晶各向异性效应产生。
2.根据权利要求1所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，十字型反铁磁赛道，输入端A所在的水平赛道上施加自旋极化电流，输入端B所在的垂直赛道则利用压控磁晶各向异性效应产生各向异性梯度，从而使得两条赛道上的斯格明子都可以被驱动。
3.根据权利要求1所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，水平赛道将十字型反铁磁赛道的交叉部分视作低K区域，低K区域是低磁晶各向异性区域；低K区域会对斯格明子产生钉扎的作用，其钉扎强度主要取决于低K区域的几何尺寸和磁晶各向异性的强度，只有当驱动电流密度大于某一临界电流密度时，斯格明子才能成功通过低K区域。
4.根据权利要求1所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，输入端长度比输出端短。
5.根据权利要求1所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，由一种基于反铁磁斯格明子的新型逻辑门电路实现AND门计算的方法为：
反铁磁斯格明子的存在代表二进制数据1，反铁磁斯格明子不存在代表二进制数据0；
输入端A输入0、输入端B输入1，输入端A所在的水平赛道上的驱动电流密度必须小于临界电流密度；
或者当输入端A输入1、输入端B输入0时；输入端A所在的水平赛道上的驱动电流密度必须小于临界电流密度；
或者当输入端A、输入端B都输入1时， 施加驱动电流时需推迟一段时间t，但必须要控制在输入端B输入的斯格明子运动到交界区域之前，且输入端A所在的水平赛道上的驱动电流密度必须小于临界电流密度；
不管输入端A是否输入斯格明子，输入端A赛道上都加有驱动电流。
6.根据权利要求1所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，由一种基于反铁磁斯格明子的新型逻辑门电路实现的OR门计算的方法为：
反铁磁斯格明子的存在代表二进制数据1，反铁磁斯格明子不存在代表二进制数据0；
输入端A输入0、输入端B输入1，输入端A所在的水平赛道上的驱动电流密度必须大于临界电流密度；
或者当输入端A输入1、输入端B输入0时；输入端A所在的水平赛道上的驱动电流密度必须大于临界电流密度；
或者当输入端A、输入端B都输入1时， 施加驱动电流时需推迟一段时间t，但必须要控制在输入端B输入的斯格明子运动到交界区域之前，且输入端A所在的水平赛道上的驱动电流密度必须大于临界电流密度；
不管输入端A是否输入斯格明子，输入端A赛道上都加有驱动电流。
7.根据权利要求1所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，由一种基于反铁磁斯格明子的新型逻辑门电路实现NOT门的计算方法为：
只保留一条具有一个输入端和一个输出端的水平赛道，并在输出端的两侧分别设置一个电压控制门，局部的调高磁晶各向异性，使得输出端成为一个低K区域，对斯格明子产生钉扎作用，而且对于每一次运算，初始时，输出端恒有一个斯格明子。
8.根据权利要求5或6或7中所述的一种基于反铁磁斯格明子的新型逻辑门电路，其特征在于，实现基于反铁磁斯格明子的新型逻辑门电路的运算方法是，每一次计算过后，利用一个电流脉冲将十字型反铁磁赛道上的斯格明子清除掉。
CN201910901713.8A 2019-09-23 2019-09-23 一种基于反铁磁斯格明子的新型逻辑门电路 Active CN110535460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910901713.8A CN110535460B (zh) 2019-09-23 2019-09-23 一种基于反铁磁斯格明子的新型逻辑门电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910901713.8A CN110535460B (zh) 2019-09-23 2019-09-23 一种基于反铁磁斯格明子的新型逻辑门电路

Publications (2)

Publication Number Publication Date
CN110535460A CN110535460A (zh) 2019-12-03
CN110535460B true CN110535460B (zh) 2021-08-24

Family

ID=68669725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910901713.8A Active CN110535460B (zh) 2019-09-23 2019-09-23 一种基于反铁磁斯格明子的新型逻辑门电路

Country Status (1)

Country Link
CN (1) CN110535460B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111768806B (zh) * 2020-06-12 2022-05-31 华南师范大学 基于磁性斯格明子的存储器件及该器件存储信息的方法
CN111953312B (zh) * 2020-07-03 2023-11-10 香港中文大学（深圳） 一种基于拓扑磁结构的非门及其控制方法
CN111951846B (zh) * 2020-08-14 2022-10-28 长江存储科技有限责任公司 赛道存储器及其读写方法、赛道存储装置
CN112466359B (zh) * 2020-12-04 2024-05-24 首都师范大学 基于自旋轨道耦合效应的全电压调控逻辑器件
CN114744108A (zh) * 2022-03-24 2022-07-12 中国科学院微电子研究所 一种斯格明子晶体管及斯格明子晶体管控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108492845A (zh) * 2018-04-03 2018-09-04 电子科技大学 一种基于磁性斯格明子的赛道存储器
CN109949842A (zh) * 2019-03-22 2019-06-28 电子科技大学 一种基于磁斯格明子的赛道存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6607737B2 (ja) * 2015-08-21 2019-11-20 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ及び演算処理装置
US10269402B2 (en) * 2015-09-15 2019-04-23 Imec Vzw Magnetic topological soliton detection
CN105161289A (zh) * 2015-10-21 2015-12-16 南京大学 一种二维斯格明晶体的制备方法
KR101825146B1 (ko) * 2016-03-10 2018-02-09 울산과학기술원 스위칭 소자
CN106532220B (zh) * 2016-11-09 2019-03-19 电子科技大学 一种基于Skyrmions的自旋转移矩纳米振荡器
CN107332554A (zh) * 2017-06-09 2017-11-07 香港中文大学（深圳） 基于磁性斯格明子的或门及其控制和应用方法
CN107846215B (zh) * 2017-10-31 2020-07-28 华中科技大学 一种基于磁性斯格明子的可重构逻辑器件
CN108336222A (zh) * 2018-01-19 2018-07-27 华中科技大学 一种基于铁磁材料的忆阻器件
CN108512545B (zh) * 2018-04-03 2020-02-04 电子科技大学 一种基于磁性斯格明子的可重构逻辑门
CN108521275B (zh) * 2018-04-03 2020-02-04 电子科技大学 一种基于磁性斯格明子的逻辑门
CN110233617B (zh) * 2019-05-20 2020-10-30 中国地质大学（武汉） 一种基于磁性斯格明子的与逻辑门和与非逻辑门
CN110190181B (zh) * 2019-05-21 2021-09-14 四川师范大学 一种基于铁磁斯格明子的二极管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108492845A (zh) * 2018-04-03 2018-09-04 电子科技大学 一种基于磁性斯格明子的赛道存储器
CN109949842A (zh) * 2019-03-22 2019-06-28 电子科技大学 一种基于磁斯格明子的赛道存储器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Current-driven dynamics and inhibition of the skyrmion Hall effect of ferrimagnetic skyrmions in GdFeCo films;Seonghoon Woo 等;《Nature Communications》;20180306;第9卷(第1期);959 *
Skyrmions: Topological Structures, Properties, and Applications;J. Ping Liu 等;《MRS Bulletin》;20170810;第42卷(第8期);614-615 *

Also Published As

Publication number Publication date
CN110535460A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN110535460B (zh) 一种基于反铁磁斯格明子的新型逻辑门电路
Kang et al. Complementary skyrmion racetrack memory with voltage manipulation
Kang et al. Skyrmion-electronics: An overview and outlook
CN107846215B (zh) 一种基于磁性斯格明子的可重构逻辑器件
Beach et al. Nonlinear domain-wall velocity enhancement by spin-polarized electric current
Yao et al. Magnetic tunnel junction-based spintronic logic units operated by spin transfer torque
US8558571B2 (en) All-spin logic devices
Braganca et al. Reducing the critical current for short-pulse spin-transfer switching of nanomagnets
US10164077B2 (en) Magnetic majority gate device
Csaba et al. Simulation of power gain and dissipation in field-coupled nanomagnets
US20090273421A1 (en) Spintronic device with control by domain wall displacement induced by a current of spin-polarized carriers
WO2010055329A1 (en) Magnetic data storage using chiral solition
CN107732005B (zh) 一种自旋多数门器件及逻辑电路
CN105493292A (zh) 自旋电子逻辑元件
Hu et al. SPICE-only model for spin-transfer torque domain wall MTJ logic
CN111768806B (zh) 基于磁性斯格明子的存储器件及该器件存储信息的方法
Yan et al. Robust skyrmion shift device through engineering the local exchange-bias field
Wang et al. Magnetic nonvolatile SRAM based on voltage-gated spin-orbit-torque magnetic tunnel junctions
Dhull et al. Advances in magnetic domain walls and their applications
Kang et al. Magnetic skyrmions for future potential memory and logic applications: Alternative information carriers
Chen et al. Sky-RAM: Skyrmionic random access memory
Zeng et al. MESO-ADC: The ADC design using MESO device
Mousavi Cheghabouri et al. Cascadable direct current driven skyrmion logic inverter gate
Sharad et al. Design of ultra high density and low power computational blocks using nano-magnets
Xu et al. Preparation and performance analysis of thin-film artificial intelligence transistors based on integration of storage and computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant