CN110534059A - Oled像素结构及显示装置 - Google Patents

Oled像素结构及显示装置 Download PDF

Info

Publication number
CN110534059A
CN110534059A CN201910816717.6A CN201910816717A CN110534059A CN 110534059 A CN110534059 A CN 110534059A CN 201910816717 A CN201910816717 A CN 201910816717A CN 110534059 A CN110534059 A CN 110534059A
Authority
CN
China
Prior art keywords
node
unit
line
enable signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910816717.6A
Other languages
English (en)
Inventor
周志伟
宋艳芹
李威龙
张露
韩珍珍
胡思明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201910816717.6A priority Critical patent/CN110534059A/zh
Publication of CN110534059A publication Critical patent/CN110534059A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

本发明提供一种OLED像素结构及显示装置，包括多个阵列分布的像素单元，每个像素单元包括：电源提供单元、驱动信号写入单元、驱动单元。其中，驱动单元连接驱动信号写入单元和电源提供单元，以保存驱动信号写入单元写入的驱动信号，并根据驱动信号，利用电源提供单元提供的电源信号生成匹配驱动信号的驱动电流，从而驱动发光二极管；其中，驱动单元与驱动信号写入单元连接的第一节点金属线，或者与其连接第一节点衍生线，与下一级像素单元的下一级发光使能信号线，或者与其连接的下一级发光使能信号衍生线的投影至少部分重叠，以形成误差补偿单元，以消除驱动信号写入单元写入驱动信号的误差。以此避免出现补偿错误的问题。

Description

OLED像素结构及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种OLED像素结构及显示装置。
背景技术
有源(主动)矩阵有机发光二极体(Active-matrix Organic Light EmittingDiode，AMOLED)电路的制造过程中，由于工艺的原因，通常都会存在TFT器件参数阈值电压不均匀的问题，会导致AMOLED在显示过程中亮度不均匀，显示质量下降。
目前解决上述问题所采用的方式是通过内部像素电路或外部驱动芯片的补偿功能。但是外部驱动通常需要增加额外的芯片，提高了成本，并且增加了电子系统的复杂性。像素电路的内部补偿一般只需要通过具有补偿功能的像素电路就能实现对薄膜晶体管的阈值电压漂移的补偿，提升显示质量。
市面上的AMOLED产品普遍采用7T1C像素电路，但是其在对阈值电压漂移补偿的过程中，会产生补偿错误的问题。因此，提出一种8T2C像素电路，但是设置M8，会使像素的布局空间不足。
发明内容
本发明主要解决的技术问题是提供一种OLED像素结构及显示装置，以避免在对阈值电压漂移补偿的过程中产生补偿错误的问题，并缩小像素间距，降低像素布局难度。
为解决上述技术问题，本发明采用的一个技术方案是：
提供一种OLED像素结构，包括：
电源提供单元，藉由本级发光使能信号线而接收本级发光使能信号，并根据所述本级发光使能信号而为所述像素单元的发光二极管提供电源信号；
驱动信号写入单元，接收本级扫描信号，以在本级扫描信号的驱动下将驱动信号写入至所述像素单元；
驱动单元，连接所述驱动信号写入单元和所述电源提供单元，以写入保存所述驱动信号，并根据所述驱动信号，利用所述电源信号而生成匹配所述驱动信号的驱动电流，从而利用所述驱动电流而驱动所述发光二极管；
其中，所述驱动单元写入保存所述驱动信号的第一节点处的第一节点金属线或者与所述第一节点金属线连接的第一节点衍生线，与下一级像素单元的下一级发光使能信号线或者与所述下一级发光使能信号线连接的下一级发光使能信号衍生线的投影至少部分重叠，以形成误差补偿单元，从而藉由下一级发光使能信号而生成补偿信号，以消除所述驱动信号写入单元写入所述驱动信号的误差。
为解决上述技术问题，本发明采用的另一个技术方案是：
提供一种显示装置，包括上述任意一项OLED像素结构。
本发明的有益效果是：区别于现有技术的情况，本发明通过电源提供单元接收本级发光使能信号为发光二极管提供电源信号，再通过驱动信号写入单元接收本级扫描信号将驱动信号写入像素单元，使驱动单元保存驱动信号，并根据驱动信号利用电源信号生成匹配驱动信号的驱动电流，进而利用驱动电流驱动发光二极管，其中，驱动单元保存的驱动信号的第一节点处的第一节点金属线或者与第一节点金属线连接的第一节点衍生线，与下一级像素单元的下一级发光使能信号线或者与下一级发光使能信号线连接的下一级发光使能信号衍生线的投影至少部分重叠，以形成误差补偿单元，以藉由下一级发光使能信号生成补偿信号，进而消除驱动信号写入单元写入驱动信号的误差。以此实现避免在对阈值电压漂移补偿的过程中产生补偿错误的问题，并缩小像素间距，降低像素布局难度。
附图说明
图1是本发明OLED像素结构的第一实施例的结构示意图；
图2是本发明OLED像素结构的第二实施例的结构示意图；
图3是本发明OLED像素结构的第三实施例的结构示意图；
图4是本发明OLED像素结构的时序波形图；
图5是本发明OLED像素结构的第四实施例的结构示意图；
图6是本发明OLED像素结构的第五实施例的结构示意图；
图7是本发明OLED像素结构的第六实施例的结构示意图；
图8是本发明OLED像素结构的第七实施例的结构示意图；
图9是本发明OLED像素结构的第八实施例的结构示意图；
图10是本发明显示装置的一实施例的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参见图1，为本发明OLED像素结构的第一实施例的结构示意图。包括多个阵列分布的像素单元，其中，每个像素单元分别包括：电源提供单元11、驱动信号写入单元12、驱动单元13及误差补偿单元14。
其中，驱动单元13连接电源提供单元11及驱动信号写入单元12，且驱动单元13与驱动信号写入单元12连接的第一节点n1处的第一节点金属线10连接至下一级像素单元中的电源提供单元111以形成误差补偿单元14。
具体地，电源提供单元11接收本级发光使能信号，以根据本级发光使能信号而为像素单元的发光二极管提供电源信号。驱动信号写入单元12接收本级扫描信号，以在本级扫描信号的驱动下将驱动信号写入至像素单元。驱动单元13连接驱动信号写入单元12和电源提供单元11，以写入保存驱动信号，并根据驱动信号利用电源信号而生成匹配驱动信号的驱动电流，从而利用驱动电流而驱动发光二极管。
其中，驱动单元13写入保存驱动信号的第一节点n1处的第一节点金属线或者与第一节点金属线连接的第一节点衍生线，与下一级像素单元的下一级发光使能信号线或者与下一级发光使能信号线连接的下一级发光使能信号衍生线的投影至少部分重叠，以形成误差补偿单元14，从而藉由下一级发光使能信号而生成补偿信号，以消除驱动信号写入单元12写入驱动信号的误差。下一级发光使能信号线位于电源提供单元11中。
请参见图2，为本发明OLED像素结构的第二实施例的结构示意图。与第一实施例相比，区别在于：本实施例还包括：初始化单元15，接收初始化信号，并藉由参考信号金属线而接收参考信号VREF。其中，初始化单元15连接至第一节点金属线和发光二极管，以根据初始化信号而利用参考信号对第一节点n1和发光二极管进行初始化。
请参见图3，为本发明OLED像素结构的第三实施例的结构示意图。具体地，在本实施例中，电源提供单元11包括：第一晶体管M1及第二晶体管M2。其中，第一晶体管M1包括控制端、第一通路端和第二通路端。其中，第一晶体管M1的控制端连接本级发光使能信号线以接收本级发光使能信号EM_N，第一通路端连接至本级电源信号金属线以接收电源信号VDD，第二通路端连接至驱动单元13。其中，第一晶体管的第二通路端与驱动单元13之间的连接点定义为第二节点n2。具体地，第一晶体管M1的第二通路端连接至驱动单元13中的第五晶体管M5。第二晶体管M2包括控制端、第一通路端和第二通路端。第二晶体管M2的控制端连接本级发光使能信号线以接收本级发光使能信号EM_N，第一通路端连接至驱动单元13，第二通路端连接至发光二极管。其中，第二晶体管M2的第一通路端与驱动单元13之间的连接点定义为第三节点n3。具体地，第二晶体管M2的第一通路端连接至驱动单元13中的第五晶体管M5。
驱动信号写入单元12包括：第三晶体管M3及第四晶体管M4。其中，第三晶体管M3包括控制端、第一通路端和第二通路端。第三晶体管M3的控制端连接本级扫描信号线以接收本级扫描信号S2_N，第一通路端连接至驱动信号线以接收驱动信号VDATA，第二通路端连接至第三节点n3。第四晶体管M4包括控制端、第一通路端和第二通路端。第四晶体管M4的控制端连接本级扫描信号线以接收本级扫描信号S2_N，第一通路端连接至第二节点n2，第二通路端连接至第一节点n1。
驱动单元13包括第五晶体管M5。其中，第五晶体管M5包括控制端、第一通路端和第二通路端。其中，第五晶体管M5的控制端连接第一节点n1，第一通路端连接至第二节点n2，第二通路端连接至第三节点n3。
误差补偿单元14包括误差补偿电容C3。其中，误差补偿电容C3包括第一通路端和第二通路端。其中，误差补偿电容C3的第一通路端连接至第一节点n1，第二通路端连接至下一级发光使能信号线以接收下一级发光使能信号EM_N+1。
初始化单元15包括：第七晶体管M7及第八晶体管M8。其中，第七晶体管M7包括控制端、第一通路端和第二通路端。其中，第七晶体管M7的控制端连接初始化信号线以接收初始化信号S1_N，第一通路端连接至第一节点n1，第二通路端连接至参考信号线以接收参考信号VREF。第八晶体管M8包括控制端、第一通路端和第二通路端。其中，第八晶体管M8的控制端连接初始化信号线以接收初始化信号S1_N，第一通路端连接至第四节点n4，第二通路端连接至参考信号线以接收所述参考信号VREF。
在一实施例中，发光二极管的阳极连接第四节点n4，阴极连接参考地。此外，在另一实施例中，OLED像素单元还包括：第一电容C1及第二电容C2。其中第一电容C1及第二电容C2均包括第一通路端及第二通路端。其中，第一电容C1的第一通路端连接至本级电源信号金属线以接收电源信号VDD，第二通路端连接至第四晶体管M4的第二通路端；第二电容C2的第一通路端连接至第一节点n1及第五晶体管M5的控制端，第二通路端连接至第八晶体管M8的第二通路端及第七晶体管M7的第二通路端。
请参照图4，为本发明OLED像素结构的时序波形图。
具体地，在T1阶段，即初始化阶段，初始化信号S1_N为低电平，第七晶体管M7及第八晶体管M8导通；本级扫描信号S2_N为高电平，第三晶体管M3及第四晶体管M4不导通；本级发光使能信号EM_N为高电平，第一晶体管M1及第二晶体管M2不导通。此时，OLED阳极和C1及C2被初始化为参考信号VREF。第一节点n1的电压Vn1＝VREF。
在T2阶段，即数据写入阶段，初始化信号S1_N为高电平，第七晶体管M7及第八晶体管M8不导通；本级扫描信号S2_N为低电平，第三晶体管M3及第四晶体管M4导通；本级发光使能信号EM_N为高电平，第一晶体管M1及第二晶体管M2不导通。此时第三节点n3的电压Vn3＝VDATA，第五晶体管M5导通，由于第五晶体管M5为驱动晶体管，在导通时会产生阈值电压Vth，此时第一节点n1的电压为驱动信号VDATA与阈值电压Vth之和，即Vn1＝VDATA+Vth。
在T3阶段，即发光阶段，在此过程中，S2_N跳变为高电平，第四晶体管M4关闭，第四晶体管M4沟道电荷通过耦合注入第一节点n1，会引起第一节点n1的电压Vn1上升产生误差ΔV1，此时T3阶段分为T3_1及T3_2。
具体地，在T3_1阶段，初始化信号S1_N为高电平，第七晶体管M7及第八晶体管M8不导通；本级扫描信号S2_N为高电平，第三晶体管M3及第四晶体管M4不导通；本级发光使能信号EM_N为低电平，第一晶体管M1及第二晶体管M2导通。流经发光二极管的电流为：I＝k*(Vgs-Vth)^2＝k*[(VDATA+Vth-VDD)-Vth]^2＝k*[(VDATA-VDD)]^2。理论上在数据写入阶段结束时，第一节点n1电压Vn1＝VDATA+Vth可以精确保持到发光阶段，实际上，S2_N跳变为高电平，会引起第一节点n1的电压Vn1上升产生误差ΔV1。因此，在T3_2阶段，下一级发光使能信号EM_N+1为低电平，会通过误差补偿电容C3使第一节点n1的电压Vn1下降产生误差ΔV2。将T3_1阶段结束时第一节点n1的电压Vn1记为Vn1’，在T3_1阶段结束时第一节点n1的电压Vn1’＝Vn1+ΔV1+ΔV2＝VDATA+Vth+ΔV1+ΔV2。此时补偿误差error＝ΔV1+ΔV2，上升的误差ΔV1与下降的误差ΔV2相互抵消，以解决在对阈值电压漂移补偿的过程中产生补偿错误的问题。
请参见图5，为本发明OLED像素结构的第四实施例的结构示意图。包括：衬底41、图形化半导体层42、图形化第一金属层43、图形化第二金属层44、图形化第三金属层45及图形化第四金属层46。
在一实施例中，图形化半导体层42、图形化第一金属层43、图形化第二金属层44、图形化第三金属层45及图形化第四金属层46之间均具有绝缘层。
具体地，衬底41与图像化半导体层42之间具有缓冲层51，图形化半导体层42与图形化第一金属层43之间具有第一介质层52，其作为薄膜晶体管的栅氧化层；图形化第一金属层43与图形化第二金属层44之间具有第二介质层53，其作为电容介质层；图形化第二金属层44与图形化第三金属层45之间具有第三介质层54，其作为绝缘层，用于隔离图形化第二金属层44与图形化第三金属层45；图形化第三金属层45及图形化第四金属层46之间具有第四介质层55，其作为绝缘层，用于隔离图形化第三金属层45及图形化第四金属层46。
在一实施例中，第一介质层52、第二介质层53、第三介质层54及第四介质层55均为无机膜层，一般为氧化硅(SiOX)或氮化硅(SiNX)。
其中，衬底41为绝缘材料，其可以是玻璃、塑料、石英或者硅片，在其他实施例中衬底41的材料并不限于此。图形化半导体层42位于衬底41的一侧。图形化第一金属层43位于图形化半导体层42远离衬底41的一侧。其中，图形化第一金属层43包括发光使能信号线431和扫描线432及下一级发光使能信号线433，其中，发光使能信号线431和扫描线432及下一级发光使能信号线433之间通过第二介质层53隔离。
图形化第二金属层44位于图形化第一金属层43远离衬底41的一侧。图形化第二金属层44包括参考信号线441及第一节点衍生线442。其中，参考信号线441及第一节点衍生线442通过第三介质层54隔离。图形化第三金属层45位于图形化第二金属层44远离衬底41的一侧。图形化第三金属层45包括第一节点金属线451。其中，第一节点衍生线442与第一节点金属线451连接，具体地，第一节点衍生线442通过通孔56与第一节点金属线451连接。
图形化第四金属层46位于图形化第三金属层45远离衬底41的一侧。其中，图形化第四金属层46包括数据线462和电源信号金属线461。在此实施例中，数据线462设置在图形化第四金属层46中，而非设置在图形化第三金属层45，以此可以减小像素的像素间隙，从而降低像素的布局难度。
进一步地，在此实施例中，第一节点衍生线442位于图形化第二金属层44中，即图形化第二金属层44包括参考信号线441及第一节点衍生线442。其中，第一节点衍生线442与图形化第一金属层43中的下一级发光使能信号线433在衬底41上的投影至少部分重叠，以形成作为本级像素单元的误差补偿单元14的误差补偿电容C3。
请参见图6，为本发明OLED像素结构的第五实施例的结构示意图。于上述图5所示的第四实施例相比，区别在于，本实施例中，图形化第二金属层44中不设置第一节点衍生线442，图形化第三金属层45对应下一级发光使能信号线433的区域还设置相对于其他区域较薄的第一节点金属线452，即，图形化第三金属层45包括第一节点金属线451及与第一节点金属线451连接的较薄的第一节点金属线452。其中，第一节点金属线451及较薄的第一节点金属线452通过第四介质层55隔离，第一节点金属线451与较薄的第一节点金属线452通过通孔56连接。
在本实施例中，在下一级发光使能信号线433所对应的区域中，图形化第二金属层44与图形化第三金属层45之间的厚度小于其它区域中两者之间的厚度。即，在下一级发光使能信号线433所对应的区域中，图形化第二金属层44到第一节点金属线452的距离小于其他区域中图形化第二金属层44到第一节点金属线451的距离。
图形化第三金属层45中的较薄的第一节点金属线452在下一级发光使能信号线433所对应区域中的部分，与下一级发光使能信号线433在衬底41上的投影部分重叠，以形成作为本级像素单元的误差补偿单元14的误差补偿电容C3。
请参见图7，为本发明OLED像素结构的第六实施例的结构示意图。与上述图6所示的第五实施例相比，区别在于，本实施例中图形化第三金属层45不包括第一节点衍生线442，而图形化第二金属层44包括下一级发光使能信号衍生线443。即图形化第二金属层44包括参考信号线441及下一级发光使能信号衍生线443。其中，参考信号线441及下一级发光使能信号衍生线443通过第三介质层54隔离。其中，下一级发光使能信号衍生线443与图形化第一金属层43中的下一级发光使能信号线433连接。
在本实施例中，下一级发光使能信号衍生线443与图形化第三金属层45中的第一节点金属线451在衬底41上的投影至少部分重叠，以形成作为本级像素单元的误差补偿单元14的误差补偿电容C3。
请参见图8，为本发明OLED像素结构的第七实施例的结构示意图。与上述图7所示的第六实施例相比，区别在于，本实施例中，图形化第二金属层44不包括下一级发光使能信号衍生线443，而图形化第三金属层45包括下一级发光使能信号衍生线443，图形化第四金属层46包括第一节点衍生线442。具体地，图形化第三金属层45包括第一节点金属线451及下一级发光使能信号衍生线443，其中，第一节点金属线451及下一级发光使能信号衍生线443之间通过第四介质层55隔离，图形化第四金属层46包括数据线462、电源信号金属线461及第一节点衍生线442，其中，数据线462、电源信号金属线461连接，电源信号金属线461与第一节点衍生线442通过第四介质层55隔离。
其中，下一级发光使能信号衍生线443连接图形化第一金属层43中的所述下一级发光使能信号线443，第一节点衍生线442连接图形化第三金属层45中的第一节点金属线451，且第一节点衍生线442与下一级发光使能信号衍生线443在衬底41上的投影至少部分重叠，以形成作为本级像素单元的误差补偿单元14的误差补偿电容C3。
请参见图9，为本发明OLED像素结构的第八实施例的结构示意图。与上述图8所示的第七实施例相比，区别在于，本实施例中，图形化第三金属层45不包括下一级发光使能信号衍生线443，图形化第四金属层46不包括第一节点衍生线442。而在下一级发光使能信号线433对应的区域中包括下一级发光使能信号衍生线443。
具体地，在本实施例中，下一级发光使能信号衍生线443对应位于图形化第四金属层46中。其中，下一级发光使能信号衍生线443与电源信号金属线461通过第四介质层55隔离。其中，下一级发光使能信号衍生线443与图形化第一金属层43中的下一级发光使能信号线433连接。
其中，下一级发光使能信号衍生线443与图形化第三金属层45中的第一节点金属线451在衬底41上的投影至少部分重叠，以形成作为本级像素单元的误差补偿单元14的误差补偿电容C3。
其中，图形化半导体层42、所述图形化第一金属层43、图形化第二金属层44、图形化第三金属层45和图形化第四金属层46被配置以形成电源提供单元11、所述驱动信号写入单元12和所述驱动单元13。
请参见图10，为本发明显示装置的一实施例的结构示意图。所述显示装置401包括上述任一实施例中的OLED像素结构402。显示装置的其他器件及功能与现有显示装置的器件及功能相同，在此不再赘述。
具体的，显示装置可以为双面显示装置、柔性显示装置、全面屏显示装置中任一种。所述柔性显示装置可以应用于弯曲的电子设备；所述双面显示装置可以应用于为使显示装置两侧的人员都能看到显示内容的装置；所述全面屏显示装置可以应用于全面屏手机或其他装置，在此不做限定。
本发明包括上述实施例的OLED像素结构的显示装置具体可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于所述显示装置的其他必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
在本发明各实施例中，所述OLED像素结构只描述了部分相关结构，其他结构与现有技术中的OLED像素结构的结构相同，在此不再赘述。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种OLED像素结构，包括多个阵列分布的像素单元，其特征在于，每个像素单元分别包括：
电源提供单元，藉由本级发光使能信号线而接收本级发光使能信号，并根据所述本级发光使能信号而为所述像素单元的发光二极管提供电源信号；
驱动信号写入单元，接收本级扫描信号，以在所述本级扫描信号的驱动下将驱动信号写入至所述像素单元；
驱动单元，连接所述驱动信号写入单元和所述电源提供单元，以写入保存所述驱动信号，并根据所述驱动信号，利用所述电源信号生成匹配所述驱动信号的驱动电流，从而利用所述驱动电流驱动所述发光二极管；
其中，所述驱动单元写入保存所述驱动信号的第一节点处的第一节点金属线或者与所述第一节点金属线连接的第一节点衍生线，与下一级像素单元的下一级发光使能信号线或者与所述下一级发光使能信号线连接的下一级发光使能信号衍生线的投影至少部分重叠，以形成误差补偿单元，从而藉由下一级发光使能信号而生成补偿信号，以消除所述驱动信号写入单元写入所述驱动信号的误差。
2.根据权利要求1所述的OLED像素结构，其特征在于，每个像素单元分别包括：
衬底；
图形化半导体层，位于所述衬底的一侧；
图形化第一金属层，位于所述图形化半导体层远离所述衬底的一侧，其中，所述图形化第一金属层包括发光使能信号线和扫描线；
图形化第二金属层，位于所述图形化第一金属层远离所述衬底的一侧；
图形化第三金属层，位于所述图形化第二金属层远离所述衬底的一侧，其中，所述图形化第三金属层包括所述第一节点金属线；
图形化第四金属层，位于所述图形化第三金属层远离所述衬底的一侧，其中，所述图形化第四金属层包括数据线和电源信号金属线；
其中，投影至少部分重叠的所述第一节点金属线或者所述第一节点衍生线与所述下一级发光使能信号线或者所述下一级发光使能信号衍生线之间的垂直距离小于所述第一节点金属线与所述下一级发光使能信号线之间的垂直距离。
3.根据权利要求2所述的OLED像素结构，其特征在于，所述图形化第二金属层进一步包括所述第一节点衍生线，其中，所述第一节点衍生线连接所述第一节点金属线，且所述第一节点衍生线与所述图形化第一金属层中的所述下一级发光使能信号线在所述衬底上的投影至少部分重叠，以形成作为本级像素单元的所述误差补偿单元的误差补偿电容。
4.根据权利要求2所述的OLED像素结构，其特征在于，在所述下一级发光使能信号线所对应的区域中，所述图形化第二金属层与所述图形化第三金属层之间的厚度小于其它区域中两者之间的厚度，且所述图形化第三金属层中的所述第一节点金属线在所述下一级发光使能信号线所对应区域中的部分，与所述下一级发光使能信号线在所述衬底上的投影部分重叠，以形成作为本级像素单元的所述误差补偿单元的误差补偿电容。
5.根据权利要求2所述的OLED像素结构，其特征在于，所述图形化第二金属层进一步包括所述下一级发光使能信号衍生线，其中，所述下一级发光使能信号衍生线与所述图形化第一金属层中的所述下一级发光使能信号线连接，且所述下一级发光使能信号衍生线与所述图形化第三金属层中的所述第一节点金属线在所述衬底上的投影至少部分重叠，以形成作为本级像素单元的所述误差补偿单元的误差补偿电容。
6.根据权利要求2所述的OLED像素结构，其特征在于，所述图形化第四金属层进一步包括所述下一级发光使能信号衍生线，其中，所述下一级发光使能信号衍生线与所述图形化第一金属层中的所述下一级发光使能信号线连接，且所述下一级发光使能信号衍生线与所述图形化第三金属层中的所述第一节点金属线在所述衬底上的投影至少部分重叠，以形成作为本级像素单元的所述误差补偿单元的误差补偿电容。
7.根据权利要求2所述的OLED像素结构，其特征在于，所述图形化第三金属层进一步包括所述下一级发光使能信号衍生线，且所述图形化第四金属层进一步包括所述第一节点衍生线，其中，所述下一级发光使能信号衍生线连接所述图形化第一金属层中的所述下一级发光使能信号线，而所述第一节点衍生线连接所述图形化第三金属层中的所述第一节点金属线，且所述第一节点衍生线与所述下一级发光使能信号衍生线在所述衬底上的投影至少部分重叠，以形成作为本级像素单元的所述误差补偿单元的误差补偿电容。
8.根据权利要求1所述的OLED像素结构，其特征在于，每个像素单元进一步包括：
初始化单元，接收初始化信号，并藉由参考信号金属线而接收参考信号，其中，所述初始化单元连接至所述第一节点金属线和所述发光二极管，以根据所述初始化信号而利用所述参考信号对所述第一节点和所述发光二极管进行初始化。
9.根据权利要求8所述的OLED像素结构，其特征在于，
所述电源提供单元包括：
第一晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第一晶体管的所述控制端连接本级发光使能信号线以接收本级发光使能信号，所述第一通路端连接至本级电源信号金属线以接收电源信号，所述第二通路端连接至所述驱动单元，其中，所述第一晶体管的所述第二通路端与所述驱动单元之间的连接点定义为第二节点；
第二晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第二晶体管的所述控制端连接本级发光使能信号线以接收本级发光使能信号，所述第一通路端连接至所述驱动单元，而所述第二通路端连接至所述发光二极管，其中，所述第二晶体管的所述第一通路端与所述驱动单元之间的连接点定义为第三节点；
优选地，所述驱动信号写入单元包括：
第三晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第三晶体管的所述控制端连接本级扫描信号线以接收本级扫描信号，所述第一通路端连接至驱动信号线以接收驱动信号，所述第二通路端连接至所述第三节点；
第四晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第四晶体管的所述控制端连接本级扫描信号线以接收本级扫描信号，所述第一通路端连接至所述第二节点，所述第二通路端连接至所述第一节点；
优选地，所述驱动单元包括：
第五晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第五晶体管的所述控制端连接所述第一节点，所述第一通路端连接至所述第二节点，所述第二通路端连接至所述第三节点；
优选地，所述误差补偿单元包括：
误差补偿电容，其包括第一通路端和第二通路端，其中，所述第一电容的所述第一通路端连接至所述第一节点，第二通路端连接至下一级发光使能信号线以接收下一级发光使能信号；
优选地，所述初始化单元包括：
第六晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第七晶体管的所述控制端连接初始化信号线以接收初始化信号，所述第一通路端连接至所述第一节点，所述第二通路端连接至参考信号线以接收所述参考信号；
第七晶体管，其包括控制端、第一通路端和第二通路端，其中，所述第八晶体管的所述控制端连接初始化信号线以接收初始化信号，所述第一通路端连接至所述第四节点，所述第二通路端连接至参考信号线以接收所述参考信号。
10.一种显示装置，其特征在于，包括如上述权利要求1～9所述的任意一项的OLED像素结构。
CN201910816717.6A 2019-08-30 2019-08-30 Oled像素结构及显示装置 Pending CN110534059A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910816717.6A CN110534059A (zh) 2019-08-30 2019-08-30 Oled像素结构及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910816717.6A CN110534059A (zh) 2019-08-30 2019-08-30 Oled像素结构及显示装置

Publications (1)

Publication Number Publication Date
CN110534059A true CN110534059A (zh) 2019-12-03

Family

ID=68665774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910816717.6A Pending CN110534059A (zh) 2019-08-30 2019-08-30 Oled像素结构及显示装置

Country Status (1)

Country Link
CN (1) CN110534059A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130002115A (ko) * 2011-06-28 2013-01-07 엘지디스플레이 주식회사 유기전계발광 표시장치의 구동회로 및 구동방법
CN105679236A (zh) * 2016-04-06 2016-06-15 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN107799532A (zh) * 2016-09-01 2018-03-13 群创光电股份有限公司 显示装置
TW201818379A (zh) * 2016-11-14 2018-05-16 創王光電股份有限公司 像素電路及包含該像素電路之電致發光顯示器
CN109360529A (zh) * 2018-11-30 2019-02-19 昆山国显光电有限公司 像素电路及显示装置
CN109637454A (zh) * 2018-12-29 2019-04-16 深圳市华星光电半导体显示技术有限公司 发光二极管像素电路及显示面板
CN110136650A (zh) * 2019-05-29 2019-08-16 京东方科技集团股份有限公司 像素电路、其驱动方法、阵列基板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130002115A (ko) * 2011-06-28 2013-01-07 엘지디스플레이 주식회사 유기전계발광 표시장치의 구동회로 및 구동방법
CN105679236A (zh) * 2016-04-06 2016-06-15 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN107799532A (zh) * 2016-09-01 2018-03-13 群创光电股份有限公司 显示装置
TW201818379A (zh) * 2016-11-14 2018-05-16 創王光電股份有限公司 像素電路及包含該像素電路之電致發光顯示器
CN109360529A (zh) * 2018-11-30 2019-02-19 昆山国显光电有限公司 像素电路及显示装置
CN109637454A (zh) * 2018-12-29 2019-04-16 深圳市华星光电半导体显示技术有限公司 发光二极管像素电路及显示面板
CN110136650A (zh) * 2019-05-29 2019-08-16 京东方科技集团股份有限公司 像素电路、其驱动方法、阵列基板及显示装置

Similar Documents

Publication Publication Date Title
US10984721B2 (en) Pixel and display device including the same
US20220309997A1 (en) Display Panel and Driving Method Thereof, and Display Device
US11817047B2 (en) Display panel and display device
US10930728B2 (en) Organic light-emitting diode display and method of manufacturing the same
US11263960B2 (en) Display panel, driving method and display device
WO2020146978A1 (zh) 像素电路、显示面板及像素电路的驱动方法
JP4489736B2 (ja) 有機電界発光表示装置
US20240087514A1 (en) Pixel Circuit and Driving Method Therefor, Array Substrate, and Display Device
US10650748B2 (en) Display device having gate bridges connecting scan gate lines to pixels and method for driving the same
CN102903326B (zh) 显示装置以及电子设备
US20230230540A1 (en) Display panel and display device
US20210057458A1 (en) Display device and method of manufacturing the same
CN113571009A (zh) 发光器件驱动电路、背光模组以及显示面板
US11677058B2 (en) Display device
US20200193917A1 (en) Display device
US11538379B2 (en) Foldable display panel and driving method thereof, display device and electronic apparatus
US20120013590A1 (en) Organic electroluminescent display device, method of manufacturing organic electroluminescent display device, and electronic apparatus
WO2023103038A1 (zh) 像素电路及显示面板
CN114093319A (zh) 像素补偿电路、像素驱动方法及显示装置
CN114093320A (zh) 像素电路、像素驱动方法及显示装置
WO2021082756A1 (zh) 电子基板及其驱动方法、显示装置
CN110534062A (zh) Oled像素驱动电路、控制方法及显示装置
CN110491343A (zh) Oled像素结构及显示装置
CN110534059A (zh) Oled像素结构及显示装置
US11670239B2 (en) Gate driving circuit and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203