CN110519174A - 一种面向高阶路由器芯片的高效并行管理方法及架构 - Google Patents

一种面向高阶路由器芯片的高效并行管理方法及架构 Download PDF

Info

Publication number
CN110519174A
CN110519174A CN201910869890.2A CN201910869890A CN110519174A CN 110519174 A CN110519174 A CN 110519174A CN 201910869890 A CN201910869890 A CN 201910869890A CN 110519174 A CN110519174 A CN 110519174A
Authority
CN
China
Prior art keywords
management
group
unit
port
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910869890.2A
Other languages
English (en)
Other versions
CN110519174B (zh
Inventor
施得君
姚玉良
黄国华
崔晓阳
祝亚斌
胡舒凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201910869890.2A priority Critical patent/CN110519174B/zh
Publication of CN110519174A publication Critical patent/CN110519174A/zh
Application granted granted Critical
Publication of CN110519174B publication Critical patent/CN110519174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种面向高阶路由器芯片的高效并行管理方法及架构，包括：将路由器的端口分为多个组别；管理请求下发时，由总管部件将管理请求并行推送至各个组别，然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口；管理应答返回时，由各个组别按端口顺序收集其组别内各个端口的管理应答，然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。本发明能够硬件实现同时对多个端口维护管理，能够节省大量交互时间，有效提高片上维护管理效率。

Description

一种面向高阶路由器芯片的高效并行管理方法及架构
技术领域
本发明涉及计算机体系结构领域，尤其涉及一种面向高阶路由器芯片的高效并行管理方法及架构。
背景技术
在高性能计算系统的互连网络中，高阶路由器是互连网络的重要组成。目前，路由器芯片的片上管理结构主要完成芯片内部状态收集统计、自测试管理和寄存器访问。其中寄存器为芯片软硬件的接口，是软件初始化芯片，使硬件正常工作的重要接口。另外软件也通过访问寄存器获取芯片的工作状态、统计信息和自测试结果等重要的芯片信息，为芯片诊断、故障容错提供依据。
传统的串行架构只能依次顺序访问各端口信息，而高阶路由器端口较多，这种方式极大地影响路由器维护和管理的性能。
发明内容
本发明要解决的技术问题是针对上述现有技术的不足，提供一种能够同时实现多个端口维护管理，能够节省大量交互时间，有效提高片上维护管理效率的面向高阶路由器芯片的高效并行管理方法及架构。
为了实现上述目的，本发明采用的技术方案为：
一种面向高阶路由器芯片的高效并行管理方法，包括：
将路由器的端口分为多个组别；
管理请求下发时，由总管部件将管理请求并行推送至各个组别，然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口；
管理应答返回时，由各个组别按端口顺序收集其组别内各个端口的管理应答，然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。
进一步地，当组别的串推逻辑量大于预设阈值时，利用寄存器组进行至少一个节拍的延迟，实现多拍串推。
进一步地，所述端口顺序根据管理请求的类型以及端口所处的物理布局位置每延时一预设节拍形成，所述组别顺序根据管理请求的类型以及组别所处的物理布局位置每延时一预设节拍形成。
一种面向高阶路由器芯片的高效并行管理架构，包括：
总控管理单元、多个并行的分组管理单元以及多个串推逻辑单元；多个所述分组管理单元分组别管理多个所述串推逻辑单元，每个所述分组管理单元的组别内的所述串推逻辑单元之间级联连接，所述串推逻辑单元的数量与路由器端口的数量一致；
所述总控管理单元用于将管理请求并行推送至各个所述分组管理单元，并按序接收各个所述分组管理单元返回的管理应答；
所述分组管理单元用于接收所述总控管理单元的管理请求，将管理请求按序推送至其组别内的各个所述串推逻辑单元，并按序接收各个所述串推逻辑单元返回的管理应答，待收齐管理应答后返回所述总控管理单元；
所述串推逻辑单元用于接收所述分组管理单元的管理请求，将管理请求由管理时钟域转换为内核时钟域，送至路由器端口的寄存器访问单元，并将寄存器访问单元返回的管理应答由内核时钟域转换为管理时钟域，返回至所述分组管理单元。
进一步地，所述分组管理单元的组别内的所述串推逻辑单元之间级联有寄存器组。
进一步地，根据管理请求的类型和所述串推逻辑单元所处位置确定所述串推逻辑单元接收管理请求和返回管理应答的顺序；根据管理请求的类型和所述分组管理单元所处位置确定所述分组管理单元返回管理应答的顺序；所述串推逻辑单元所处位置取决于其对应路由器端口所处位置，所述分组管理单元所处位置取决于其组别内所述串推逻辑单元所处位置。
采用上述技术方案后，本发明的有益效果是：能够实现对高阶路由器的并行高效管理，可硬件实现同时针对所有高阶路由器端口的维护管理，极大提升了管理效率，板上维护和管理软件的性能得到显著提升。
附图说明
为了更清楚地说明本发明实施例或现有技术的技术方案，附图如下：
图1为本发明实施例2提供的一种面向高阶路由器芯片的高效并行管理架构示意图；
图2为本发明实施例2提供的一具体实施方式下面向高阶路由器芯片的高效并行管理架构示意图。
具体实施方式
以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
实施例1
如图1所示，本实施例提供一种面向高阶路由器芯片的高效并行管理方法，包括：
将路由器的端口分为多个组别；优选每个组别分管相同数量的路由器的端口；组别个数不作限制；
管理请求下发时，由总管部件将管理请求并行推送至各个组别，然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口，所谓串推的方式，即为沿着一预设链路，将数据一级一级的推送过去；需要强调的是，各个组别因为相对独立，能够同时进行管理请求的串推，将管理请求高效率的推送至各个端口；
管理应答返回时，由各个组别按端口顺序收集其组别内各个端口的管理应答，然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。
由于高阶路由器所有端口的寄存器偏移地址相同，因此将管理请求分组并行推送到各个端口即可完成对所有端口寄存器的并行访问，本方案才得以较好地实现，此外，为了避免多个端口同时“读”或者同时“写 ”时因数据不同，导致端口的数据发生冲突，本实施例中设置管理请求和管理应答过程中按端口顺序和按组别顺序有序的收发数据。
综上，通过设置组别，由总管部件将管理请求并行推送至各个组别，各个组别同时执行其职能，将管理请求按序下发各个端口，实现了高阶路器端口的并行高效管理，能够硬件实现同时针对所有端口的维护管理，极大提升了管理效率，板上维护和管理软件的性能得到显著提升。
若同一组别内待串推的逻辑量过大，会导致无法在该节拍内完成串推，进而出现时序违例，导致数据传输错误；因此，进一步地，设置当组别的串推逻辑量大于预设阈值时，利用寄存器组进行至少一个节拍的延迟，实现多拍串推。寄存器组内包括多个寄存器，能够实现“打一拍”的效果，帮助降低数据交互过程中的时序要求。
管理请求下发和管理应答返回过程中的主时钟为低频时钟。有利于较好的满足时序要求。
所述端口顺序根据管理请求的类型以及端口所处的物理布局位置每延时一预设节拍形成，所述组别顺序根据管理请求的类型以及组别所处的物理布局位置每延时一预设节拍形成。其中，预设节拍的节拍数可由实际端口数量和交互需求来决定。
具体地，管理请求的类型包括：管理“读”和管理“写”，管理“读”又进一步可分为一个端口，一行端口，一列端口以及所有端口的管理“读”，管理“写”同理，并且对多个端口的管理请求的类型又可分为多个端口“写”相同数据和多个端口分别“写”不同数据。
对于一行端口进行管理“读”，端口顺序为该行内端口的物理布局顺序，即本行的第几个端口，对于一列端口进行管理“读”，端口顺序为该列内端口的物理布局顺序，即本列的第几个端口，对于所有端口“读”，端口顺序可能先行后列，也可能先列后行，这是由具体实施决定的。管理“写”则同理。
有利于有序的数据交互，降低数据传输错误率。
实施例2
本实施例提供一种面向高阶路由器芯片的高效并行管理架构，如图1所示，包括：
总控管理单元、多个并行的分组管理单元以及多个串推逻辑单元；多个所述分组管理单元分组别管理多个所述串推逻辑单元，即多个所述串推逻辑单元分成若干组，由相应的所述分组管理单元管理，每个所述分组管理单元的组别内的所述串推逻辑单元之间级联连接，所述串推逻辑单元的数量与路由器端口的数量一致；
所述总控管理单元用于将管理请求并行推送至各个所述分组管理单元，并按序接收各个所述分组管理单元返回的管理应答；
所述分组管理单元用于接收所述总控管理单元的管理请求，将管理请求按序推送至其组别内的各个所述串推逻辑单元，并按序接收各个所述串推逻辑单元返回的管理应答，然后再集中管理应答返回所述总控管理单元；
所述串推逻辑单元用于完成管理时钟域与端口内核时钟域的交接转换，具体地，用于接收所述分组管理单元的管理请求，将管理请求由管理时钟域转换为内核时钟域，送至路由器端口的寄存器访问单元，并在管理应答过程中，将寄存器访问单元返回的管理应答由内核时钟域转换为管理时钟域，返回至所述分组管理单元。需要注意的是，一个独立完整的并行管理架构中仅有一个总控管理单元。
进一步地，所述分组管理单元的组别内的所述串推逻辑单元之间级联有寄存器组，寄存器组设置位置和数量取决于实际的串推逻辑单元数量。用于实现分节拍串推，帮助降低数据交互过程中的时序要求，提高数据传输准确率。
具体地，根据管理请求的类型和所述串推逻辑单元所处位置确定所述串推逻辑单元接收管理请求和返回管理应答的顺序；根据管理请求的类型和所述分组管理单元所处位置确定所述分组管理单元返回管理应答的顺序；所述串推逻辑单元所处位置取决于其对应路由器端口所处位置，所述分组管理单元所处位置取决于其组别内所述串推逻辑单元所处位置。
总控管理单元、多个并行的分组管理单元以及多个串推逻辑单元之间的管理数据通路所应用的主时钟为低频时钟，有利于较好的满足时序要求。
一具体实施方式下，针对32端口的阵列式层次高阶路由器的进行管理，路由器各个端口的偏移地址为16位，32端口高阶路由器端口的物理布局为4行8列的结构。根据物理布局，将端口按行分为4组，每组8个端口，故而需设置4个分组管理单元，每个分组管理单元管理有8个串推逻辑单元，分别完成分组中8个端口的管理。管理请求中的地址为24位，其中低16位为端口偏移地址，总控管理单元根据地址高8位译码选择有效的分组管理单元，分组管理单元根据地址高8位选择有效的串推逻辑单元。8个串推逻辑单元之间优选设置一寄存器组，将8个串推逻辑单元分为前四个和后四个，前四个在一个流水线节拍内完成数据交互，后四个在下一个流水线节拍内完成数据交互。具体如图2所示。
综上，从底层逻辑上各个端口是串行顺序访问的，但从管理请求粒度上，各个端口是并行访问的，能够同时对多个端口“读”，亦能够同时对多个端口“写”相同数据或“写”不同数据，在硬件上节省了大量译码时间，在软件上节省了大量交互时间，有效提高维护管理效率。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (6)

1.一种面向高阶路由器芯片的高效并行管理方法，其特征在于，包括：
将路由器的端口分为多个组别；
管理请求下发时，由总管部件将管理请求并行推送至各个组别，然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口；
管理应答返回时，由各个组别按端口顺序收集其组别内各个端口的管理应答，然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。
2.根据权利要求1所述的一种面向高阶路由器芯片的高效并行管理方法，其特征在于，当组别的串推逻辑量大于预设阈值时，利用寄存器组进行至少一个节拍的延迟，实现多拍串推。
3.根据权利要求1所述的一种面向高阶路由器芯片的高效并行管理方法，其特征在于，所述端口顺序根据管理请求的类型以及端口所处的物理布局位置每延时一预设节拍形成，所述组别顺序根据管理请求的类型以及组别所处的物理布局位置每延时一预设节拍形成。
4.一种面向高阶路由器芯片的高效并行管理架构，其特征在于，包括：
总控管理单元、多个并行的分组管理单元以及多个串推逻辑单元；多个所述分组管理单元分组别管理多个所述串推逻辑单元，每个所述分组管理单元的组别内的所述串推逻辑单元之间级联连接，所述串推逻辑单元的数量与路由器端口的数量一致；
所述总控管理单元用于将管理请求并行推送至各个所述分组管理单元，并按序接收各个所述分组管理单元返回的管理应答；
所述分组管理单元用于接收所述总控管理单元的管理请求，将管理请求按序推送至其组别内的各个所述串推逻辑单元，并按序接收各个所述串推逻辑单元返回的管理应答，待收齐管理应答后返回所述总控管理单元；
所述串推逻辑单元用于接收所述分组管理单元的管理请求，将管理请求由管理时钟域转换为内核时钟域，送至路由器端口的寄存器访问单元，并将寄存器访问单元返回的管理应答由内核时钟域转换为管理时钟域，返回至所述分组管理单元。
5.根据权利要求4所述的一种面向高阶路由器芯片的高效并行管理架构，其特征在于，所述分组管理单元的组别内的所述串推逻辑单元之间级联有寄存器组。
6.根据权利要求4所述的一种面向高阶路由器芯片的高效并行管理架构，其特征在于，根据管理请求的类型和所述串推逻辑单元所处位置确定所述串推逻辑单元接收管理请求和返回管理应答的顺序；根据管理请求的类型和所述分组管理单元所处位置确定所述分组管理单元返回管理应答的顺序；所述串推逻辑单元所处位置取决于其对应路由器端口所处位置，所述分组管理单元所处位置取决于其组别内所述串推逻辑单元所处位置。
CN201910869890.2A 2019-09-16 2019-09-16 一种面向高阶路由器芯片的高效并行管理方法及架构 Active CN110519174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910869890.2A CN110519174B (zh) 2019-09-16 2019-09-16 一种面向高阶路由器芯片的高效并行管理方法及架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910869890.2A CN110519174B (zh) 2019-09-16 2019-09-16 一种面向高阶路由器芯片的高效并行管理方法及架构

Publications (2)

Publication Number Publication Date
CN110519174A true CN110519174A (zh) 2019-11-29
CN110519174B CN110519174B (zh) 2021-10-29

Family

ID=68630937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910869890.2A Active CN110519174B (zh) 2019-09-16 2019-09-16 一种面向高阶路由器芯片的高效并行管理方法及架构

Country Status (1)

Country Link
CN (1) CN110519174B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111597141A (zh) * 2020-05-13 2020-08-28 中国人民解放军国防科技大学 一种面向超高阶互连芯片的分级交换结构及死锁避免方法
CN113572687A (zh) * 2021-07-22 2021-10-29 无锡江南计算技术研究所 一种基于事件驱动机制的高阶路由器自适应并行启动方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507285A (zh) * 2002-12-06 2004-06-23 中国科学院计算技术研究所 用fpga器件实现机群交换网络路由芯片的方法
US20050078601A1 (en) * 2003-10-14 2005-04-14 Broadcom Corporation Hash and route hardware with parallel routing scheme
CN101350779A (zh) * 2008-08-26 2009-01-21 北京大学深圳研究生院 基于自路由集线器的电路式分组交换方法
CN102185751A (zh) * 2010-12-13 2011-09-14 中国人民解放军国防科学技术大学 一种基于快速通道技术的单周期片上路由器
CN102986179A (zh) * 2010-06-08 2013-03-20 博科通讯系统有限公司 用于处理和/或转发包的方法和设备
CN103678202A (zh) * 2013-11-26 2014-03-26 北京时代民芯科技有限公司 一种多核处理器的dma控制器
CN104486133A (zh) * 2014-12-26 2015-04-01 大唐移动通信设备有限公司 网元代理管理的方法及系统
WO2017132268A1 (en) * 2016-01-27 2017-08-03 Oracle International Corporation System and method for supporting router sma abstractions for smp connectivity checks across virtual router ports in a high performance computing environment
CN108390831A (zh) * 2018-01-23 2018-08-10 中国人民解放军国防科技大学 一种高阶路由器输入端口缓冲优化结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507285A (zh) * 2002-12-06 2004-06-23 中国科学院计算技术研究所 用fpga器件实现机群交换网络路由芯片的方法
US20050078601A1 (en) * 2003-10-14 2005-04-14 Broadcom Corporation Hash and route hardware with parallel routing scheme
CN101350779A (zh) * 2008-08-26 2009-01-21 北京大学深圳研究生院 基于自路由集线器的电路式分组交换方法
CN102986179A (zh) * 2010-06-08 2013-03-20 博科通讯系统有限公司 用于处理和/或转发包的方法和设备
CN102185751A (zh) * 2010-12-13 2011-09-14 中国人民解放军国防科学技术大学 一种基于快速通道技术的单周期片上路由器
CN103678202A (zh) * 2013-11-26 2014-03-26 北京时代民芯科技有限公司 一种多核处理器的dma控制器
CN104486133A (zh) * 2014-12-26 2015-04-01 大唐移动通信设备有限公司 网元代理管理的方法及系统
WO2017132268A1 (en) * 2016-01-27 2017-08-03 Oracle International Corporation System and method for supporting router sma abstractions for smp connectivity checks across virtual router ports in a high performance computing environment
CN108390831A (zh) * 2018-01-23 2018-08-10 中国人民解放军国防科技大学 一种高阶路由器输入端口缓冲优化结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111597141A (zh) * 2020-05-13 2020-08-28 中国人民解放军国防科技大学 一种面向超高阶互连芯片的分级交换结构及死锁避免方法
CN111597141B (zh) * 2020-05-13 2022-02-08 中国人民解放军国防科技大学 一种面向超高阶互连芯片的分级交换结构及死锁避免方法
CN113572687A (zh) * 2021-07-22 2021-10-29 无锡江南计算技术研究所 一种基于事件驱动机制的高阶路由器自适应并行启动方法

Also Published As

Publication number Publication date
CN110519174B (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
CN101841420B (zh) 面向片上网络的低延迟路由器结构
CN107590085B (zh) 一种具有多级缓存的动态可重构阵列数据通路及其控制方法
CN105740168B (zh) 一种容错目录高速缓存控制器
CN104809075A (zh) 一种存取实时并行处理的固态记录装置及方法
CN105468298B (zh) 一种基于日志结构合并树的键值存储方法
CN101866318B (zh) 一种高速缓存替换策略的管理系统及方法
CN110519174A (zh) 一种面向高阶路由器芯片的高效并行管理方法及架构
CN103246625B (zh) 一种数据与地址共用引脚自适应调整访存粒度的方法
CN101135993A (zh) 一种嵌入式系统芯片及数据读写处理方法
US20180173436A1 (en) Performing multiple write operations to a memory using a pending write queue/cache
CN104834608A (zh) 一种异构内存环境下的缓存替换方法
CN104298628A (zh) 一种用于并发访问的数据存储器仲裁电路及仲裁方法
CN106294239A (zh) 一种外围总线apb总线桥
CN100546191C (zh) 一种大容量无刷新的高速统计计数器
CN1328659C (zh) 具有共享存储器的改进结构
CN109684237A (zh) 基于多核处理器的数据访问方法和装置
CN103761072B (zh) 一种粗粒度可重构层次化的阵列寄存器文件结构
CN110347613A (zh) 多租户固态盘中实现raid的方法、控制器及多租户固态盘
CN104679681A (zh) Ahb总线访问片上sram的高速桥装置及其工作方法
CN107391422A (zh) 多路异步串行通讯数据访问系统及方法
JP2502920B2 (ja) Ａｔｍスイッチにおける調停機構
CN116627857A (zh) 一种处理器核外缓存模型及模拟方法
CN110321300A (zh) 一种信号处理数据高速记录与回放模块的实现方法
CN108537719B (zh) 一种提高通用图形处理器性能的系统及方法
CN105912278A (zh) 基于融合架构用于8路服务器的存储模块架构系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant