CN110504948A - 信号处理方法及等间隔分数时延滤波器 - Google Patents
信号处理方法及等间隔分数时延滤波器 Download PDFInfo
- Publication number
- CN110504948A CN110504948A CN201910764079.8A CN201910764079A CN110504948A CN 110504948 A CN110504948 A CN 110504948A CN 201910764079 A CN201910764079 A CN 201910764079A CN 110504948 A CN110504948 A CN 110504948A
- Authority
- CN
- China
- Prior art keywords
- time delay
- equal intervals
- fractional time
- delay filter
- fractional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0009—Time-delay networks
- H03H17/0018—Realizing a fractional delay
Landscapes
- Complex Calculations (AREA)
Abstract
本发明适用于数字信号处理技术领域,提供了一种信号处理方法及等间隔分数时延滤波器,该方法包括:根据预设时延量,计算多组等间隔分数时延滤波器系数;根据计算得到的多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;将获取的待处理信号通过等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号,从而可以实现对信号进行可变时延的滤波处理,解决了现有技术中数字分数时延滤波器无法满足可变时延的应用需求的问题。
Description
技术领域
本发明属于数字信号处理技术领域,尤其涉及一种信号处理方法及等间隔分数时延滤波器。
背景技术
数字信号精确时延技术广泛应用在阵列信号处理、语音信号处理、声源定位和通信等领域,特别是在宽带雷达和声纳工程中,相控技术在波束扫描时存在有限带宽问题。在大带宽波束扫描时,带内不同频率成分的波束指向不同,同时孔径渡越时间会引起回波信号的畸变,有效的解决方法是采用延时方式代替相位方式进行波束形成。
目前设计的数字分数时延滤波器可以采用延时方式进行波束形成,通常数字分数时延滤波器的设计可以采用最小均方误差设计方法、约束带宽的最小均方误差设计方法、加窗设计方法以及最大平坦准则逼近法。然而数字分数时延滤波器存在相同的局限性,即给定长度和分数时延,且滤波器系数为一组固定值,基于该组滤波器系数,仅能适用于固定时延量的应用需求。在医学辅助诊断、语音信号处理以及声源定位等应用领域,往往需要对信号进行可变时延滤波处理,以得到预期处理效果和性能。在雷达和声纳等阵列信号处理中,波束方向变化对各通道的时延需求也是变化的,因此现有数字分数时延滤波器无法满足可变时延的应用需求。
发明内容
有鉴于此,本发明实施例提供了一种信号处理方法及等间隔分数时延滤波器,以解决现有技术中数字分数时延滤波器无法满足可变时延的应用需求的问题。
本发明实施例的第一方面提供了一种信号处理方法,包括:
根据预设时延量,计算多组等间隔分数时延滤波器系数;
根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;
获取待处理信号;
将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号。
在一实施例中,所述预设时延量包括所述等间隔分数时延滤波器组的固有时延、取样时延和分数时延。
在一实施例中,所述根据预设时延量,计算多组等间隔分数时延滤波器系数,包括:
根据增采样的增益插值系数,确定等间隔分数时延滤波器的组数;
根据所述预设时延量、采样周期以及所述增益插值系数,确定所述组数的等间隔分数时延滤波器系数。
在一实施例中,所述确定所述组数的等间隔分数时延滤波器系数,包括:
根据确定所述组数的等间隔分数时延滤波器系数;
其中,所述τ表示所述预设时延量,所述Dint表示所述等间隔分数时延滤波器组的固有时延,所述T表示所述采样周期,所述dm表示确定的等间隔分数时延滤波器系数,所述m表示确定的等间隔分数时延滤波器的组数,所述L表示所述增益插值系数。
在一实施例中,在所述计算多组等间隔分数时延滤波器系数之后,还包括:
对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
所述根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组,包括:
根据线性插值处理后的多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组。
在一实施例中,所述对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数,包括:
根据hd(n)=[hl(n)Δl+1+hl+1(n)Δl]对第l个和第l+1个等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
其中,所述hd(n)表示所述线性插值处理后的多组等间隔分数时延滤波器系数;所述hl(n)表示第l个等间隔分数时延滤波器系数,所述Δl+1表示第l+1个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值,所述hl+1(n)表示第l+1个等间隔分数时延滤波器系数,所述Δl表示第l个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值。
在一实施例中,所述获得滤波后的输出信号,包括:
根据xd(n)=x(n)*hd(n)获得滤波后的输出信号;
其中,所述xd(n)表示所述输出信号,所述x(n)表示所述待处理信号。
本发明实施例的第二方面提供了一种信号处理装置,包括:
计算模块,用于根据预设时延量,计算多组等间隔分数时延滤波器系数;
调节模块,用于根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;
获取模块,用于获取待处理信号;
滤波处理模块,用于将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号。
本发明实施例的第三方面提供了一种终端设备,包括:存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如上述信号处理方法所述的步骤。
本发明实施例的第四方面提供了一种计算机可读存储介质,包括:所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如上述信号处理方法所述的步骤。
本发明实施例与现有技术相比存在的有益效果是:通过根据预设时延量,计算多组等间隔分数时延滤波器系数;根据计算得到的多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;将获取的待处理信号通过等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号,从而可以实现对信号进行可变时延的滤波处理,解决了现有技术中数字分数时延滤波器无法满足可变时延的应用需求的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的信号处理方法的实现流程示意图;
图2是本发明实施例提供的理想的等间隔分数时延滤波器对信号进行滤波的方法的示意图;
图3是本发明实施例提供的基于线性插值的输出信号时延与理论时延误差的示意图;
图4是本发明实施例提供的信号处理装置的示例图;
图5是本发明实施例提供的等间隔分数时延滤波器的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1为本发明实施例提供的一种信号处理方法的实现流程示意图,详述如下。
步骤101,根据预设时延量,计算多组等间隔分数时延滤波器系数。
现有技术中的滤波器一般为给定长度和分数时延,滤波器系数为一组固定值。基于固定值的滤波器系数,仅能适用于固定时延量的应用需求。然而在医学辅助诊断、语音信号处理、声源定位等应用领域,往往需要对信号进行可变时延滤波处理,以得到预期处理效果和性能。同样,在雷达和声纳等阵列信号处理中,波束方向变化对各通道的时延需求也是变化的。因此本实施对可变时延进行分析。
理想的等间隔分数时延滤波器的基础是多采样率信号处理理论,如图2所示,待处理信号x(n)经过L倍增采样和重构滤波器(增益为L,截止频率为π/L),得到采样周期为T1=T/L的重构信号:
其中,x1(n)表示上述重构信号,x(k)表示第k个待处理信号,n表示待处理信号的个数,k表示当前待处理信号的标号,L表示增益差值系数,T表示原采用周期。
x1(n)通过m点延迟取样的输出为x2(n),即
进一步,x2(n)通过抗混叠滤波和L倍采样率压缩,得到xd(n)=x2(nL),即
其中,hd,m(n)定义为时延量为d=mT/L分数时延滤波器,延迟输出xd(n)与x(n)之间的时延量为mT/L。分析可知,通过变采样和滤波处理,图2实现的时延量精度为原采样周期的1/L。
利用线性时不变系统的结合律,将图2中的重构滤波器、理想时延滤波和抗混叠滤波器级联为单位冲击响应为hm(n)的系统,得到理想等间隔分数时延滤波器
hm(n)=sinc(n-m/L)T 0≤m≤L-1;
hm(n)是理想数字分数时延滤波器在d=m/L时的特殊形式。上式中hm(n)为无限长非因果滤波器,因此需按照约束带宽的最小均方误差或者加窗法等原则设计近似有限长度因果系统。不失一般性,以约束带宽的最小均方误差设计方法为例,将d=m/L代入式中,得
hα,m(n)=αsinc[α(n-Dint-m/L)T];
其中,n∈[M,N+M],m∈[0,L-1]。M为取样延迟,不影响分析前提下,可取M=0,即n∈[0,N],则滤波器群时延Dint=N/2,N表示阶数,α表示带宽系数,D表示数字分数时延。分析可知,等间隔分数时延滤波器为sinc函数时延d=m/L的离散采样。
可选的,在设计等间隔时延滤波算法时,提前计算出L组滤波器系数存储于缓存中。按照所需时延量,一般近似选取等间隔分数时延滤波器组,对信号进行滤波运算。
可选的,所述预设时延量可以包括所述等间隔分数时延滤波器组的固有时延、取样时延和分数时延。
可选的,本步骤中根据预设时延量,计算多组等间隔分数时延滤波器系数,可以包括:根据增采样的增益插值系数,确定等间隔分数时延滤波器的组数;根据所述预设时延量、采样周期以及所述增益插值系数,确定所述组数的等间隔分数时延滤波器系数。
可选的,根据确定所述组数的等间隔分数时延滤波器系数;
其中,所述τ表示所述预设时延量,所述Dint表示所述等间隔分数时延滤波器组的固有时延,所述T表示所述采样周期,所述dm表示确定的等间隔分数时延滤波器系数,所述m表示确定的等间隔分数时延滤波器的组数,所述L表示所述增益插值系数。
例如,设系统采样频率为100KHz,直接延迟取样的时延精度为10μs。取带宽系数α=1,阶数N=20,插值系数L=10,即设计m={0,1,2…L-1}共10组滤波器系数,对应预设时延量分别为τ=DintT+dm,其中分数时延量,即10个滤波器组的时延量即滤波器的系数可以分别为dm=[0μs,1μs,2μs,3μs,…,9μs]。
例如,取所需时延为τ=138.7μs,可将其分解为:
1)滤波器的固有时延DintT=100μs;
2)3点延迟取样,即M=3实现30μs时延;
3)剩余8.7μs即所需分数时延,近似选取m=9的滤波器组,取dm=9μs的分数时延。
因此,可以将所需的时延分级为滤波器群时延、取样时延和分数时延。在取样时延基础上,近似选择等间隔分数时延滤波器,实现信号分数时延。
可选的,通过插值选抽处理,等间隔时延滤波器实质是将时延量[0,T]等分为L个相等间隔的格点,其能够实现的最大时延精度为±dm/2。在高分辨率波束、精确时延估计等应用场合,需更精确的时延控制。为此,本实施例可以对分数时延滤波器系数进行线性插值运算,以提高时延精度的方法。
可选的,在本步骤计算出多组等间隔分数时延滤波器系数之后,还可以包括:对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数。
可选的,设预设时延量τ分解为整数时延即等间隔分数时延滤波器组的固有时延Dint和分数时延为d,由于Dint不影响时延精度,故此处集中分析d作用的信号输出xd(n)。滤波器的序号取整数l=fix(d)∈{0,1,2,…,L-1};
待处理信号经过第l个和l+1个等间隔分数时延滤波器滤波处理后的输出为
结合物理意义,xd(n)必然位于xl(n)和xl+1(n)之间,可利用线性插值式近似表示
xd(n)≈xl(n)+[xl+1(n)-xl(n)]Δl;
其中,Δl=d-l即d中小数部分。直接应用式xd(n)≈xl(n)+[xl+1(n)-xl(n)]Δl计算分数时延输出,需两组卷积运算,为降低运算量,将式xd(n)≈xl(n)+[xl+1(n)-xl(n)]Δl带入式中,得到
则卷积运算的后项即线性插值处理后的多组等间隔分数时延滤波器的系数为hd(n)=[hl(n)Δl+1+hl+1(n)Δl]。
可选的,根据hd(n)=[hl(n)Δl+1+hl+1(n)Δl]对第l个和第l+1个等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
其中,所述hd(n)表示所述线性插值处理后的多组等间隔分数时延滤波器系数;所述hl(n)表示第l个等间隔分数时延滤波器系数,所述Δl+1表示第l+1个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值,所述hl+1(n)表示第l+1个等间隔分数时延滤波器系数,所述Δl表示第l个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值。
步骤102,根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组。
可选的,根据线性插值处理后的多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组。
步骤103,获取待处理信号。
步骤104,将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号。
可选的,本步骤可以包括:根据xd(n)=x(n)*hd(n)获得滤波后的输出信号;
其中,所述xd(n)表示所述输出信号,所述x(n)表示所述待处理信号。
根据上述实施例提供的信号处理方法,进行仿真验证,设系统采样频率为100KHz,线性调频待处理信号x(n)持续时间5ms,中心频率为11KHz,带宽8KHz。
取插值系数L=10,构建10组等间隔分数时延滤波器。取带宽系数α=1,滤波器阶数N=20。带入式hα,m(n)=αsinc[α(n-Dint-m/L)T]中,得到10组时延间隔为1μs滤波器。
待处理信号x(n)通过10组等间隔分数时延滤波器,得到10路时延输出信号x(n-Dint-d),其中d={0.0,0.1,…,0.9}。
计算输出信号的实际时延与理论时延之间的误差,结果如表1所示。输出信号的时延误差有所不同,最大误差为0.18μs,小于采样周期的2%,表明等间隔时延滤波具有较高的时延精度。
表1L=10组信号时延与理论时延误差(误差E单位:us)
m | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
E | 0.00 | -0.08 | -0.14 | -0.18 | -0.18 | -0.11 | -0.02 | 0.02 | 0.03 | 0.02 |
对于任意可变分数时延d,可根据式l=fix(d)∈{0,1,2,…,L-1}确定滤波器的序号,并按式hd(n)=[hl(n)Δl+1+hl+1(n)Δl]进行插值,计算出分数时延滤波器系数hd(n),然后按式xd(n)=x(n)*hd(n)运算以实现等间隔分数时延。根据仿真条件,等间隔分数时延滤波器的时延精度为1μs。取分数时延d在[0,T)区间内、按照步阶量为0.1μs增长进行仿真验证,评估输出信号时延与理论时延之间的误差,结果如图3所示。
仿真中最大时延误差0.187μs(小于采样周期的2%)出现在3~4μs之间,该结论与表1中结果基本吻合。验证了通过插值方法构建滤波器系数方法的有效性,同时说明时延误差和等间隔分数时延滤波器直接相关。分析可知,提高插值选抽因子L和滤波器阶数N,能降低时延误差。
上述信号处理方法,通过根据预设时延量,计算多组等间隔分数时延滤波器系数;根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;获取待处理信号;将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号,从而可以实现对信号进行可变时延的滤波处理,解决了现有技术中数字分数时延滤波器无法满足可变时延的应用需求的问题。通过等间隔时延滤波器线性插值方法构建等间隔分数时延滤波器的方法,可以提高时延精度。其滤波计算结构与未插值滤波器的计算结构相同,故在运算量保持不变的前提下,基于等间隔可变时延滤波器能够实现高精度的可变时延。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
对应于上文实施例所述的信号处理方法,图4示出了本发明实施例提供的信号处理装置的示例图。如图4所示,该装置可以包括:计算模块401、调节模块402、获取模块403和滤波处理模块404。
计算模块401,用于根据预设时延量,计算多组等间隔分数时延滤波器系数;
调节模块402,用于根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;
获取模块403,用于获取待处理信号;
滤波处理模块404,用于将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号。
可选的,所述预设时延量包括所述等间隔分数时延滤波器组的固有时延、取样时延和分数时延。
可选的,所述计算模块401根据预设时延量,计算多组等间隔分数时延滤波器系数时,可以用于根据增采样的增益插值系数,确定等间隔分数时延滤波器的组数;根据所述预设时延量、采样周期以及所述增益插值系数,确定所述组数的等间隔分数时延滤波器系数。
可选的,所述计算模块401确定所述组数的等间隔分数时延滤波器系数,可以根据确定所述组数的等间隔分数时延滤波器系数;
其中,所述τ表示所述预设时延量,所述Dint表示所述等间隔分数时延滤波器组的固有时延,所述T表示所述采样周期,所述dm表示确定的等间隔分数时延滤波器系数,所述m表示确定的等间隔分数时延滤波器的组数,所述L表示所述增益插值系数。
可选的,在所述计算模块401计算多组等间隔分数时延滤波器系数之后,所述计算模块401还可以用于对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
所述调节模块402,可以用于根据线性插值处理后的多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组。
可选的,所述计算模块401对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数时,可以根据hd(n)=[hl(n)Δl+1+hl+1(n)Δl]对第l个和第l+1个等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
其中,所述hd(n)表示所述线性插值处理后的多组等间隔分数时延滤波器系数;所述hl(n)表示第l个等间隔分数时延滤波器系数,所述Δl+1表示第l+1个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值,所述hl+1(n)表示第l+1个等间隔分数时延滤波器系数,所述Δl表示第l个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值。
可选的,所述滤波处理模块404获得滤波后的输出信号,可以根据xd(n)=x(n)*hd(n)获得滤波后的输出信号;
其中,所述xd(n)表示所述输出信号,所述x(n)表示所述待处理信号。
上述信号处理装置,通过根据预设时延量,计算模块计算多组等间隔分数时延滤波器系数;调节模块根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;滤波处理模块将获取的待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号,从而可以实现对信号进行可变时延的滤波处理,解决了现有技术中数字分数时延滤波器无法满足可变时延的应用需求的问题。通过等间隔时延滤波器线性插值方法构建等间隔分数时延滤波器的方法,可以提高时延精度。其滤波计算结构与未插值滤波器的计算结构相同,故在运算量保持不变的前提下,基于等间隔可变时延滤波器能够实现高精度的可变时延。
图5是本发明一实施例提供的等间隔分数时延滤波器的示意图。如图5所示,该实施例的等间隔分数时延滤波器500包括:处理器501、存储器502以及存储在所述存储器502中并可在所述处理器501上运行的计算机程序503,例如信号处理程序。所述处理器501执行所述计算机程序503时实现上述信号处理方法实施例中的步骤,例如图1所示的步骤101至104,所述处理器501执行所述计算机程序503时实现上述各装置实施例中各模块的功能,例如图4所示模块401至404的功能。
示例性的,所述计算机程序503可以被分割成一个或多个程序模块,所述一个或者多个程序模块被存储在所述存储器502中,并由所述处理器501执行,以完成本发明。所述一个或多个程序模块可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述所述计算机程序503在所述信号处理装置或者等间隔分数时延滤波器500中的执行过程。例如,所述计算机程序503可以被分割成计算模块401、调节模块402、获取模块403和滤波处理模块405,各模块具体功能如图4所示,在此不再一一赘述。
所述等间隔分数时延滤波器500可以运行于桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述等间隔分数时延滤波器可包括,但不仅限于,处理器501、存储器502。本领域技术人员可以理解,图5仅仅是等间隔分数时延滤波器500的示例,并不构成对等间隔分数时延滤波器500的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如所述等间隔分数时延滤波器还可以包括输入输出设备、网络接入设备、总线等。
所称处理器501可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器502可以是所述等间隔分数时延滤波器500的内部存储单元,例如等间隔分数时延滤波器500的硬盘或内存。所述存储器502也可以是所述等间隔分数时延滤波器500的外部存储设备,例如所述等间隔分数时延滤波器500上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储器502还可以既包括所述等间隔分数时延滤波器500的内部存储单元也包括外部存储设备。所述存储器502用于存储所述计算机程序以及所述等间隔分数时延滤波器500所需的其他程序和数据。所述存储器502还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中,应该理解到,所揭露的装置/终端设备和方法,可以通过其它的方式实现。例如,以上所描述的装置/终端设备实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明实现上述实施例方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (10)
1.一种信号处理方法,其特征在于,包括:
根据预设时延量,计算多组等间隔分数时延滤波器系数;
根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;
获取待处理信号;
将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号。
2.如权利要求1所述的信号处理方法,其特征在于,所述预设时延量包括所述等间隔分数时延滤波器组的固有时延、取样时延和分数时延。
3.如权利要求2所述的信号处理方法,其特征在于,所述根据预设时延量,计算多组等间隔分数时延滤波器系数,包括:
根据增采样的增益插值系数,确定等间隔分数时延滤波器的组数;
根据所述预设时延量、采样周期以及所述增益插值系数,确定所述组数的等间隔分数时延滤波器系数。
4.如权利要求3所述的信号处理方法,其特征在于,所述确定所述组数的等间隔分数时延滤波器系数,包括:
根据确定所述组数的等间隔分数时延滤波器系数;
其中,所述τ表示所述预设时延量,所述Dint表示所述等间隔分数时延滤波器组的固有时延,所述T表示所述采样周期,所述dm表示确定的等间隔分数时延滤波器系数,所述m表示确定的等间隔分数时延滤波器的组数,所述L表示所述增益插值系数。
5.如权利要求1至4中任一项所述的信号处理方法,其特征在于,在所述计算多组等间隔分数时延滤波器系数之后,还包括:
对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
所述根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组,包括:
根据线性插值处理后的多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组。
6.如权利要求5所述的信号处理方法,其特征在于,所述对相邻的等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数,包括:
根据hd(n)=[hl(n)Δl+1+hl+1(n)Δl]对第l个和第l+1个等间隔分数时延滤波器系数进行线性插值处理,获得线性插值处理后的多组等间隔分数时延滤波器系数;
其中,所述hd(n)表示所述线性插值处理后的多组等间隔分数时延滤波器系数;所述hl(n)表示第l个等间隔分数时延滤波器系数,所述Δl+1表示第l+1个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值,所述hl+1(n)表示第l+1个等间隔分数时延滤波器系数,所述Δl表示第l个等间隔分数时延滤波器与未进行线性插值处理的等间隔分数时延滤波器的系数插值。
7.如权利要求6所述的信号处理方法,其特征在于,所述获得滤波后的输出信号,包括:
根据xd(n)=x(n)*hd(n)获得滤波后的输出信号;
其中,所述xd(n)表示所述输出信号,所述x(n)表示所述待处理信号。
8.一种信号处理装置,其特征在于,包括:
计算模块,用于根据预设时延量,计算多组等间隔分数时延滤波器系数;
调节模块,用于根据所述多组等间隔分数时延滤波器系数调节滤波器组,获得等间隔分数时延滤波器组;
获取模块,用于获取待处理信号;
滤波处理模块,用于将所述待处理信号通过所述等间隔分数时延滤波器组进行滤波处理,获得滤波后的输出信号。
9.一种等间隔分数时延滤波器,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910764079.8A CN110504948B (zh) | 2019-08-19 | 2019-08-19 | 信号处理方法及等间隔分数时延滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910764079.8A CN110504948B (zh) | 2019-08-19 | 2019-08-19 | 信号处理方法及等间隔分数时延滤波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110504948A true CN110504948A (zh) | 2019-11-26 |
CN110504948B CN110504948B (zh) | 2022-10-25 |
Family
ID=68588310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910764079.8A Active CN110504948B (zh) | 2019-08-19 | 2019-08-19 | 信号处理方法及等间隔分数时延滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110504948B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107294511A (zh) * | 2017-05-26 | 2017-10-24 | 天津大学 | 一种低复杂度的可变分数时延滤波方法及滤波器 |
CN109889185A (zh) * | 2019-02-28 | 2019-06-14 | 深圳信息职业技术学院 | 一种信号插值滤波方法及插值滤波器 |
-
2019
- 2019-08-19 CN CN201910764079.8A patent/CN110504948B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107294511A (zh) * | 2017-05-26 | 2017-10-24 | 天津大学 | 一种低复杂度的可变分数时延滤波方法及滤波器 |
CN109889185A (zh) * | 2019-02-28 | 2019-06-14 | 深圳信息职业技术学院 | 一种信号插值滤波方法及插值滤波器 |
Non-Patent Citations (1)
Title |
---|
黄翔东 等: "低复杂度的可变分数时延滤波器设计", 《电子与信息学报》 * |
Also Published As
Publication number | Publication date |
---|---|
CN110504948B (zh) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Park | Guaranteed-stable sliding DFT algorithm with minimal computational requirements | |
CN105426345A (zh) | 一种矩阵求逆运算方法 | |
CN105245320B (zh) | LTE上行参考信号的q阶ZC序列的生成方法及装置 | |
US7062523B1 (en) | Method for efficiently computing a fast fourier transform | |
Nguyen et al. | A high-performance, resource-efficient, reconfigurable parallel-pipelined FFT processor for FPGA platforms | |
CN104283527A (zh) | 一种边界频带可快速配置的高效滤波器方法及其装置 | |
CN101149730A (zh) | 使用主要因素算法的最佳离散傅利叶转换方法及装置 | |
CN115455745B (zh) | 自适应频点采样的扫频方法、系统及相关设备 | |
Selva | An efficient structure for the design of variable fractional delay filters based on the windowing method | |
Ammar et al. | Numerical experience with a superfast real Toeplitz solver | |
CN109525256A (zh) | 一种基于fpga的窄过渡带滤波器组的信道化发射结构 | |
CN112200299B (zh) | 神经网络计算装置、数据处理方法及装置 | |
CN104885424B (zh) | 滤波器组中的滤波器的确定方法、设备和存储介质 | |
CN110504948A (zh) | 信号处理方法及等间隔分数时延滤波器 | |
CN104156604B (zh) | 基于遗传算法的滤波器边界频带控制方法及其装置 | |
US8010588B2 (en) | Optimized multi-mode DFT implementation | |
CN110441746B (zh) | 一种时域门变换方法和装置 | |
RU148684U1 (ru) | Устройство фильтрации векторного сигнала | |
CN105608054A (zh) | 基于lte系统的fft/ifft变换装置及方法 | |
US20080052336A1 (en) | Method and Apparatus for Providing FFT-Based Signal Processing with Reduced Latency | |
CN113935147A (zh) | 含反馈子系统的时域模型计算方法、装置及终端设备 | |
CN107291658B (zh) | 一种数据信号的处理方法及装置 | |
Babic et al. | A fast algorithm for linear convolution of discrete time signals | |
CN110730044A (zh) | 射频测试通道定位方法、装置及射频测试系统、控制终端 | |
Vanmathi et al. | FPGA implementation of fast fourier transform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |