CN110495102A - 用于锁相环路的电荷泵装置的方法和电路 - Google Patents
用于锁相环路的电荷泵装置的方法和电路 Download PDFInfo
- Publication number
- CN110495102A CN110495102A CN201780086190.5A CN201780086190A CN110495102A CN 110495102 A CN110495102 A CN 110495102A CN 201780086190 A CN201780086190 A CN 201780086190A CN 110495102 A CN110495102 A CN 110495102A
- Authority
- CN
- China
- Prior art keywords
- channel
- channel transistor
- coupled
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 7
- 239000006096 absorbing agent Substances 0.000 claims abstract description 24
- 239000000284 extract Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 230000002708 enhancing effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种电荷泵，其包括：(I)电流源；(II)p沟道源电流网络，其包括：第一p沟道晶体管；第二p沟道晶体管；p沟道电流开关，其包括耦合到所述第一p沟道晶体管的漏极端子的至少一个源极端子、耦合到相位比较器的至少一个栅极，以及至少一个漏极端子；第三p沟道晶体管；和(III)n沟道吸收器电流网络，其包括：第一n沟道晶体管；第二n沟道晶体管；第三n沟道晶体管；n沟道电流开关，其包括耦合到所述第三n沟道晶体管的源极端子的至少一个漏极端子、耦合到相位比较器的至少一个栅极；和耦合到所述第一n沟道晶体管的漏极端子的至少一个源极端子；且其中所述p沟道源电流网络和所述n沟道吸收器电流网络从所述第一p沟道晶体管提取基线电流。
Description
技术领域
本公开大体涉及锁相环路(phase-lock loop；PLL)，且特定来说，涉及用于电荷泵(charge pump；CP)装置的电路。
背景技术
锁相环路(PLL)广泛用于相干载波跟踪和门限扩展、位同步以及码元同步的通信中。锁相环路(PLL)是控制振荡器以使得所述振荡器维持相对于输入参考信号的恒相关系的电子电路。通常，又通过“振荡器经由输入参考信号锁定”或“振荡器锁定到输入参考信号”的陈述来指代维持恒相关系。
发明内容
在一个方面中，一些实施提供一种电荷泵，其被配置成接收第一p偏压输入、第二p偏压输入、第一n偏压输入、第二n偏压输入；和在输出线上产生电压输出，所述电荷泵包括：(I)电流源；(II)p沟道源电流网络，其包括：第一p沟道晶体管，其包括耦合到所述电流源的源极端子、被配置成接收所述第一p偏压输入的栅极，以及漏极端子；第二p沟道晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；p沟道电流开关，其包括耦合到所述第一p沟道晶体管的所述漏极端子的至少一个源极端子、耦合到相位比较器的至少一个栅极，以及至少一个漏极端子；第三p沟道晶体管，其包括耦合到所述p沟道电流开关的漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及耦合到所述输出线的漏极端子；和(III)n沟道吸收器电流网络，其包括：第一n沟道晶体管，其包括漏极端子、被配置成接收所述第一n偏压输入的栅极，以及耦合到地的源极端子；第二n沟道晶体管，其包括耦合到所述第二p沟道晶体管的所述源极端子的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的源极端子；第三n沟道晶体管，其包括耦合到所述第三p沟道晶体管的所述漏极端子以及所述电荷泵的所述输出的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及源极端子；n沟道电流开关，其包括耦合到所述第三n沟道晶体管的所述源极端子的至少一个漏极端子、耦合到所述相位比较器的至少一个栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的至少一个源极端子；且其中所述p沟道源电流网络和所述n沟道吸收器电流网络被配置成从所述第一p沟道晶体管提取基线电流并且引导所述基线电流穿过所述第二p沟道晶体管到达所述第二n沟道晶体管，以使得(i)当所述p沟道电流开关接通时，小于所述基线电流的第一电流增量从所述第一p沟道晶体管流出并且随后穿过所述p沟道电流开关和所述第三p沟道晶体管流到所述输出线，且(ii)当所述n沟道开关接通时，小于所述基线电流的第二电流增量从所述输出线流出并且随后从所述第三n沟道晶体管穿过所述n沟道电流开关流到所述第一n沟道晶体管。
实施方式可包括以下特征中的一个或多个特征。
所述p沟道电流开关可包括第一p沟道电流开关晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的第一源极端子、被配置成接收来自所述相位比较器的经求反第一输出的栅极，以及耦合到所述第三p沟道晶体管的所述源极端子的第一漏极端子；和第二p沟道电流开关晶体管，其被配置成使所述相位比较器的第一输出以电容方式耦合到所述第三p沟道晶体管的所述源极端子，所述第二p沟道电流开关晶体管包括栅极、第二源极端子和第二漏极端子，所述栅极被配置成接收来自所述相位比较器的所述第一输出，所述第二源极端子和第二漏极端子两者都耦合到所述第三p沟道晶体管的所述源极端子。
来自所述相位比较器的所述第一输出可指示参考信号是否领先反馈信号，且其中所述经求反第一输出滞后于所述第一输出信号。
所述n沟道电流开关可包括：第一n沟道电流开关晶体管，其包括耦合到所述第三n沟道晶体管的所述源极端子的第一漏极端子、被配置成接收来自所述相位比较器的第二输出的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的第一源极端子；和第二n沟道电流开关晶体管，其被配置成使所述相位比较器以电容方式耦合到所述第三n沟道晶体管的所述源极端子，所述第二n沟道电流开关晶体管包括栅极、第二漏极端子和第二源极端子，所述栅极被配置成接收来自所述相位比较器的经求反第二输出，所述第二漏极端子和第二源极端子两者都耦合到所述第三p沟道晶体管的所述漏极端子。
来自所述相位比较器的所述第二输出可指示反馈信号是否领先参考信号，且所述经求反第二输出滞后于所述第二输出信号。
所述第二p沟道晶体管的大小可设定为传导是所述p沟道电流开关的电流的M倍的电流，其中所述第二n沟道晶体管的大小设定为传导是所述n沟道电流开关的电流的M倍的电流，且其中M大于一。所述第一p沟道晶体管的大小可设定为传导当所述p沟道电流开关接通时对于所述第二p沟道晶体管以及所述p沟道电流开关来说足够的电流。所述第一n沟道晶体管的大小可设定为传导当所述n沟道电流开关接通时对于所述第二n沟道晶体管以及所述n沟道电流开关来说足够的电流。
所述p沟道源电流网络可包括第四p沟道晶体管，其包括耦合到所述p沟道电流开关的所述至少一个漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；且其中所述n沟道吸收器电流网络可包括第四n沟道晶体管，其包括耦合到所述第四p沟道晶体管的所述漏极端子的漏极端子、被配置成接收第二n偏压输入的栅极，以及耦合到所述n沟道电流开关的所述至少一个漏极端子的源极端子。
所述第四p沟道晶体管的大小可设定为传导是所述p沟道电流开关的电流的N倍的电流，其中所述第四n沟道晶体管的大小可设定为传导是所述n沟道电流开关的电流的N倍的电流，且其中N大于一。
所述电压输出可耦合到电压控制振荡器(VCO)。
所述电荷泵可包括设置于所述基线电流的路径上并且连接到所述第二p沟道晶体管以及所述第二n沟道晶体管的电压缓冲器，所述电压缓冲器被配置成源出和吸收所述基线电流的所述路径上的电流，同时产生标称等于所述电荷泵的输出电压的输出电压。所述电压缓冲器可包括运算放大器和耦合到所述运算放大器的输出的电容器。
在另一方面中，一些实施提供一种电荷泵，其被配置成接收第一p偏压输入、第二p偏压输入、第一n偏压输入、第二n偏压输入；和在输出线上产生电压输出，所述电荷泵包括：(I)电流源；(II)p沟道源电流网络，其包括：第一p沟道晶体管，其包括耦合到所述电流源的源极端子、被配置成接收所述第一p偏压输入的栅极，以及漏极端子；第二p沟道晶体管，其包括源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；第三p沟道晶体管，其包括源极端子、被配置成接收所述第二p偏压输入的栅极，以及耦合到所述输出线的漏极端子；p沟道电流开关，其包括耦合到所述第一p沟道晶体管的所述漏极端子的至少一个源极端子、耦合到相位比较器的至少一个栅极，以及耦合到所述第二p沟道晶体管的所述源极端子以及所述第三p沟道晶体管的所述源极端子的至少一个漏极端子；和(III)n沟道吸收器电流网络，其包括：第一n沟道晶体管，其包括漏极端子、被配置成接收所述第一n偏压输入的栅极，以及源极端子；第二n沟道晶体管，其包括耦合到所述第二p沟道晶体管的所述漏极端子的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及源极端子；第三n沟道晶体管，其包括耦合到所述第三p沟道晶体管的所述漏极端子以及所述电荷泵的所述输出的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及源极端子；n沟道电流开关，其包括耦合到所述第三n沟道晶体管的所述源极端子以及所述第二n沟道晶体管的所述源极端子的至少一个漏极端子、耦合到所述相位比较器的至少一个栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的至少一个源极端子；且其中所述p沟道源电流网络被配置成当所述p沟道开关接通时，从所述第一p沟道晶体管提取电流并且在从所述第二p沟道晶体管到所述第二n沟道晶体管的第一路径与穿过所述第三p沟道晶体管的第二路径之间拆分所述电流，以使得所述第一路径上的被拆分的电流大于所述第二路径上的被拆分的电流。
实施方式可包括以下特征中的一个或多个特征。
所述p沟道电流开关可包括：第一p沟道电流开关晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的第一源极端子、被配置成接收来自所述相位比较器的经求反第一输出的栅极，以及第一漏极端子；和第二p沟道电流开关晶体管，其使所述相位比较器以电容方式耦合到所述第三p沟道晶体管的所述源极端子，所述第二p沟道电流开关晶体管包括栅极、第二源极端子和第二漏极端子，所述栅极被配置成接收来自所述相位比较器的所述第一输出，所述第二源极端子和第二漏极端子两者都耦合到所述第三p沟道晶体管的所述源极端子。
来自所述相位比较器的所述第一输出可指示参考信号是否领先反馈信号，且其中所述经求反第一输出滞后于所述第一输出信号。所述n沟道电流开关可包括：第一n沟道电流开关晶体管，其包括耦合到所述第三n沟道晶体管的所述源极端子的第一漏极端子、被配置成接收来自所述相位比较器的第二输出的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的第一源极端子；和第二n沟道电流开关晶体管，其使所述相位比较器以电容方式耦合到所述第三n沟道晶体管的所述漏极端子，所述第二n沟道电流开关晶体管包括栅极、第二漏极端子和第二源极端子，所述栅极被配置成接收来自所述相位比较器的经求反第二输出，所述第二漏极端子和第二源极端子两者都耦合到所述第三n沟道晶体管的所述源极端子。
来自所述相位比较器的所述第二输出指示反馈信号是否领先参考信号，且其中所述经求反第二输出滞后于所述第二输出信号。所述第一路径上的所述被拆分的电流是所述第二路径上的所述被拆分的电流的N倍，且其中N大于1。所述第一p沟道晶体管的大小设定为传导当所述p沟道电流开关接通时对于所述第二p沟道晶体管以及所述p沟道电流开关来说足够的电流。
所述p沟道源电流网络可包括第四p沟道晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子。所述n沟道吸收器电流网络可包括第四n沟道晶体管，其包括耦合到所述第四p沟道晶体管的所述漏极端子的漏极端子、被配置成接收第二n偏压输入的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的源极端子。
所述第四p沟道晶体管的大小可设定为传导是所述p沟道电流开关的电流的M倍的电流，其中所述第四n沟道晶体管的大小可设定为传导是所述n沟道电流开关的电流的M倍的电流，且其中M大于一。
所述p沟道源电流网络和所述n沟道吸收器电流网络可被配置成从所述第一p沟道晶体管提取基线电流并且引导所述基线电流穿过所述第二p沟道晶体管到达所述第二n沟道晶体管而不管所述p沟道电流开关和所述n沟道电流开关的导通状态为何，以使得当所述p沟道电流开关接通时，小于所述基线电流的电流从所述第一p沟道晶体管流出并且随后穿过所述p沟道电流开关和所述第三p沟道晶体管流到所述输出线。所述电压输出可耦合到电压控制振荡器(VCO)。
如权利要求14所述的电荷泵可包括设置于所述第一路径上并且连接到所述第二p沟道晶体管以及所述第二n沟道晶体管的电压缓冲器，所述电压缓冲器被配置成源出和吸收所述第一路径上的电流，同时产生标称等于所述电荷泵的输出电压的输出电压。所述电压缓冲器可包括运算放大器和耦合到所述运算放大器的输出的电容器。
在附图和以下描述中阐述一个或多个实施方案的细节。将从描述、图式和权利要求书显而易见其他方面、特征和优点。
附图说明
图1是示出电荷泵装置的实例的框图。
图2是示出电荷泵装置的另一实例的框图。
图3是电荷泵装置的又一实例的框图。
图4示出具有增强的信噪比(signal-to-noise ratio；SNR)的电荷泵装置的实例。
图5示出具有增强的SNR性能的电荷泵装置的另一实例。
图6示出具有增强的SNR性能的电荷泵装置的又一实例。
图7A-7D示出用于操作电荷泵装置的各个信号的时序序列的实例。
在各图中的相同参考符号指示相同元件。
具体实施方式
电荷泵在PLL中用于将相位检测器(phase detector；PD)或频率检测器(frequency detector；FD)或相位和频率检测器(phase and frequency detector；PFD)的数字信号输出转换成模拟电子电荷，接着可进一步处理所述模拟电子电荷以将电压控制振荡器(voltage controlled oscillator；VCO)输出的相位和/或频率‘锁定’到输入参考值。电荷泵通常可被视为取决于来自PD/FD/PFD的信号输出而对一时间段内的进入低通滤波器(low pass filter；LPF)中的已知电流进行源出(source)或吸收(sink)的电流开关。此处，源出(source)用以意指将电荷注入到负载(LPF)中，且吸收(sink)用以意指从负载排出电荷。在PFD的情况下，且当PLL处于锁定或非常接近锁定时，PFD输出与PFD输入信号之间的相位差或相位误差成比例(或相等)。在一时间内源出/汇入的与相位误差相等或成比例的已知电流将产生与相位误差成比例的源出/汇入的电荷量。
电流开关机构可引起多种缺陷。举例来说，当在10ps的时间段内源出100μA的电流且等效于源出1fc的电子电荷的情况下，实际的限制因素可造成源出的实际电荷偏离预期的1fC。所述偏离可造成PLL性能退化，包括例如当PLL锁定时加剧静态相位误差(staticphase error；SPE)，在PLL输出处的确定性抖动更加严重，且为到达PLL输出所穿过的参考杂散恶化。这些模拟缺陷可源自不同来源，包括例如电荷耦合失配和开关装置的沟道电荷分散。
穿过开关的电荷耦合和沟道电荷分散的程度主要取决于开关的大小。有利的是开关装置具有较小而非较大尺寸以便减少噪声来源以及所有其他同等因素。然而，制造工艺对电流开关施加有限大小限制。一些实施方式力求通过开关更大电流(信号)来有利地利用开关，因为此操作方面与开关处置较少电流的情况相比将产生较佳SNR。在这些实施方式中，噪声(例如，寄生耦合和沟道电荷分散)将是恒定的且与所开关的电流无关。在这些情况下，噪声可完全取决于开关的大小和尺寸。为了进行说明，当在10ps内开关100uA的电流时，信号为1fC的电荷。假设电荷耦合是10ac，在此情况下，SNR是1fC/10aC，即100。另一方面，当在10ps内开关1uA的电流时，信号是10ac的电荷且SNR是大约1，与较早情况相比恶化约百分之一。
实际上，在一些实施方式中，可通过经由开关承载更多电流来获得较佳SNR。但，在更多电流的情况下(ICP)，可需要调整其他PLL部件参数以维持PLL环路动态。PLL环路动态包括闭环带宽(ω3db)、阻尼因数(ζ)、相位余量等。ICP的增加可引起滤波电容器值的增加以维持PLL环路动态。滤波电容器通常是PLL的最大面积的部件。电容器的增加的面积可为不利的。公平地说，可能不会任意减小ICP，这是因为如先前所描述，SNR性能将在较低电流下降低。本公开中的一些实施方式记载用于电荷泵的输出较小电流同时维持与开关较大电流相关联的较高SNR的方法和系统。
图1是示出电荷泵装置100的实例的框图。在此实例中，p沟道晶体管102充当电流源，其中其栅极端子耦合到来自偏压网络110的输出，且其漏极端子耦合到p沟道开关104的源极端子。p沟道开关104具有被配置成接收输入的栅极。p沟道开关104的漏极端子可耦合到输出线VCTL。LPF 112表示大体移除输出线上的高频分量的低通滤波器。当输入变成罗辑电平0时，使得p沟道开关104能够传导来自电流源102的电流，当SLOWER变成逻辑电平1时，使得n沟道开关106能够传导来自电流吸收器108的电流，如此ICP可流入或流出输出线VCTL。
n沟道开关106的漏极端子耦合到输出线VCTL和p沟道开关104的漏极端子。n沟道开关106的栅极端子被配置成接收SLOWER输入。n沟道开关106的源极端子耦合到n沟道晶体管108的漏极端子。n沟道晶体管108的栅极耦合到来自偏压网络110的输出。n沟道晶体管108的源极端子耦合到地。当SLOWER输入启用n沟道开关106时，电流ICP可从输出线VCTL流出并且可穿过n沟道晶体管108流到地。偏压网络被配置成使得穿过源102的电流ICP等于穿过吸收器108的电流。
图2是示出电荷泵装置200的另一实例的框图。在此实例中，p沟道开关202具有耦合到电流源204的漏极端子。p沟道开关202具有被配置成接收输入的栅极。p沟道开关202的漏极端子可耦合到p沟道晶体管204的源极端子。p晶体管204具有耦合到来自偏压网络110的输出的栅极端子。p晶体管204还具有耦合到VCTL的输出线的漏极端子。LPF212表示大体移除输出线上的高频分量的低通滤波器。当输入启用p沟道开关202时，电流将源出到线VCTL中。当SLOWER输入启用n沟道开关208时，将吸收来自输出线VCTL的电流。
n沟道晶体管206的漏极端子耦合到输出线VCTL和p沟道晶体管204的漏极端子。n沟道晶体管206的栅极耦合到来自偏压网络110的输出。n沟道晶体管206的源极端子耦合到n沟道开关208的漏极端子。n沟道开关208的栅极被配置成接收SLOWER输入。n沟道开关208的源极端子耦合到地。当SLOWER输入启用n沟道开关208时，电流ICP可从输出线VCTL流出并且可穿过n沟道晶体管206流到地。偏压网络被配置成使得穿过源202的电流ICP等于穿过吸收器208的电流。
图3是电荷泵装置300的又一实例的框图。在此实例中，充当电流源的p沟道晶体管302具有耦合到电源的源极端子、耦合到来自偏压网络110的输出的栅极端子，以及耦合到p沟道开关304和p沟道开关312的源极端子的漏极端子。p沟道开关304具有被配置成接收输入的栅极，而p沟道开关312具有被配置成接收FASTER输入的栅极。p沟道开关304的漏极端子可耦合到输出线VCTL。p沟道开关312的漏极端子耦合到缓冲器310的输出。缓冲器310被配置成具有来自输出线VCTL的正输入的单位增益缓冲器，以使得缓冲器的输出在电压上与VCTL标称相等。缓冲器输出耦合到电容器316，且电容器的第二端子可连接到地。LPF 318表示大体移除输出线上的高频分量的低通滤波器。当输入启用p沟道开关304时，FASTER输入禁用p沟道开关312以使得ICP可朝向输出线VCTL而非电容器316和缓冲器310的组合流动。FASTER和信号大体在同一时间点到达。
n沟道开关306的漏极端子耦合到输出线VCTL和p沟道开关304的漏极端子。n沟道开关306的栅极被配置成接收SLOWER输入。n沟道开关306的源极端子耦合到作为电流吸收器的n沟道晶体管308的漏极端子。输出线VCTL还耦合到缓冲器310的正输入，所述缓冲器310具有耦合到n沟道开关314的漏极端子的输出。n沟道开关314的栅极被配置成接收输入。n沟道开关314具有耦合到n沟道晶体管308的漏极端子的源极端子。n沟道晶体管308的栅极耦合到来自偏压网络110的输出。n沟道晶体管308的源极端子耦合到地。当SLOWER输入启用n沟道开关306时，禁用n沟道开关314，电流ICP可从输出线VCTL流出并且可流经耦合到地的n沟道晶体管308。SLOWER和信号大体在同一时间点到达。偏压网络被配置成使得穿过源302的电流ICP等于穿过吸收器308的电流。
图4示出具有增强的信噪比(SNR)的电荷泵装置的实例。在此实例中，p沟道晶体管401到404形成源电流网络，而n沟道晶体管501到504形成吸收器电流网络。p沟道晶体管401具有耦合到电流源的源极端子。p沟道晶体管401在偏压电压323下操作。p沟道晶体管401具有耦合到p沟道晶体管402到404的源极端子的漏极端子。穿过电流源p沟道晶体管401的电流可在经过p沟道晶体管404的第一路径和经过p沟道电流开关晶体管405的第二路径上拆分。第二路径流又可拆分并且穿过p沟道晶体管403和p沟道晶体管402两者。举例来说，呈M比1的比率的较大部分可流过p沟道晶体管404而非流经p沟道晶体管402，其中M可表示p沟道晶体管404对p沟道晶体管402的大小比率。同样地，举例来说，呈N比1的比率的较大部分可流过p沟道晶体管403而非流经p沟道晶体管402，其中N可表示p沟道晶体管403对p沟道晶体管402的大小比率。虽然M可能小于N+l，但可能有利的是M大于N+l，以使得电流的较大部分是在第一路径上流动而非在第二路径上流动。
更详细地，p沟道晶体管404的源极端子耦合到p沟道晶体管401的漏极端子。p沟道晶体管404在偏压电压324下操作。p沟道晶体管404还具有耦合到运算放大器320的输出的漏极端子。运算放大器320充当模拟缓冲器。其控制节点604(VCTL_REP)处的电压以与节点605(VCTL)的电压大体相同。此电压相等有助于维持晶体管401/501的漏极节点在电流关断和电流源出/吸收操作期间大体不变。其还有助于当和/或SLOWER接通时释放来自晶体管403/503的吸收器/源电流。在一些情况下，电容器耦合到运算放大器320的输出。在这些情况下，运算放大器320和电容器共同被称为电压缓冲器。
p沟道晶体管405具有耦合到p沟道晶体管401的漏极端子的源极端子。p沟道晶体管405是电流开关。p沟道晶体管405受来自相位和频率检测器(PFD)的信号驱动。当处于低电平时，p沟道电流开关晶体管405传导电流。如所说明，电流可在p沟道晶体管403与p沟道晶体管402之间进一步划分。p沟道晶体管403和p沟道晶体管402两者都在偏压电压324下操作。呈例如N:1的比率的电流的较大部分流经p沟道晶体管403而非p沟道晶体管402。p沟道电流开关405被设计成可能需要的最小大小。其可充当用于电流量值(N+1)的源开关。归因于开关缺陷的SNR因此与N+l成比例。然而，由于从输出线转移出N量的电流，因而将较小量的电流即一个量的电流源出到具有与N+l成比例的SNR的输出。由此，针对值1的电流达成与N+l成比例的增强的SNR。如果N为9，那么SNR改进10倍。
p沟道晶体管406受信号FASTER驱动。此晶体管充当用以将FASTER耦合到p沟道晶体管402-403的源极端子的电容器。FASTER可略微早于到达。FASTER的下降边缘指示从晶体管405的电流源出的结束。FASTER的下降边缘因此以电容方式耦合到p沟道晶体管402-3的源节点，从而暂时降低p沟道晶体管402-3的源节点处的电压。暂时降低p沟道晶体管402-403的源电压有助于更有效地关断穿过p沟道晶体管402-403的电流，因此改进在开关期间的SNR性能。
对于源电流网络，p沟道晶体管404转移来自承载M+N+l的总量的p沟道晶体管401的M量的电流。因此，p沟道晶体管401可承载M量或M+N+l量的电流。401总是承载一些电流的事实意指其沟道电荷在电流关断与电流源出操作之间不会显著改变。因而在电流关断与电流源出操作不会显著扰动p沟道401的漏极端子。此配置还改进SNR。
以可逆方式改进包括n沟道晶体管501-506的电流吸收器网络中的SNR。n沟道晶体管505具有耦合到n沟道晶体管503和502的源极端子的漏极端子，所述n沟道晶体管503和502两者都通过偏压电压325进行操作。n沟道晶体管505受来自PFD的信号SLOWER驱动。n沟道晶体管505充当电流开关。当SLOWER处于高电平时，n沟道电流开关晶体管505传导电流以使得从输出线VCTL流出吸收器电流。此电流可分布在n沟道晶体管503与n沟道晶体管502之间。当开关405和505两者都关断时，电流ICP从401到404流到VCTL_REP中，且电流ICP从VCTL_REP穿过504和501流到地面。偏压电压323、324、325、326被设置成使得穿过401和501的电流与ICP标称相同和相等。
n沟道晶体管506受信号驱动。此晶体管充当用以将耦合到n沟道晶体管502-503的源极端子的电容器。略微早于SLOWER到达。的上升边缘指示从晶体管505的电流吸收的结束。的上升边缘因此以电容方式耦合到n沟道晶体管502-3的源极端子，从而升高n沟道晶体管502-3的源极端子处的电压。暂时升高n沟道晶体管502-503的源电压有助于更有效地关断穿过p沟道晶体管502-503的电流，因此改进在开关期间的SNR性能。
对于吸收器电流网络，n沟道晶体管504承载从p沟道晶体管404和运算放大器(opamp)320的输出流到n沟道晶体管501的M量电流，而不管开关505和405的导通状态为何。n沟道晶体管501耦合到偏压电压326。501总是承载一些电流的事实意指其沟道电荷在电流关断与电流吸收操作之间不会显著改变。由此，此配置还改进SNR。在一些实施方式中，来自LPF 322的较安静节点用以设置到opamp 320的正(+)输入，这也增强SNR性能。此处，LPF322表示大体移除输出线上的高频分量的低通滤波器。
图5示出具有增强的SNR性能的电荷泵装置的另一实例。在此实例中，p沟道晶体管401-404充当电流源。401的栅极被配置成接收来自偏压电压323的p偏压输入，且其漏极端子连接到p沟道晶体管404和405的源极端子。p沟道晶体管404通过偏压电压324进行操作，而p沟道晶体管405受来自相位和频率检测器(PFD)的信号驱动。此处，与在图4中相同，p沟道晶体管405充当电流开关。不管p沟道开关405的导通状态为何，p沟道晶体管404都承载M量电流，而p沟道开关405当导通时承载一个量的电流。当处于低电平时，p沟道电流开关晶体管405传导电流。p沟道晶体管406受信号FASTER驱动。如上所述，此晶体管充当用以将FASTER耦合到p沟道晶体管402的源极端子的电容器。
以可逆方式改进包括n沟道晶体管501、502、504-506的电流吸收器网络中的SNR。n沟道晶体管505具有耦合到通过偏压电压325进行操作的n沟道晶体管502的源极端子的漏极端子。n沟道晶体管505受来自PFD的信号SLOWER驱动。n沟道晶体管505充当电流开关。当SLOWER为高时，n沟道电流开关晶体管505传导电流以使得从输出线VCTL流出吸收器电流。n沟道晶体管506受信号驱动。此晶体管充当用以用以下方式将耦合到n沟道晶体管502的漏极端子的电容器：可有助于更有效地关断穿过n沟道晶体管502的电流，因此如上所述改进在开关期间的SNR性能。
对于吸收器电流网络，n沟道晶体管504承载从p沟道晶体管404流到n沟道晶体管501的M量电流，而不管开关505和405的导通日期为何，使得在电流关断与电流吸收操作之间不会显著改变沟道电荷，从而产生SNR改进。n沟道晶体管501通过偏压电压326进行操作。
图6示出具有增强的SNR性能的电荷泵装置的又一实例。在此实例中，电流源网络包括晶体管401-403、405-406。p沟道晶体管405受来自相位和频率检测器(PFD)的信号驱动。当处于低电平时，启用p沟道电流开关晶体管405以传导电流。如所说明，电流可在p沟道晶体管403与p沟道晶体管402之间进一步划分以使得电流的较大部分流经p沟道晶体管403而非p沟道晶体管402。比率可为例如N:1。p沟道电流开关405可充当用于电流量值(N+l)的源开关。归因于开关缺陷的SNR因此与N+l成比例。然而，由于从输出线转移出N量的电流，因而将较小量的电流即一个量的电流源出到具有与N+l成比例的SNR的输出。由此，针对值1的电流达成与N+l成比例的增强的SNR。p沟道晶体管406受信号FASTER驱动。此晶体管充当如下电容器：将FASTER耦合到p沟道晶体管402-403的源极端子，以使得暂时降低p沟道晶体管402-3的源节点处的电压，因此改进在开关期间的SNR性能。
以可逆方式改进包括n沟道晶体管501-503和505-506的电流吸收器网络中的SNR。n沟道晶体管505具有耦合到n沟道晶体管503和502的漏极端子的源极端子，所述n沟道晶体管503和502两者都通过偏压电压325进行操作。n沟道晶体管505受来自PFD的信号SLOWER驱动。n沟道晶体管505充当电流开关。当SLOWER处于高电平时，n沟道电流开关晶体管505传导电流以使得从输出线VCTL流出吸收器电流。n沟道晶体管506受信号驱动。此晶体管充当如下电容器：将耦合到n沟道晶体管502-503的源极端子，以使得暂时升高n沟道晶体管502-503的源极端子处的电压。这有助于更有效地关断穿过n沟道晶体管502-503的电流，因此改进在开关期间的SNR性能。
对于吸收器电流网络，n沟道晶体管503承载从n沟道晶体管502流出的M量电流。来自503和502的电流两者穿过n沟道开关505流到受偏压电压326驱动的n沟道晶体管501。501承载一些电流的事实意指其沟道电荷在电流关断与电流吸收操作之间不会显著改变。由此，此配置也改进SNR。
图7A示出传出PFD并且进入电荷泵(CP)装置的FASTER、 SLOWER信号的排序。在参考(REF)与反馈(FBK)之间的零相位偏移下，和SLOWER可具有标称小脉冲宽度，所述两个信号的脉冲宽度标称相等，且其边缘在同时发生。如前所述，FASTER稍早于发生，且稍早于SLOWER发生。当REF信号领先FBK信号时，图7B演示脉冲宽度扩张以及FASTER和依序领先于和SLOWER。当REF信号与FBK信号同相时，图7C示出应用于依序对准的FASTER和 和SLOWER的延迟。当REF信号滞后于FBK信号时，图7D示出和SLOWER以及依序落后于和SLOWER的FASTER和的脉冲宽度的扩张。
已描述的内容是用以在驱动可在高保真度低面积PLL中采用的小电流的情况下改进电荷泵的SNR的方法。实际上，已描述多种实施方式。然而，应理解，可在不脱离主题创新的精神和范围的情况下做出各种修改。另外，可提供其他步骤，或可从所描述的流程去除步骤，且可将其他部件添加到所描述的系统，或从所描述的系统移除其他部件。因此，其他实施方式在所附权利要求书范围内。
Claims (27)
1.一种电荷泵，其被配置成接收第一p偏压输入、第二p偏压输入、第一n偏压输入、第二n偏压输入；和在输出线上产生电压输出，所述电荷泵包括：
电流源；
p沟道源电流网络，其包括：
第一p沟道晶体管，其包括耦合到所述电流源的源极端子、被配置成接收所述第一p偏压输入的栅极，以及漏极端子；
第二p沟道晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；
p沟道电流开关，其包括耦合到所述第一p沟道晶体管的所述漏极端子的至少一个源极端子、耦合到相位比较器的至少一个栅极，以及至少一个漏极端子；和
第三p沟道晶体管，其包括耦合到所述p沟道电流开关的漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及耦合到所述输出线的漏极端子；和
n沟道吸收器电流网络，其包括：
第一n沟道晶体管，其包括漏极端子、被配置成接收所述第一n偏压输入的栅极，以及耦合到地的源极端子；
第二n沟道晶体管，其包括耦合到所述第二p沟道晶体管的所述源极端子的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的源极端子；
第三n沟道晶体管，其包括耦合到所述第三p沟道晶体管的所述漏极端子以及所述电荷泵的所述输出的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及源极端子；和
n沟道电流开关，其包括耦合到所述第三n沟道晶体管的所述源极端子的至少一个漏极端子、耦合到所述相位比较器的至少一个栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的至少一个源极端子；且
其中所述p沟道源电流网络和所述n沟道吸收器电流网络被配置成从所述第一p沟道晶体管提取基线电流并且引导所述基线电流穿过所述第二p沟道晶体管到达所述第二n沟道晶体管，以使得(i)当所述p沟道电流开关接通时，小于所述基线电流的第一电流增量从所述第一p沟道晶体管流出并且随后穿过所述p沟道电流开关和所述第三p沟道晶体管流到所述输出线，且(ii)当所述n沟道开关接通时，小于所述基线电流的第二电流增量从所述输出线流出并且随后从所述第三n沟道晶体管穿过所述n沟道电流开关流到所述第一n沟道晶体管。
2.如权利要求1所述的电荷泵，其中所述p沟道电流开关包括：
第一p沟道电流开关晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的第一源极端子、被配置成接收来自所述相位比较器的经求反第一输出的栅极，以及耦合到所述第三p沟道晶体管的所述源极端子的第一漏极端子；和
第二p沟道电流开关晶体管，其被配置成使所述相位比较器的第一输出以电容方式耦合到所述第三p沟道晶体管的所述源极端子，所述第二p沟道电流开关晶体管包括栅极、第二源极端子和第二漏极端子，所述栅极被配置成接收来自所述相位比较器的所述第一输出，所述第二源极端子和第二漏极端子两者都耦合到所述第三p沟道晶体管的所述源极端子。
3.如权利要求2所述的电荷泵，其中来自所述相位比较器的所述第一输出指示参考信号是否领先反馈信号，且其中所述经求反第一输出滞后于所述第一输出信号。
4.如权利要求1所述的电荷泵，其中所述n沟道电流开关包括：
第一n沟道电流开关晶体管，其包括耦合到所述第三n沟道晶体管的所述源极端子的第一漏极端子、被配置成接收来自所述相位比较器的第二输出的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的第一源极端子；和
第二n沟道电流开关晶体管，其被配置成使所述相位比较器以电容方式耦合到所述第三n沟道晶体管的所述源极端子，所述第二n沟道电流开关晶体管包括栅极、第二漏极端子和第二源极端子，所述栅极被配置成接收来自所述相位比较器的经求反第二输出，所述第二漏极端子和第二源极端子两者都耦合到所述第三p沟道晶体管的所述漏极端子。
5.如权利要求4所述的电荷泵，其中来自所述相位比较器的所述第二输出指示反馈信号是否领先参考信号，且所述经求反第二输出滞后于所述第二输出信号。
6.如权利要求1所述的电荷泵，其中所述第二p沟道晶体管的大小设定为传导是所述p沟道电流开关的电流的M倍的电流，其中所述第二n沟道晶体管的大小设定为传导是所述n沟道电流开关的电流的M倍的电流，且其中M大于一。
7.如权利要求6所述的电荷泵，其中所述第一p沟道晶体管的大小设定为传导当所述p沟道电流开关接通时对于所述第二p沟道晶体管以及所述p沟道电流开关来说足够的电流。
8.如权利要求6所述的电荷泵，其中所述第一n沟道晶体管的大小设定为传导当所述n沟道电流开关接通时对于所述第二n沟道晶体管以及所述n沟道电流开关来说足够的电流。
9.如权利要求1所述的电荷泵，
其中所述p沟道源电流网络包括第四p沟道晶体管，其包括耦合到所述p沟道电流开关的所述至少一个漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；且
其中所述n沟道吸收器电流网络包括第四n沟道晶体管，其包括耦合到所述第四p沟道晶体管的所述漏极端子的漏极端子、被配置成接收第二n偏压输入的栅极，以及耦合到所述n沟道电流开关的所述至少一个漏极端子的源极端子。
10.如权利要求9所述的电荷泵，其中所述第四p沟道晶体管的大小设定为传导是所述p沟道电流开关的电流的N倍的电流，其中所述第四n沟道晶体管的大小设定为传导是所述n沟道电流开关的电流的N倍的电流，且其中N大于一。
11.如权利要求1所述的电荷泵，其中所述电压输出耦合到电压控制振荡器(VCO)。
12.如权利要求1所述的电荷泵，其另外包括设置于所述基线电流的路径上并且连接到所述第二p沟道晶体管以及所述第二n沟道晶体管的电压缓冲器，所述电压缓冲器被配置成源出和吸收所述基线电流的所述路径上的电流，同时产生标称等于所述电荷泵的输出电压的输出电压。
13.如权利要求12所述的电荷泵，其中所述电压缓冲器包括运算放大器和耦合到所述运算放大器的输出的电容器。
14.一种电荷泵，其被配置成接收第一p偏压输入、第二p偏压输入、第一n偏压输入、第二n偏压输入；和在输出线上产生电压输出，所述电荷泵包括：
电流源；
p沟道源电流网络，其包括：
第一p沟道晶体管，其包括耦合到所述电流源的源极端子、被配置成接收所述第一p偏压输入的栅极，以及漏极端子；
第二p沟道晶体管，其包括源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；
第三p沟道晶体管，其包括源极端子、被配置成接收所述第二p偏压输入的栅极，以及耦合到所述输出线的漏极端子；和
p沟道电流开关，其包括耦合到所述第一p沟道晶体管的所述漏极端子的至少一个源极端子、耦合到相位比较器的至少一个栅极，以及耦合到所述第二p沟道晶体管的所述源极端子以及所述第三p沟道晶体管的所述源极端子的至少一个漏极端子；和
n沟道吸收器电流网络，其包括：
第一n沟道晶体管，其包括漏极端子、被配置成接收所述第一n偏压输入的栅极，以及源极端子；
第二n沟道晶体管，其包括耦合到所述第二p沟道晶体管的所述漏极端子的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及源极端子；
第三n沟道晶体管，其包括耦合到所述第三p沟道晶体管的所述漏极端子以及所述电荷泵的所述输出的漏极端子、被配置成接收所述第二n偏压输入的栅极，以及源极端子；和
n沟道电流开关，其包括耦合到所述第三n沟道晶体管的所述源极端子以及所述第二n沟道晶体管的所述源极端子的至少一个漏极端子、耦合到所述相位比较器的至少一个栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的至少一个源极端子；且
其中所述p沟道源电流网络被配置成当所述p沟道开关接通时，从所述第一p沟道晶体管提取电流并且在从所述第二p沟道晶体管到所述第二n沟道晶体管的第一路径与穿过所述第三p沟道晶体管的第二路径之间拆分所述电流，以使得所述第一路径上的被拆分的电流大于所述第二路径上的被拆分的电流。
15.如权利要求14所述的电荷泵，其中所述p沟道电流开关包括：
第一p沟道电流开关晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的第一源极端子、被配置成接收来自所述相位比较器的经求反第一输出的栅极，以及第一漏极端子；和
第二p沟道电流开关晶体管，其使所述相位比较器以电容方式耦合到所述第三p沟道晶体管的所述源极端子，所述第二p沟道电流开关晶体管包括栅极、第二源极端子和第二漏极端子，所述栅极被配置成接收来自所述相位比较器的所述第一输出，所述第二源极端子和第二漏极端子两者都耦合到所述第三p沟道晶体管的所述源极端子。
16.如权利要求15所述的电荷泵，其中来自所述相位比较器的所述第一输出指示参考信号是否领先反馈信号，且其中所述经求反第一输出滞后于所述第一输出信号。
17.如权利要求14所述的电荷泵，其中所述n沟道电流开关包括：
第一n沟道电流开关晶体管，其包括耦合到所述第三n沟道晶体管的所述源极端子的第一漏极端子、被配置成接收来自所述相位比较器的第二输出的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的第一源极端子；和
第二n沟道电流开关晶体管，其使所述相位比较器以电容方式耦合到所述第三n沟道晶体管的所述漏极端子，所述第二n沟道电流开关晶体管包括栅极、第二漏极端子和第二源极端子，所述栅极被配置成接收来自所述相位比较器的经求反第二输出，所述第二漏极端子和第二源极端子两者都耦合到所述第三n沟道晶体管的所述源极端子。
18.如权利要求17所述的电荷泵，其中来自所述相位比较器的所述第二输出指示反馈信号是否领先参考信号，且其中所述经求反第二输出滞后于所述第二输出信号。
19.如权利要求14所述的电荷泵，其中所述第一路径上的所述被拆分的电流是所述第二路径上的所述被拆分的电流的N倍，且其中N大于1。
20.如权利要求19所述的电荷泵，其中所述第一p沟道晶体管的大小设定为传导当所述p沟道电流开关接通时对于所述第二p沟道晶体管以及所述p沟道电流开关来说足够的电流。
21.如权利要求19所述的电荷泵，其中所述第一n沟道晶体管的大小设定为传导当所述n沟道电流开关接通时对于所述第二n沟道晶体管以及所述n沟道电流开关来说足够的电流。
22.如权利要求14所述的电荷泵，
其中所述p沟道源电流网络包括第四p沟道晶体管，其包括耦合到所述第一p沟道晶体管的所述漏极端子的源极端子、被配置成接收所述第二p偏压输入的栅极，以及漏极端子；且
其中所述n沟道吸收器电流网络包括第四n沟道晶体管，其包括耦合到所述第四p沟道晶体管的所述漏极端子的漏极端子、被配置成接收第二n偏压输入的栅极，以及耦合到所述第一n沟道晶体管的所述漏极端子的源极端子。
23.如权利要求22所述的电荷泵，其中所述第四p沟道晶体管的大小设定为传导是所述p沟道电流开关的电流的M倍的电流，其中所述第四n沟道晶体管的大小设定为传导是所述n沟道电流开关的电流的M倍的电流，且其中M大于一。
24.如权利要求22所述的电荷泵，其中所述p沟道源电流网络和所述n沟道吸收器电流网络被配置成从所述第一p沟道晶体管提取基线电流并且引导所述基线电流穿过所述第二p沟道晶体管到达所述第二n沟道晶体管而不管所述p沟道电流开关和所述n沟道电流开关的导通状态为何，以使得当所述p沟道电流开关接通时，小于所述基线电流的电流从所述第一p沟道晶体管流出并且随后穿过所述p沟道电流开关和所述第三p沟道晶体管流到所述输出线。
25.如权利要求14所述的电荷泵，其中所述电压输出耦合到电压控制振荡器(VCO)。
26.如权利要求14所述的电荷泵，其另外包括设置于所述第一路径上并且连接到所述第二p沟道晶体管以及所述第二n沟道晶体管的电压缓冲器，所述电压缓冲器被配置成源出和吸收所述第一路径上的电流，同时产生标称等于所述电荷泵的输出电压的输出电压。
27.如权利要求26所述的电荷泵，其中所述电压缓冲器包括运算放大器和耦合到所述运算放大器的输出的电容器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/392,474 | 2016-12-28 | ||
| US15/392,474 US10193560B2 (en) | 2016-12-28 | 2016-12-28 | Method and circuits for charge pump devices of phase-locked loops |
| PCT/US2017/066341 WO2018125594A1 (en) | 2016-12-28 | 2017-12-14 | Method and circuits for charge pump devices of phase-locked loops |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110495102A true CN110495102A (zh) | 2019-11-22 |
| CN110495102B CN110495102B (zh) | 2020-11-27 |
Family
ID=62625608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780086190.5A Active CN110495102B (zh) | 2016-12-28 | 2017-12-14 | 用于锁相环路的电荷泵装置的方法和电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10193560B2 (zh) |
| EP (1) | EP3563483A4 (zh) |
| CN (1) | CN110495102B (zh) |
| WO (1) | WO2018125594A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193560B2 (en) | 2016-12-28 | 2019-01-29 | Analog Bits Inc. | Method and circuits for charge pump devices of phase-locked loops |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691512A (zh) * | 2004-04-09 | 2005-11-02 | 三星电子株式会社 | 具有自适应环路带宽的锁相环 |
| US7012473B1 (en) * | 2002-07-17 | 2006-03-14 | Athena Semiconductors, Inc. | Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on |
| JP2010226556A (ja) * | 2009-03-25 | 2010-10-07 | Toyota Industries Corp | Ｐｌｌ回路及びチャージポンプ回路 |
| US8193843B1 (en) * | 2009-09-25 | 2012-06-05 | Rf Micro Devices, Inc. | Charge pump tracking circuit for a phase lock loop |
| CN104601168A (zh) * | 2013-10-31 | 2015-05-06 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2120478B (en) | 1982-04-22 | 1985-10-16 | Standard Telephones Cables Ltd | Voltage controlled oscillator |
| US5126692A (en) | 1987-08-03 | 1992-06-30 | Western Digital Corporation | Variable frequency system having linear combination of charge pump and voltage controlled oscillator |
| US5012494A (en) | 1989-11-07 | 1991-04-30 | Hewlett-Packard Company | Method and apparatus for clock recovery and data retiming for random NRZ data |
| US5144156A (en) | 1990-06-15 | 1992-09-01 | Seiko Epson Corporation | Phase synchronizing circuit with feedback to control charge pump |
| US5165054A (en) | 1990-12-18 | 1992-11-17 | Synaptics, Incorporated | Circuits for linear conversion between currents and voltages |
| US5646563A (en) | 1994-07-15 | 1997-07-08 | National Semiconductor Corporation | Charge pump with near zero offset current |
| US6064250A (en) | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| US5825640A (en) | 1997-06-30 | 1998-10-20 | Motorola, Inc. | Charge pump circuit and method |
| FR2767977A1 (fr) | 1997-08-27 | 1999-02-26 | Philips Electronics Nv | Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge |
| US6118346A (en) | 1998-05-20 | 2000-09-12 | National Semiconductor Corp. | Dynamic matching of up and down currents in charge pumps to reduce spurious tones |
| US6181210B1 (en) | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
| US6124741A (en) | 1999-03-08 | 2000-09-26 | Pericom Semiconductor Corp. | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches |
| US6278332B1 (en) | 2000-02-15 | 2001-08-21 | Agere Systems Guardian Corp. | Charge pump for low-voltage, low-jitter phase locked loops |
| US6316977B1 (en) | 2000-07-14 | 2001-11-13 | Pmc-Sierra, Inc. | Low charge-injection charge pump |
| EP1229657A1 (en) | 2001-02-02 | 2002-08-07 | Alcatel | Charge pump |
| US6891411B2 (en) | 2001-03-29 | 2005-05-10 | Micron Technology, Inc. | Low injection charge pump |
| US6661683B2 (en) | 2002-03-18 | 2003-12-09 | Texas Instruments Incorporated | Charge pump having very low voltage ripple |
| JP4608153B2 (ja) | 2001-09-10 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | チャージポンプ電流補正回路 |
| US6744292B2 (en) * | 2002-10-25 | 2004-06-01 | Exar Corporation | Loop filter capacitor multiplication in a charge pump circuit |
| US7183822B1 (en) | 2003-09-16 | 2007-02-27 | Cypress Semiconductor Corp. | Low-voltage, low static phase offset differential charge pump |
| US7005896B2 (en) | 2003-09-29 | 2006-02-28 | Via Technologies, Inc. | High-speed low-noise charge pump |
| US7385429B1 (en) | 2005-05-31 | 2008-06-10 | Altera Corporation | Charge pump with reduced current mismatch |
| KR100818799B1 (ko) | 2006-05-25 | 2008-04-02 | 삼성전자주식회사 | 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프 |
| US7511580B2 (en) * | 2007-03-25 | 2009-03-31 | Smartech Worldwide Limited | Charge pump circuit with dynamic current biasing for phase locked loop |
| US8018269B2 (en) | 2007-11-13 | 2011-09-13 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
| US8294497B2 (en) * | 2009-04-24 | 2012-10-23 | Analog Devices, Inc. | Low-offset charge pump, duty cycle stabilizer, and delay locked loop |
| US7888980B2 (en) | 2009-07-20 | 2011-02-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Charge pump with low charge injection and low clock feed-through |
| US8421509B1 (en) * | 2011-10-25 | 2013-04-16 | United Microelectronics Corp. | Charge pump circuit with low clock feed-through |
| US9543969B2 (en) * | 2014-12-05 | 2017-01-10 | Texas Instruments Incorporated | High-speed resistor-based charge pump for active loop filter-based phase-locked loops |
| US9473022B2 (en) | 2015-02-10 | 2016-10-18 | Qualcomm Incorporated | Self-biased charge pump |
| US10193560B2 (en) | 2016-12-28 | 2019-01-29 | Analog Bits Inc. | Method and circuits for charge pump devices of phase-locked loops |
-
2016
- 2016-12-28 US US15/392,474 patent/US10193560B2/en active Active
-
2017
- 2017-12-14 EP EP17888813.7A patent/EP3563483A4/en active Pending
- 2017-12-14 WO PCT/US2017/066341 patent/WO2018125594A1/en unknown
- 2017-12-14 CN CN201780086190.5A patent/CN110495102B/zh active Active
-
2019
- 2019-01-16 US US16/248,951 patent/US11115030B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012473B1 (en) * | 2002-07-17 | 2006-03-14 | Athena Semiconductors, Inc. | Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on |
| CN1691512A (zh) * | 2004-04-09 | 2005-11-02 | 三星电子株式会社 | 具有自适应环路带宽的锁相环 |
| JP2010226556A (ja) * | 2009-03-25 | 2010-10-07 | Toyota Industries Corp | Ｐｌｌ回路及びチャージポンプ回路 |
| US8193843B1 (en) * | 2009-09-25 | 2012-06-05 | Rf Micro Devices, Inc. | Charge pump tracking circuit for a phase lock loop |
| CN104601168A (zh) * | 2013-10-31 | 2015-05-06 | 中芯国际集成电路制造(上海)有限公司 | 自偏置锁相环 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018125594A1 (en) | 2018-07-05 |
| EP3563483A4 (en) | 2019-12-25 |
| US10193560B2 (en) | 2019-01-29 |
| US20190222216A1 (en) | 2019-07-18 |
| CN110495102B (zh) | 2020-11-27 |
| EP3563483A1 (en) | 2019-11-06 |
| US11115030B2 (en) | 2021-09-07 |
| US20180183446A1 (en) | 2018-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8552774B2 (en) | Fast-switching low-noise charge pump | |
| Kreienkamp et al. | A 10-Gb/s CMOS clock and data recovery circuit with an analog phase interpolator | |
| KR101346385B1 (ko) | 누설 보상된 디지털/아날로그 컨버터 | |
| US20080191783A1 (en) | Symmetric charge pump replica bias detector | |
| US8063678B2 (en) | Charge pump for phase locked loop | |
| US7705640B2 (en) | Common-mode feedback method using a current starved replica biasing | |
| US6472914B2 (en) | Process independent ultralow charge pump | |
| US10069411B2 (en) | Differential charge pump with extended output control voltage range | |
| US20100207673A1 (en) | Asymmetric charge pump and phase locked loops having the same | |
| CN110495102A (zh) | 用于锁相环路的电荷泵装置的方法和电路 | |
| US20110279172A1 (en) | Charge pump circuit | |
| WO2023124557A1 (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| US7053684B1 (en) | Reduced jitter charge pumps and circuits and systems utilizing the same | |
| US8531218B1 (en) | Frequency generating system | |
| US9793805B2 (en) | Charge pump current adjustment | |
| CN105099441B (zh) | 电荷泵电路和锁相环电路 | |
| WO2016042911A1 (ja) | ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路および半導体装置 | |
| TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
| TWI657664B (zh) | 電路開關的二階段開關方法 | |
| CN110011532B (zh) | 电荷泵和锁相环 | |
| KR101700745B1 (ko) | 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로 | |
| JP2012009993A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |