CN110472442A - 一种自动检测硬件木马ip核 - Google Patents

一种自动检测硬件木马ip核 Download PDF

Info

Publication number
CN110472442A
CN110472442A CN201910767267.6A CN201910767267A CN110472442A CN 110472442 A CN110472442 A CN 110472442A CN 201910767267 A CN201910767267 A CN 201910767267A CN 110472442 A CN110472442 A CN 110472442A
Authority
CN
China
Prior art keywords
model
module
training
trojan horse
hardware trojan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910767267.6A
Other languages
English (en)
Inventor
吴文志
沙锋
陈旭辉
谢勇
梁伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University of Technology
Original Assignee
Xiamen University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University of Technology filed Critical Xiamen University of Technology
Priority to CN201910767267.6A priority Critical patent/CN110472442A/zh
Publication of CN110472442A publication Critical patent/CN110472442A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks

Abstract

本发明涉及一种自动检测硬件木马IP核，包括：初始化模块、数据存储模块和训练模块；所述初始化模块接收到初始化信号后，读取数据存储模块中存储的模型、模型参数和训练数据集后发送至训练模块，同时读取外部待检测集成电路的特征数据存储至数据存储模块内；所述训练模块根据接收到的模型、模型参数和训练数据集进行训练得到训练后的系统预测模型后，读取数据存储模块中存储的特征数据通过系统预测模型进行预测后，输出预测结果。本发明不仅能够实现对集成电路的硬件木马检测，而且能够方便地封装用户顶层协议，提高系统安全性。

Description

一种自动检测硬件木马IP核
技术领域
本发明涉及硬件木马检测领域，尤其涉及一种自动检测硬件木马IP核。
背景技术
硬件木马是插入到芯片设计中的额外电路，具有恶意的功能目的改变，可靠性降低或秘密信息泄露。与此同时，硬件木马电路的设计十分隐蔽，仅在罕见条件下触发，在其生命周期的大部分时间出于静候状态，相对于宿主设计规模非常小，而且对电路参数仅有微小影响，因此对于硬件木马的检测具有一定的困难性。
发明内容
为了克服现有硬件木马检测技术繁琐，硬件木马检测困难的不足，本发明提出了一种自动检测硬件木马IP核，不仅能够实现对集成电路的硬件木马检测，而且能够方便地封装用户顶层协议，提高系统安全性。
具体方案如下：
一种自动检测硬件木马IP核，包括：初始化模块、数据存储模块和训练模块；
所述初始化模块接收到初始化信号后，读取数据存储模块中存储的模型、模型参数和训练数据集后发送至训练模块，同时读取外部待检测集成电路的特征数据存储至数据存储模块内；
所述训练模块根据接收到的模型、模型参数和训练数据集进行训练得到训练后的系统预测模型后，读取数据存储模块中存储的特征数据通过系统预测模型进行预测后，输出预测结果。
进一步的，IP核与处理器通过PLB总线连通。
进一步的，处理器采用FPGA内嵌的PowerPC内核。
进一步的，所述外部待检测集成电路的特征数据包括逻辑单元数、信号数量、IO数量和功耗值。
进一步的，所述训练模块采用TensorFlow的机器学习框架。
进一步的，所述训练模块的训练过程为：
步骤1、配置TensorFlow框架采用三层神经网络模型，分别为输入层、隐藏层和输出层；
步骤2、模型配置采用线性整流函数作为系统激活函数，反向传播结构采用均值平方差来计算损失函数，并最终使用Adam优化算法进行优化；
步骤3、设置系统学习率为0.0001，并读取训练数据集；
步骤4、设置循环次数为50000，训练得出系统预测模型。
进一步的，所述训练为将训练数据集中每组数据通过模型输出的预测结果与其真实结果进行对比，根据比对结果对模型进行修正。
本发明采用如上技术方案，通过读取硬件中的特征数据进行模拟，得出一种基于机器学习的自动检测硬件木马IP核，可为集成电路提供简便的硬件木马检测，不仅能够实现对集成电路的硬件木马检测，而且能够方便地封装用户顶层协议，提高系统安全性。
附图说明
图1所示为本发明实施例中处理器与IP核连接的示意图。
图2所示为该实施例中初始化模块与训练模块连接的示意图。
图3所示为该实施例中IP核的结构示意图。
具体实施方式
为进一步说明实施例，本发明提供有附图。这些附图为本发明揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。
现结合附图和具体实施方式对本发明进一步说明。
该实施例中采用Xilinx公司的FPGA作为检测单元的主处理器，外接待检测集成电路或数据输入单元。通过硬件描述语言(VHDL)编写集成电路底层驱动模块。
该实施例中，FPGA内部采用的处理器采用的为内嵌PowerPC内核，并采用PLB总线与自动检测硬件木马IP核连接在一起，如图1所示。PowerPC运行顶层用户程序，通过PLB总线控制自动检测硬件木马IP核，对外部集成电路进行检测。
如图3所示，所述自动检测硬件木马IP核主要包括：初始化模块、数据存储模块和训练模块。
系统上电后，处理器运行顶层用户程序后，发送初始化信号至初始化模块。
所述初始化模块如图2中所示的initialization模块，其接收到初始化信号(图2中initialization模块的init端口)后，读取数据存储模块中存储的模型、模型参数和训练数据集后发送至训练模块，同时读取外部待检测集成电路的特征数据存储至数据存储模块内。该实施例中，所述数据存储模块为外部储存器，在其他实施例中也可以采用内部存储器，在此不做限制。该实施例中，initialization模块通过其上的iput_addr和iput_data两个端口来读取特征数据存储模块RAMDATA内的数据；initialization模块通过其上的addr_out和data_out两个端口将数据输出至训练(Detect_function)模块的addr_read和data_read两个端口。
当初始化完成后，进行机器学习训练过程，所述训练模块根据接收到的模型、模型参数和训练数据集进行训练得到训练后的系统预测模型后，读取数据存储模块中存储的特征数据通过系统预测模型进行预测后，输出预测结果。
该实施例中，所述模型参数至少包括激活函数、损失函数和学习率。
具体的，所述训练模块采用TensorFlow的机器学习框架，所述训练模块的训练过程为：
步骤1、配置TensorFlow框架采用三层神经网络模型，分别为输入层、隐藏层和输出层；
步骤2、模型配置采用线性整流函数(Rectified Linear Unit,ReLU)作为系统激活函数，反向传播结构采用均值平方差reduce_mean()来计算损失函数，并最终使用Adam优化算法(AdamOptimizer函数)进行优化；
步骤3、设置系统学习率为0.0001，并读取训练数据集；
步骤4、设置循环次数为50000，训练得出系统预测模型。
所述训练为将训练数据集中每组数据通过模型输出的预测结果与其真实结果进行对比，根据比对结果对模型进行修正，提高预测的准确率。
本发明实施例通过读取硬件中的特征数据进行模拟，得出一种基于机器学习的自动检测硬件木马IP核，可为集成电路提供简便的硬件木马检测，不仅能够实现对集成电路的硬件木马检测，而且能够方便地封装用户顶层协议，提高系统安全性。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。

Claims (7)

1.一种自动检测硬件木马IP核，其特征在于，包括：初始化模块、数据存储模块和训练模块；
所述初始化模块接收到初始化信号后，读取数据存储模块中存储的模型、模型参数和训练数据集后发送至训练模块，同时读取外部待检测集成电路的特征数据存储至数据存储模块内；
所述训练模块根据接收到的模型、模型参数和训练数据集进行训练得到训练后的系统预测模型后，读取数据存储模块中存储的特征数据通过系统预测模型进行预测后，输出预测结果。
2.根据权利要求1所述的自动检测硬件木马IP核，其特征在于：IP核与处理器通过PLB总线连通。
3.根据权利要求2所述的自动检测硬件木马IP核，其特征在于：处理器采用FPGA内嵌的PowerPC内核。
4.根据权利要求1所述的自动检测硬件木马IP核，其特征在于：所述外部待检测集成电路的特征数据包括逻辑单元数、信号数量、IO数量和功耗值。
5.根据权利要求1所述的自动检测硬件木马IP核，其特征在于：所述训练模块采用TensorFlow的机器学习框架。
6.根据权利要求5所述的自动检测硬件木马IP核，其特征在于：所述训练模块的训练过程为：
步骤1、配置TensorFlow框架采用三层神经网络模型，分别为输入层、隐藏层和输出层；
步骤2、模型配置采用线性整流函数作为系统激活函数，反向传播结构采用均值平方差来计算损失函数，并最终使用Adam优化算法进行优化；
步骤3、设置系统学习率为0.0001，并读取训练数据集；
步骤4、设置循环次数为50000，训练得出系统预测模型。
7.根据权利要求6所述的自动检测硬件木马IP核，其特征在于：所述训练为将训练数据集中每组数据通过模型输出的预测结果与其真实结果进行对比，根据比对结果对模型进行修正。
CN201910767267.6A 2019-08-20 2019-08-20 一种自动检测硬件木马ip核 Pending CN110472442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910767267.6A CN110472442A (zh) 2019-08-20 2019-08-20 一种自动检测硬件木马ip核

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910767267.6A CN110472442A (zh) 2019-08-20 2019-08-20 一种自动检测硬件木马ip核

Publications (1)

Publication Number Publication Date
CN110472442A true CN110472442A (zh) 2019-11-19

Family

ID=68511090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910767267.6A Pending CN110472442A (zh) 2019-08-20 2019-08-20 一种自动检测硬件木马ip核

Country Status (1)

Country Link
CN (1) CN110472442A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106228240A (zh) * 2016-07-30 2016-12-14 复旦大学 基于fpga的深度卷积神经网络实现方法
CN106940815A (zh) * 2017-02-13 2017-07-11 西安交通大学 一种可编程卷积神经网络协处理器ip核
CN108446555A (zh) * 2018-02-11 2018-08-24 复旦大学 对硬件木马进行实时监控和检测的方法
CN108846283A (zh) * 2018-06-15 2018-11-20 北京航空航天大学 一种硬件木马实时检测系统及其设计方法
CN109784489A (zh) * 2019-01-16 2019-05-21 北京大学软件与微电子学院 基于fpga的卷积神经网络ip核

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106228240A (zh) * 2016-07-30 2016-12-14 复旦大学 基于fpga的深度卷积神经网络实现方法
CN106940815A (zh) * 2017-02-13 2017-07-11 西安交通大学 一种可编程卷积神经网络协处理器ip核
CN108446555A (zh) * 2018-02-11 2018-08-24 复旦大学 对硬件木马进行实时监控和检测的方法
CN108846283A (zh) * 2018-06-15 2018-11-20 北京航空航天大学 一种硬件木马实时检测系统及其设计方法
CN109784489A (zh) * 2019-01-16 2019-05-21 北京大学软件与微电子学院 基于fpga的卷积神经网络ip核

Similar Documents

Publication Publication Date Title
CN104484214B (zh) 一种sram型fpga的配置、刷新与程序上注一体化系统
CN104464152B (zh) 基于人脸识别和rfid的贵重物品防盗系统及其防盗方法
CN103336500B (zh) 车辆监控系统
CN103810521B (zh) 无源rfid电子标签数字基带处理器
CN105975726A (zh) 一种基于SystemVerilog语言的验证方法及平台
CN205608814U (zh) 一种基于Zynq软硬件协同处理的增强现实系统
CN106484316A (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN105242768A (zh) 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
CN201438269U (zh) 一种运动控制主板、运动控制板和运动控制器
CN110472442A (zh) 一种自动检测硬件木马ip核
CN109523671A (zh) 一种智能化公交车站点乘客流量统计装置及统计方法
CN201251801Y (zh) 带有电子身份证和时间记录器的智能提款箱
CN100533424C (zh) 单线传输接口和单字节操作的键盘显示模块
CN204631895U (zh) 一种公共交通工具的客流检测装置
CN101504559B (zh) 一种apb总线及其实现方法
CN206400635U (zh) 一种基于计算机的图书馆座位管控系统
CN105292187B (zh) 一种应答器逻辑控制装置
CN205263922U (zh) 一种带有广告屏的自动彩票售卖机
CN104463986B (zh) Esam的控制方法及装置、obu
CN107608927A (zh) 一种支持全功能的lpc总线主机端口的设计方法
CN103632449A (zh) 基于非接触式ic卡的节水控制器
CN106780817A (zh) 基于rfid技术的校园安全监管系统及监管方法
CN202995822U (zh) 自动售检票系统主控单元
CN206711268U (zh) 一种便携式售票机
CN101303416B (zh) 数字式金属探测器的控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191119