CN110471672A - 一种基于逻辑芯片的dsp烧写防密码锁死电路 - Google Patents

一种基于逻辑芯片的dsp烧写防密码锁死电路 Download PDF

Info

Publication number
CN110471672A
CN110471672A CN201910744215.7A CN201910744215A CN110471672A CN 110471672 A CN110471672 A CN 110471672A CN 201910744215 A CN201910744215 A CN 201910744215A CN 110471672 A CN110471672 A CN 110471672A
Authority
CN
China
Prior art keywords
circuit
logic
foot
reset
wire jumper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910744215.7A
Other languages
English (en)
Inventor
王清泉
仝步升
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201910744215.7A priority Critical patent/CN110471672A/zh
Publication of CN110471672A publication Critical patent/CN110471672A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及一种基于逻辑芯片的DSP烧写防密码锁死电路，涉及航空电气技术领域。本发明采用三位插针，通过外部跳线改变第三针的逻辑值，用逻辑芯片控制实现输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，当电路处于调试阶段或进行程序代码烧写时，选择将复位信号屏蔽；当完成程序代码烧写后，更改跳线端，重新使外部复位信号有效。该电路采用三位插针跳线的方式实现CPU复位信号有效/屏蔽的快捷切换，当产品软件升级完成后，可通过焊锡短接的方式，实现产品状态的固化。

Description

一种基于逻辑芯片的DSP烧写防密码锁死电路
技术领域
本发明涉及航空电气技术领域，具体涉及一种基于逻辑芯片的DSP烧写防密码锁死电路。
背景技术
目前DSP2812大量用做机载控制器设备的CPU，且DSP2812为保护程序代码安全设计有CSM代码安全模块，模块由8个16位单元组成，受到CSM保护的模块有Flash、OTP、L0及L1。程序员在Flash烧写工具界面，可以在菜单栏Code Security Password区域对CSM模块密码进行设置。DSP2812在工程应用中，往往会设计CPU外部复位电路以增强产品的可靠性和安全性，但是Flash在程序代码烧写时，如果DSP复位引脚(160脚)接收到低电平复位输入信号，会造成CSM代码安全模块密码锁死，且密码为随机设置。在产品设计调试阶段需要反复对程序代码进行修改迭代，为防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死，就要求产品在调试阶段和后期产品程序维护升级时能够方便快捷的将CPU外部复位信号进行屏蔽。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何设计一种简单的电路，实现CPU复位信号有效/屏蔽的快捷切换。
(二)技术方案
为了解决上述技术问题，本发明提供了一种基于逻辑芯片的DSP烧写防密码锁死电路，该电路通过跳线，实现输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死。
优选地，所述电路包括跳线电路、逻辑处理电路；
所述跳线电路用于通过三位插针J1实现外部跳线切换；
所述逻辑处理电路包括逻辑或门D2A，所述逻辑或门D2A用于将CPU外部复位电路中复位芯片D1输出的复位信号和三位插针跳线端的跳线信号进行逻辑处理后作为DSP的外部复位信号接到DSP复位引脚。
优选地，所述跳线电路包括三位插针J1、电阻R1，其中，J1的中间引脚2脚作为跳线端接逻辑或门D2A的1脚，三位插针J1的1脚接电阻R1的一脚，电阻R1的另一脚接一3.3V电源以模拟逻辑1，J1的3脚接电源地以模拟逻辑0。
优选地，所述逻辑处理电路还包括滤波电感E1、滤波电感E2、电容C1、电阻R2，其中，滤波电感E1的一脚接CPU外部复位电路中复位芯片D1的1脚，滤波电感E1的另一脚接所述逻辑或门D2A的2脚，复位芯片D1的2脚接电源地，复位芯片D1的5脚接所述3.3V电源，复位芯片D1的2脚还接所述电容C1的一脚，复位芯片D1的5脚还接所述电容C1的另一脚。复位芯片D1的4脚还接滤波电感E2的一脚，滤波电感E2的另一脚接DSP的喂狗信号输出脚，复位芯片D1的3脚接电阻R2的一脚，电阻R2的另一脚接所述电源3.3V；复位芯片D1的复位信号和三位插针的跳线端接入逻辑或门D2A后，通过三位插针跳线端与3.3V电源或地信号短接，对应地实现对DSP复位信号的使能或屏蔽设置。
优选地，所述逻辑或门D2A通过在CPLD中设置或门逻辑模块实现。
优选地，所述DSP为DSP2812芯片。
优选地，所述跳线电路用于通过三位插针J1实现外部地与高电平的输入切换。
优选地，所述跳线电路用于通过三位插针J1实现逻辑0与逻辑1的输入切换。
(三)有益效果
本发明采用三位插针，通过外部跳线改变第三针的逻辑值，用逻辑芯片控制实现输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，当电路处于调试阶段或进行程序代码烧写时，选择将复位信号屏蔽；当完成程序代码烧写后，更改跳线端，重新使外部复位信号有效。该电路采用三位插针跳线的方式实现CPU复位信号有效/屏蔽的快捷切换，当产品软件升级完成后，可通过焊锡短接的方式，实现产品状态的固化。此DSP烧写防密码锁死电路仅通过三位插针和一“或”逻辑模块实现，逻辑简单，通用性强，元器件数量少可靠性高，具有典型推广价值。
附图说明
图1是本发明实施例的应用于滑油温度控制器CPU外围电路的DSP烧写防密码锁死电路的电路图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1所示，本发明实施例提供的一种应用于滑油温度控制器CPU外围电路的DSP烧写防密码锁死电路，是一种应用于以DSP2812为CPU的程序烧写防密码锁死电路，包括跳线电路、逻辑处理电路两部分。通过一个三位插针实现外部跳线切换(外部地/高电平(逻辑0/1)的输入切换)，中间插针接入逻辑处理电路，两侧插针分别接高/低电平，通过跳线实现中间插针高/低有效位的切换；然后将CPU外部复位电路中复位芯片(为看门狗芯片)输出的复位信号接入逻辑处理电路，将逻辑处理电路输出信号接入DSP复位引脚，此时可通过三位插针跳线实现复位信号有效/屏蔽状态的切换。
所述跳线电路包括三位插针J1、电阻R1，其中，J1的中间引脚2脚作为跳线端接逻辑或门D2A的1脚，三位插针J1的1脚接电阻R1的一脚，电阻R1的另一脚接一3.3V电源以模拟逻辑1，J1的3脚接电源地以模拟逻辑0。
逻辑处理电路包括滤波电感E1、滤波电感E2、电容C1、电阻R2、逻辑或门D2A，其中，滤波电感E1的一脚接CPU外部复位电路中复位芯片D1的复位端1脚，滤波电感E1的另一脚接逻辑或门D2A的2脚，复位芯片D1的地端2脚接电源地，复位芯片D1的电源端5脚接所述3.3V电源，复位芯片D1的2脚还接电容C1的一脚，复位芯片D1的5脚还接电容C1的另一脚。复位芯片D1的喂狗信号端4脚接滤波电感E2的一脚，滤波电感E2的另一脚接DSP的喂狗信号输出脚，复位芯片D1的使能端3脚接电阻R2的一脚，电阻R2的另一脚接所述电源3.3V。逻辑或门D2A用于将复位芯片D1输出的复位信号和三位插针跳线端的跳线信号进行逻辑处理后作为DSP的外部复位信号接到DSP2812复位引脚
逻辑或门D2A通过在CPLD中设置“或”门逻辑模块实现。复位芯片D1的复位信号和三位插针的跳线端接入逻辑或门D2A后，通过三位插针跳线端与3.3V电源或地信号短接，可实现对DSP复位信号的使能或屏蔽设置。
上述电路中，三位插针的两针分别接地和3.3V电源，模拟逻辑0和1，将第三针和CPU外部复位信号(低有效)接入CPLD的I/O口，利用CPLD内部“或”逻辑模块，将逻辑输出作为复位信号再接到DSP2812复位引脚通过此电路处理后，可通过三位插针外部跳线决定第三针的输入逻辑值，当第三针与地短接时，“或”逻辑模块输出与CPU外部复位信号一致；当第三针与3.3V电源短接时，“或”逻辑模块输出始终为高电平，CPU外部复位信号被屏蔽。通过三位插针进行跳线，决定输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，当电路处于调试阶段或进行程序代码烧写时，选择将复位信号屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死；当完成程序代码烧写后，更改跳线端，重新使外部复位信号有效。
可以看出，本发明采用三位插针实现外部跳线切换，并通过“或”逻辑模块将跳线信号与复位芯片输出的复位信号进行逻辑处理，然后将处理后的信号作为DSP的复位信号；通过跳线可方便快捷的对CPU外部复位信号进行有效或屏蔽设置，产品软件状态稳定后，通过焊锡短接将复位信号有效状态固化。此DSP烧写防密码锁死电路逻辑简单，通用性强，元器件数量少可靠性高，可根据电路实际设计情况选择逻辑模块器件。该电路已应用在滑油温度控制器的CPU电路中，调试/工作模式切换简单，可靠性高，通过在电路板漏印层进行文字标注，可有效防止产品在软件升级过程中CPU复位造成的密码锁死状况，具有很好推广使用价值。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种基于逻辑芯片的DSP烧写防密码锁死电路，其特征在于，该电路通过跳线，实现输入到DSP复位引脚XRS的CPU外部复位信号有效或被屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死。
2.如权利要求1所述的电路，其特征在于，所述电路包括跳线电路、逻辑处理电路；
所述跳线电路用于通过三位插针J1实现外部跳线切换；
所述逻辑处理电路包括逻辑或门D2A，所述逻辑或门D2A用于将CPU外部复位电路中复位芯片D1输出的复位信号和三位插针跳线端的跳线信号进行逻辑处理后作为DSP的外部复位信号接到DSP复位引脚。
3.如权利要求2所述的电路，其特征在于，所述跳线电路包括三位插针J1、电阻R1，其中，J1的中间引脚2脚作为跳线端接逻辑或门D2A的1脚，三位插针J1的1脚接电阻R1的一脚，电阻R1的另一脚接一3.3V电源以模拟逻辑1，J1的3脚接电源地以模拟逻辑0。
4.如权利要求3所述的电路，其特征在于，所述逻辑处理电路还包括滤波电感E1、滤波电感E2、电容C1、电阻R2，其中，滤波电感E1的一脚接CPU外部复位电路中复位芯片D1的1脚，滤波电感E1的另一脚接所述逻辑或门D2A的2脚，复位芯片D1的2脚接电源地，复位芯片D1的5脚接所述3.3V电源，复位芯片D1的2脚还接所述电容C1的一脚，复位芯片D1的5脚还接所述电容C1的另一脚。复位芯片D1的4脚还接滤波电感E2的一脚，滤波电感E2的另一脚接DSP的喂狗信号输出脚，复位芯片D1的3脚接电阻R2的一脚，电阻R2的另一脚接所述电源3.3V；复位芯片D1的复位信号和三位插针的跳线端接入逻辑或门D2A后，通过三位插针跳线端与3.3V电源或地信号短接，对应地实现对DSP复位信号的使能或屏蔽设置。
5.如权利要求4所述的电路，其特征在于，所述逻辑或门D2A通过在CPLD中设置或门逻辑模块实现。
6.如权利要求1或2或4所述的电路，其特征在于，所述DSP为DSP2812芯片。
7.如权利要求2所述的电路，其特征在于，所述跳线电路用于通过三位插针J1实现外部地与高电平的输入切换。
8.如权利要求7所述的电路，其特征在于，所述跳线电路用于通过三位插针J1实现逻辑0与逻辑1的输入切换。
9.一种如权利要求1至8中任一项所述的电路在滑油温度控制器CPU外围电路中的应用。
10.一种滑油温度控制器CPU外围电路，其特征在于，包括如权利要求1至8中任一项所述的电路。
CN201910744215.7A 2019-08-13 2019-08-13 一种基于逻辑芯片的dsp烧写防密码锁死电路 Pending CN110471672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910744215.7A CN110471672A (zh) 2019-08-13 2019-08-13 一种基于逻辑芯片的dsp烧写防密码锁死电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910744215.7A CN110471672A (zh) 2019-08-13 2019-08-13 一种基于逻辑芯片的dsp烧写防密码锁死电路

Publications (1)

Publication Number Publication Date
CN110471672A true CN110471672A (zh) 2019-11-19

Family

ID=68510738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910744215.7A Pending CN110471672A (zh) 2019-08-13 2019-08-13 一种基于逻辑芯片的dsp烧写防密码锁死电路

Country Status (1)

Country Link
CN (1) CN110471672A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433589A (zh) * 2020-10-30 2021-03-02 天津航空机电有限公司 一种双裕度dsp防复位锁死电路
CN113687839A (zh) * 2021-08-24 2021-11-23 天津津航计算技术研究所 一种基于pci9054的cpci板卡配置芯片的板上烧写方法
CN113702735A (zh) * 2021-08-23 2021-11-26 天津津航计算技术研究所 一种应用于多路离散量采集通道的bit自检测电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105756A (ja) * 1998-07-20 2000-04-11 Lucent Technol Inc 網内の分散アプリケ―ションの故障を検出し、この故障を指定されるリプリケ―ションの程度に従って回復するための方法および装置
CN101604265A (zh) * 2008-06-13 2009-12-16 艾默生网络能源系统北美公司 一种看门狗电路复位锁定屏蔽电路
CN201828797U (zh) * 2010-06-24 2011-05-11 王玉梅 一种dsp芯片在烧写过程中的cpu复位防止电路
CN103902393A (zh) * 2012-12-26 2014-07-02 上海航空电器有限公司 含外部看门狗机制时的jtag口安全辅助电路
CN205068366U (zh) * 2015-11-02 2016-03-02 积成电子股份有限公司 程序运行和jtag程序下载免跳线的电路
CN205103810U (zh) * 2015-11-18 2016-03-23 成都天奥信息科技有限公司 一种应用于数传系统控制软件升级的电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105756A (ja) * 1998-07-20 2000-04-11 Lucent Technol Inc 網内の分散アプリケ―ションの故障を検出し、この故障を指定されるリプリケ―ションの程度に従って回復するための方法および装置
CN101604265A (zh) * 2008-06-13 2009-12-16 艾默生网络能源系统北美公司 一种看门狗电路复位锁定屏蔽电路
CN201828797U (zh) * 2010-06-24 2011-05-11 王玉梅 一种dsp芯片在烧写过程中的cpu复位防止电路
CN103902393A (zh) * 2012-12-26 2014-07-02 上海航空电器有限公司 含外部看门狗机制时的jtag口安全辅助电路
CN205068366U (zh) * 2015-11-02 2016-03-02 积成电子股份有限公司 程序运行和jtag程序下载免跳线的电路
CN205103810U (zh) * 2015-11-18 2016-03-23 成都天奥信息科技有限公司 一种应用于数传系统控制软件升级的电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
魏东等: "GPS卫星导航接收机调试工艺技术研究", 《电子工艺技术》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433589A (zh) * 2020-10-30 2021-03-02 天津航空机电有限公司 一种双裕度dsp防复位锁死电路
CN112433589B (zh) * 2020-10-30 2022-11-01 天津航空机电有限公司 一种双裕度dsp防复位锁死电路
CN113702735A (zh) * 2021-08-23 2021-11-26 天津津航计算技术研究所 一种应用于多路离散量采集通道的bit自检测电路
CN113687839A (zh) * 2021-08-24 2021-11-23 天津津航计算技术研究所 一种基于pci9054的cpci板卡配置芯片的板上烧写方法
CN113687839B (zh) * 2021-08-24 2023-08-08 天津津航计算技术研究所 一种基于pci9054的cpci板卡配置芯片的板上烧写方法

Similar Documents

Publication Publication Date Title
CN110471672A (zh) 一种基于逻辑芯片的dsp烧写防密码锁死电路
DE60130829T2 (de) Erkennung von unbefugter Manipulation in elektronischen Vorrichtungen
DE102008064723B4 (de) System zum Schutz für Schaltungsplatinen vor unbefugtem Eingriff
IT8922811A1 (it) Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale.
CN100481104C (zh) 用于保护电子设备中的通信端口的方法和装置
CN104756129B (zh) 用于在数据处理器的不同操作域之间切换的安全机制
DE60130154T2 (de) Ein kartenlesegerät
CN103119566A (zh) 数据处理装置的除错
DE19610070A1 (de) Chipkarte
DE19635204A1 (de) Ausnahme-Sicherheitsschaltung
CN108154032A (zh) 一种基于可信执行环境的具有内存完整性保障功能的计算机系统信任根构建方法
CN101573687A (zh) 重新配置安全系统
CN110489206B (zh) 一种具有禁止程序调试功能的仿真器
JP5940201B2 (ja) プログラミング可能なハードウェアデバイスのコンフィギュレーションを阻止する装置
DE60011086T2 (de) Gerät für datenverarbeitung und korrespondierendes verfahren
CN106980576A (zh) 一种基于运行时验证技术的嵌入式系统软件调试系统
CN102819703B (zh) 用于防护网页攻击的方法和设备
CN104134026A (zh) 一种应用于移动终端的深度安全解锁方法及装置
DE10164419A1 (de) Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
US20130091389A1 (en) Application Initiated Tracing of Its Operation Beginning With Reset
TWI505133B (zh) 積體電路設計保護裝置及其方法
DE102005033117B4 (de) Leiterplattenanordnung und Verfahren zu deren Herstellung
CN104021050B (zh) 服务器
DE102005042790A1 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
CN108875369A (zh) 一种控制流完整性校验方法、装置和计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191119

RJ01 Rejection of invention patent application after publication