CN110460523B - 一种用于实现片上网络跨层路由机制的路由控制单元 - Google Patents
一种用于实现片上网络跨层路由机制的路由控制单元 Download PDFInfo
- Publication number
- CN110460523B CN110460523B CN201910753317.5A CN201910753317A CN110460523B CN 110460523 B CN110460523 B CN 110460523B CN 201910753317 A CN201910753317 A CN 201910753317A CN 110460523 B CN110460523 B CN 110460523B
- Authority
- CN
- China
- Prior art keywords
- routing
- algorithm
- information
- network
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/04—Interdomain routing, e.g. hierarchical routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种用于实现片上网络跨层路由机制的路由控制单元,它包括:信息中转部件、中控部件、信息处理部件、算法扩展RC部件、预备缓存部件和精简备份RC部件。本发明结合片上网络跨层路由机制“联动、跨层次、复合算法、动态选择”的特点,其路由控制单元的设计兼顾对路由机制的逻辑实现和功能实现,同时尽可能满足较低的资源占用和较强的可复用性以满足跨层次的协同和小代价设计,提出一种实现片上网络跨层路由机制的路由控制单元,使片上网络跨层路由机制在电路层面得到完整的、有效的表达。
Description
技术领域
本发明涉及片上网络技术领域,尤其涉及一种用于实现片上网络跨层路由机制的路由控制单元。
背景技术
随着集成电路工艺的进步和片上网络(NoC)互联规模的扩大,NoC的可靠性问题日趋严重,于是众多面向NoC容错设计的路由机制不断被提出,根据作用的对象可以将它们分为两个层面的设计:电路层和通信层。电路层面的路由机制设计侧重于电路结构即路由控制单元的设计,并由其发挥容错作用,如一些新型路由单元的设计。通信层面的路由机制设计侧重于路由拓扑上的路由算法设计,并由具体的路由算法发挥容错作用,一般结构是“一个基础的路由算法+一个新设计的进阶路由算法”。对于单独的电路层路由机制,消耗了大部分硬件资源;对于单独的通信层路由机制,则在空闲的或因算法避开的资源上产生浪费。同时,由于两种设计的不断深化,现阶段的路由机制已经越来越隔离独立,使得原本属于系统级设计的NoC相关技术却脱离了系统级容错的轨道,两种设计无法有效结合互补,新的理念又在不断提出,这让新出现的问题不仅多而且不能协调,反而使得解决NoC可靠性问题的代价日趋增大。因此,现阶段的路由机制及其路由控制单元设计是存在着问题的,且亟待解决的。
片上网络跨层路由机制目的在于系统性的、小代价的解决NoC可靠性问题,其利用多层次动态可选复合型算法的设计和信息、标志位判定辅助,将电路层的结构容错设计与通信层的路由算法容错设计结合,提供面向NoC的完整、跨层次容错路由机制。结合该机制“联动、跨层次、复合算法、动态选择”的特点,其路由控制单元的设计必须兼顾对路由机制的逻辑实现和功能实现,同时尽可能满足较低的资源占用和较强的可复用性以满足跨层次的协同和小代价设计。
发明内容
本发明的目的在于克服现有技术的不足,提供一种实现片上网络跨层路由机制的路由控制单元,使片上网络跨层路由机制在电路层面得到完整的、有效的表达。
本发明的目的是通过以下技术方案来实现的:一种用于实现片上网络跨层路由机制的路由控制单元,它包括:
信息中转部件:用于通过BIST检测和其他端口的中转部件传递过来的数据对路由机制中的标志位进行收集,并在控制信号的作用下实现信息的刷新和传递;
中控部件:用于通过产生控制信号控制各个步骤的发生和递进,并实现相应动作;
信息处理部件:用于通过在控制信号作用下利用标志位、信息位、flag信号内容进行检测、比较、选择判断的处理逻辑;
算法扩展RC部件:用于根据信息处理结果在控制信号的作用下提供动态选择。
预备缓存部件:用于通过特定分区用于路由机制中标志位、信息位的存储,以及在控制信号和时钟的双重作用下配套对应算法以实现功能;
精简备份RC部件:用于根据信息处理结果在控制信号的作用下实现复合算法里的飞桥路由算法。
所述中控部件包括由含有多个状态的有限状态机和读写信号线构成。
所述信息中转部件包括:
预存模块:用于预缓存BIST检测得到的结果和其他端口中转模块传过来的数据,即标志位信息内容;
传递模块:用于根据控制信号提取所述预存模块的标志位,进行向内即刷新或向外即传递给其他端口中转模块。
所述传递模块中向外传递标志位是指同时向路由节点的其余三个端口的中转部件传递同一个标志位。
所述信息处理部件包括:
检定模块:通过标志位检定当前数据的传输状况并记录在flag中;
计算模块:通过内含的基础路由算法即XY维序路由算法计算,进行数据包路由信息的提取;
对比模块:将flag信息与路由信息进行对比,根据结果选择实施的算法和注入的信息位内容。
所述算法扩展RC部件包括XY维序路由算法和改进型Dy-XY路由算法。
所述预备缓存部件包括应急缓存区域和特定缓存区域;
所述应急缓存区域用于配套飞桥路由算法,扩充对应端口的数据包缓存空间,应对因飞桥而产生的单点数据量爆发;
所述特定缓存区域用于存储flag信号、标志位和信息位。
所述精简备份RC部件进行对所有进入的数据包全部进入同本地端口维度的下一跳传输。
所述端口维度是指以片上网络的拓扑结构为基础对每个路由节点的四个端口进行X和Y维度的方向划分,处在同一维度上的两个端口称之为同纬度双端。
本发明的有益效果是:本发明结合片上网络跨层路由机制“联动、跨层次、复合算法、动态选择”的特点,其路由控制单元的设计兼顾对路由机制的逻辑实现和功能实现,同时尽可能满足较低的资源占用和较强的可复用性以满足跨层次的协同和小代价设计,提出一种实现片上网络跨层路由机制的路由控制单元,使片上网络跨层路由机制在电路层面得到完整的、有效的表达。
附图说明
图1为本发明的总体设计图;
图2为本发明中信息中转模块的设计图;
图3为本发明中控模块内有限状态机的状态图;
图4为本发明中信息处理模块设计图;
图5为本发明中算法拓展RC模块的设计图;
图6为本发明中预备缓存模块分区设计图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,术语“上”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
如图1所示,一种用于实现片上网络跨层路由机制的路由控制单元,它包括:
信息中转部件:用于通过BIST检测和其他端口的中转部件传递过来的数据对路由机制中的标志位进行收集,并在控制信号的作用下实现信息的刷新和传递;
中控部件:用于通过产生控制信号控制各个步骤的发生和递进,并实现“提取”、“注入”和“选择”等关键动作;
信息处理部件:用于通过在控制信号作用下利用标志位、信息位、flag信号内容进行检测、比较、选择判断的处理逻辑;
算法扩展RC部件:通过常规片上网络路由控制单元RC部件变形而来,内部复合了两种路由算法,用于根据信息处理结果在控制信号的作用下提供动态选择。
预备缓存部件:用于通过特定分区用于路由机制中标志位、信息位的存储,以及在控制信号和时钟的双重作用下配套对应算法以实现功能;
精简备份RC部件:通过常规片上网络路由控制单元RC部件变形而来,用于根据信息处理结果在控制信号的作用下实现复合算法里的飞桥路由算法。
所述中控部件包括由含有多个状态的有限状态机和读写信号线构成。
所述信息中转部件包括:
预存模块:用于预缓存BIST检测得到的结果和其他端口中转模块传过来的数据,即标志位信息内容;
传递模块:用于根据控制信号提取所述预存模块的标志位,进行向内即刷新或向外即传递给其他端口中转模块。
所述传递模块中向外传递标志位是指同时向路由节点的其余三个端口的中转部件传递同一个标志位。
进一步地,如图2所示,每一个路由节点的四个端口处的信息中转模块之间有数据交流,即每一个端口的标志位传递和收集,对于每一个信息处理模块而言是1对3 的数据传递,同时在时钟和本地端口的中控模块控制下,信息中转模块的工作模式被分为“向内”和“向外”两个模式。
如图3所示,是构成中控模块的主要单元即有限状态机在“初始情况”和“故障情况”下的状态图,根据路由机制中各个步骤的行为,图3(a)“初始情况”标注出共七个状态:路由状态检定、路由信息提取、路由状态对比、路由算法选择、路由信息注入、标志位刷新、标志位传递。其中,每一个状态都涉及到对预备缓存模块固定缓存区域的读写操作。图3(b)“故障情况”标注出共五个状态:路由状态检定、路由算法选择、路由信息注入、标志位刷新、标志位传递。其中,每一个状态都涉及到对预备缓存模块固定缓存区域的读写操作。
所述信息处理部件包括:
检定模块:通过标志位检定当前数据的传输状况并记录在flag中;
计算模块:通过内含的基础路由算法即XY维序路由算法计算,进行数据包路由信息的提取;
对比模块:将flag信息与路由信息进行对比,根据结果选择实施的算法和注入的信息位内容。
如图4所示为本设计中信息处理模块的组成结构,三个模块产生数据交流的对象有所不同,相互之间也并非“全沟通方式”。其中检定模块与预备缓存模块产生数据交流获得标志位信息,而计算模块与本地端口FIFO产生数据交流获得数据包信息并将计算得到的路由信息存储至预备缓存模块,对比模块与预备缓存产生数据交流获得flag信息和路由信息。这样的设计能够有效利用时钟和状态机控制,使得信息处理环环相扣、富有逻辑而不紊乱。
所述算法扩展RC部件包括XY维序路由算法和改进型Dy-XY路由算法。其中改进型Dy-XY路由算法需要外部注入路由信息配合进行。
进一步地,片上网络路由节点中标准的RC(Router-Calculator)模块利用内含的路由算法在路由节点中进行数据包路由信息的计算,指导数据包的路由。一般情况,RC模块内仅含一种路由算法,无论是否为容错路由算法。此处,如图5所示,将RC模块作为路由算法的单独容器,把多个算法包含其中,在中控模块的控制信息作用下进行算法选择,同时由本地端口FIFO注入数据包信息,形成算法拓展RC模块,便在一定程度上实现了该路由机制的算法动态选择。
所述预备缓存部件包括应急缓存区域和特定缓存区域;
所述应急缓存区域用于配套飞桥路由算法,扩充对应端口的数据包缓存空间,应对因飞桥而产生的单点数据量爆发;
所述特定缓存区域用于存储flag信号、标志位和信息位。
如图6所示,预备缓存模块的阴影部分为应急缓存区域,该区域将与本地端口FIFO产生数据交流,在非“飞桥路由”情况下为未启用状态。其余部分为特定缓存区域,保持启用状态。
所述精简备份RC部件进行对所有进入的数据包不再进行路由计算,而是固定的全部传输至与本地端口所处同一纬度的另一端口处,即全部进入同本地端口维度的下一跳传输。
所述端口维度是指以片上网络的拓扑结构为基础对每个路由节点的四个端口进行X和Y维度的方向划分,处在同一维度上的两个端口称之为同纬度双端。
进一步地,精简备份RC 模块的设计出发点与算法扩展RC模块相反。它简化了标准RC模块设计,对于不同的数据包,精简备份RC模块里不再进行路由信息计算,而是联合电路结构,无差别同一地将所有到达本地端口的数据包除了到达本地PE核的除外,无仲裁发送至“同纬度双端”进行下一跳传输,深度简化了故障时数据包传输的选择和判定过程,避免了复杂的通道仲裁。必须指明的是,精简备份RC模块执行的是复合算法中的“飞桥路由”算法,属于动态选择执行的范围,因此在正常情况下,精简备份RC模块是处于未启动状态的,与预备缓存模块中的应急缓存区域相配套,同步启用。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:它包括:
信息中转部件:用于通过BIST检测和其他端口的中转部件传递过来的数据对路由机制中的标志位进行收集,并在控制信号的作用下实现标志位的刷新和传递;
中控部件:用于通过产生控制信号控制各个步骤的发生和递进,并实现相应动作;
信息处理部件,包括:
检定模块:通过标志位检定当前数据的传输状况并记录在flag中;
计算模块:通过内含的基础路由算法即XY维序路由算法计算,进行数据包路由信息的提取;
对比模块:将flag信息与路由信息进行对比,根据结果选择实施的算法和注入的信息位内容;
算法扩展RC部件:用于根据信息处理结果在控制信号的作用下实现该路由机制的算法动态选择;
预备缓存部件:用于通过特定缓存区域用于路由机制中标志位、信息位的存储,以及在控制信号和时钟的双重作用下配套对应算法以实现功能;
精简备份RC部件:用于根据信息处理结果在控制信号的作用下实现复合算法里的飞桥路由算法。
2.根据权利要求1所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述中控部件包括由含有多个状态的有限状态机和读写信号线构成。
3.根据权利要求1或2所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述信息中转部件包括:
预存模块:用于预缓存BIST检测得到的结果和其他端口中转模块传过来的数据,即标志位信息内容;
传递模块:用于根据控制信号提取所述预存模块的标志位,进行向内即刷新或向外即传递给其他端口中转模块。
4.根据权利要求3所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述传递模块中向外传递标志位是指同时向路由节点的其余三个端口的中转部件传递同一个标志位。
5.根据权利要求1或2所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述信息处理部件包括:
检定模块:通过标志位检定当前数据的传输状况并记录在flag中;
计算模块:通过内含的基础路由算法即XY维序路由算法计算,进行数据包路由信息的提取;
对比模块:将flag信息与路由信息进行对比,根据结果选择实施的算法和注入的信息位内容。
6.根据权利要求1或2所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述算法扩展RC部件包括XY维序路由算法和改进型Dy-XY路由算法。
7.根据权利要求1或2所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述预备缓存部件包括应急缓存区域和特定缓存区域;
所述应急缓存区域用于配套飞桥路由算法,扩充对应端口的数据包缓存空间,应对因飞桥而产生的单点数据量爆发;
所述特定缓存区域用于存储flag信号、标志位和信息位。
8.根据权利要求1或2所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述精简备份RC部件进行对所有进入的数据包全部进入同本地端口维度的下一跳传输。
9.据权利要求8所述的一种用于实现片上网络跨层路由机制的路由控制单元,其特征在于:所述端口维度是指以片上网络的拓扑结构为基础对每个路由节点的四个端口进行X和Y维度的方向划分,处在同一维度上的两个端口称之为同纬度双端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910753317.5A CN110460523B (zh) | 2019-08-15 | 2019-08-15 | 一种用于实现片上网络跨层路由机制的路由控制单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910753317.5A CN110460523B (zh) | 2019-08-15 | 2019-08-15 | 一种用于实现片上网络跨层路由机制的路由控制单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110460523A CN110460523A (zh) | 2019-11-15 |
CN110460523B true CN110460523B (zh) | 2021-06-11 |
Family
ID=68486616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910753317.5A Active CN110460523B (zh) | 2019-08-15 | 2019-08-15 | 一种用于实现片上网络跨层路由机制的路由控制单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110460523B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834797A (zh) * | 2010-05-06 | 2010-09-15 | 复旦大学 | 一种针对片上网络的低复杂度和可扩展的容错路由算法 |
CN102148763A (zh) * | 2011-04-28 | 2011-08-10 | 南京航空航天大学 | 一种应用于片上网络的动态路径分配方法及系统 |
CN103259698A (zh) * | 2013-04-27 | 2013-08-21 | 复旦大学 | 一种适用于片上网络的测试系统和方法 |
CN104539547A (zh) * | 2014-11-14 | 2015-04-22 | 中国科学院计算技术研究所 | 一种用于三维集成电路片上网络的路由器及路由方法 |
CN104901899A (zh) * | 2015-06-18 | 2015-09-09 | 西安电子科技大学 | 二维片上网络拓扑结构的自适应路由方法 |
CN104994017A (zh) * | 2015-06-04 | 2015-10-21 | 电子科技大学 | 一种包含数据包接收模块的网络路由器 |
CN106953800A (zh) * | 2017-04-21 | 2017-07-14 | 中国人民解放军国防科学技术大学 | 一种基于片上网络的自适应垂直路由方法及路由单元 |
CN109587048A (zh) * | 2017-09-29 | 2019-04-05 | 邢筱丹 | 一种带有均衡策略的无虚通道容错路由算法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7809925B2 (en) * | 2007-12-07 | 2010-10-05 | International Business Machines Corporation | Processing unit incorporating vectorizable execution unit |
CN101383712B (zh) * | 2008-10-16 | 2010-12-22 | 电子科技大学 | 一种片上网络的路由节点微结构 |
US8990616B2 (en) * | 2012-09-28 | 2015-03-24 | International Business Machines Corporation | Final faulty core recovery mechanisms for a two-dimensional network on a processor array |
US9785568B2 (en) * | 2014-05-19 | 2017-10-10 | Empire Technology Development Llc | Cache lookup bypass in multi-level cache systems |
-
2019
- 2019-08-15 CN CN201910753317.5A patent/CN110460523B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834797A (zh) * | 2010-05-06 | 2010-09-15 | 复旦大学 | 一种针对片上网络的低复杂度和可扩展的容错路由算法 |
CN102148763A (zh) * | 2011-04-28 | 2011-08-10 | 南京航空航天大学 | 一种应用于片上网络的动态路径分配方法及系统 |
CN103259698A (zh) * | 2013-04-27 | 2013-08-21 | 复旦大学 | 一种适用于片上网络的测试系统和方法 |
CN104539547A (zh) * | 2014-11-14 | 2015-04-22 | 中国科学院计算技术研究所 | 一种用于三维集成电路片上网络的路由器及路由方法 |
CN104994017A (zh) * | 2015-06-04 | 2015-10-21 | 电子科技大学 | 一种包含数据包接收模块的网络路由器 |
CN104901899A (zh) * | 2015-06-18 | 2015-09-09 | 西安电子科技大学 | 二维片上网络拓扑结构的自适应路由方法 |
CN106953800A (zh) * | 2017-04-21 | 2017-07-14 | 中国人民解放军国防科学技术大学 | 一种基于片上网络的自适应垂直路由方法及路由单元 |
CN109587048A (zh) * | 2017-09-29 | 2019-04-05 | 邢筱丹 | 一种带有均衡策略的无虚通道容错路由算法 |
Non-Patent Citations (2)
Title |
---|
Flexible Self-Healing Router for Reliable and High-Performance Network-on-Chips Architecture;Kasem Khalil;《IEEE》;20190121;全文 * |
Optimizing Dynamic Mapping Techniques for On-Line NoC Test;Shuyan Jiang;《IEEE》;20180222;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110460523A (zh) | 2019-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101753388B (zh) | 适用于多核处理器片上和片间扩展的路由及接口装置 | |
US7126923B1 (en) | Method and system for inter-domain loop protection using a hierarchy of loop resolving protocols | |
CN103310850B (zh) | 片上网络资源节点存储器的内建自测试结构和自测试方法 | |
EP0502873A1 (en) | BASIC ELEMENT FOR THE CONNECTION NETWORK OF A FAST PACKET SWITCHING NODE. | |
EP1728364A1 (en) | Integrated circuit and method of communication service mapping | |
CN104137083A (zh) | 接口装置及存储器总线系统 | |
CN101262444A (zh) | 基于通道交叠的容错mesh网避免死锁的路由方法 | |
CN104919763A (zh) | 通信装置、具有通信装置的路由器、总线系统以及具有总线系统的半导体电路的电路基板 | |
CN104579951A (zh) | 片上网络中新颖的故障与拥塞模型下的容错方法 | |
Niazmand et al. | Logic-based implementation of fault-tolerant routing in 3D network-on-chips | |
CN110505168B (zh) | 一种ni接口控制器及数据传输方法 | |
CN114844827A (zh) | 一种用于片上网络芯片的基于共享存储的生成树路由硬件架构及方法 | |
CN109194430A (zh) | 一种基于srio的c6678分布式系统时间同步方法及系统 | |
CN110460523B (zh) | 一种用于实现片上网络跨层路由机制的路由控制单元 | |
CN110086709A (zh) | 针对超大规模片上网络容忍众故障的确定性路径路由方法 | |
US20030039243A1 (en) | Technique for creating a fault-tolerant daisy-chained serial bus | |
US11983481B2 (en) | Software-defined wafer-level switching system design method and apparatus | |
Fan et al. | Disjoint paths construction and fault-tolerant routing in BCube of data center networks | |
CN105893321B (zh) | 片上网络中基于路径多样性的交叉开关细粒度容错模块及其方法 | |
CN103888227B (zh) | 一种基于vl的数据帧接收分析设备和方法 | |
Song et al. | Adaptive stochastic routing in fault-tolerant on-chip networks | |
CN110351192B (zh) | 一种面向片上网络的多层次动态可选复合型路由控制方法 | |
CN103268278B (zh) | 支持多核处理器的sram控制器及其跟踪信息处理方法 | |
Chi et al. | Tree-Based Routing for Faulty On-Chip Networks with Mesh Topology | |
Rahmani et al. | An efficient hybridization scheme for stacked mesh 3D NoC architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |