CN110459509A - 一种芯片的互连封装方法及互连封装结构 - Google Patents
一种芯片的互连封装方法及互连封装结构 Download PDFInfo
- Publication number
- CN110459509A CN110459509A CN201910673831.8A CN201910673831A CN110459509A CN 110459509 A CN110459509 A CN 110459509A CN 201910673831 A CN201910673831 A CN 201910673831A CN 110459509 A CN110459509 A CN 110459509A
- Authority
- CN
- China
- Prior art keywords
- chip
- hole
- interconnection
- ladder
- conducting wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000007639 printing Methods 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 36
- 239000013528 metallic particle Substances 0.000 claims description 10
- 238000000608 laser ablation Methods 0.000 claims description 6
- 238000010329 laser etching Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000005484 gravity Effects 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 91
- 238000001723 curing Methods 0.000 description 22
- 239000000243 solution Substances 0.000 description 21
- 238000007641 inkjet printing Methods 0.000 description 18
- 238000000465 moulding Methods 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000011056 performance test Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000010146 3D printing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 239000010426 asphalt Substances 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910021485 fumed silica Inorganic materials 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009974 thixotropic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种芯片的互连封装方法和互连封装结构，适用于柔性电子封装技术。芯片的互连封装方法是：首先将芯片采用内埋置方式封装在基板中，再在基板上打孔得到通孔并暴露芯片的焊盘，然后在通孔的孔壁与芯片的夹角处打印多层阶梯，最后在多层阶梯的表面打印导线，且导线分别与基板的电路布线和芯片的焊盘相连，以实现芯片的层间互连。本发明的芯片的互连封装方法和互连封装结构，在通孔的孔壁与芯片的夹角处打印多层阶梯，使得在通孔内打印导线更简单可靠，避免因重力、结合力等因素导致导线的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。
Description
技术领域
本发明涉及电子封装技术领域，尤其涉及一种芯片的互连封装方法及互连封装结构。
背景技术
柔性电子作为下一代电子革命，被广泛利用于电子通信、医疗以及军事等领域。在现有的柔性电子封装技术中，采用传统通孔金属化工艺和3D、喷墨等打印技术可以得到用于层间互连的芯片的互连封装结构。然而，通过传统通孔金属化工艺得到的封装结构，在弯曲角度达到一定程度时很容易引起通孔内金属剥离、断裂等问题；而通过3D、喷墨等打印技术得到的封装结构，如图1所示，导线30沿通孔11的孔壁直接打印并分别与基板10上的电路布线(图1中未示出)和芯片20的焊盘21相连，这种结构将因为通孔11的孔壁上导线30的重力、结合力等因素会引起在通孔11上的导线30的导电性能不稳定，且在大幅度弯曲的时候，芯片20与基板10的接触点处会产生大量应变而易使导线30断裂、剥离等。
因此，现有的传统通孔金属化工艺和3D、喷墨等打印技术得到的芯片的互连封装结构均存在电性连接可靠性低的问题。
发明内容
有鉴于此，本发明目的在于提供一种芯片的互连封装方法及互连封装结构，以提高芯片的互连封装结构的电性连接可靠性。
为实现上述目的，本发明提供了一种芯片的互连封装方法，包括以下步骤：
S1：提供一基板，所述基板内埋置有芯片；
S2：在所述基板上形成通孔，所述通孔使所述芯片的焊盘外露；
S3：在所述芯片上打印多层阶梯，所述多层阶梯与所述通孔的孔壁接触设置；
S4：在所述多层阶梯的表面打印导线，所述导线分别与所述基板的电路布线和所述芯片的焊盘相连。
优选地，所述步骤S2包括：采用激光刻蚀在所述基板上形成通孔；所述步骤S3之后，还包括：采用激光刻蚀所述芯片的焊盘表面。
优选地，所述步骤S3包括：采用非导电介质沿所述通孔的孔壁向远离所述芯片的方向打印所述多层阶梯。
优选地，所述多层阶梯环绕所述通孔的孔壁设置，且靠近所述芯片的阶梯尺寸小于所述通孔的孔径尺寸。
优选地，所述多层阶梯的相邻两层阶梯中，靠近所述芯片的为下一层阶梯，远离所述芯片的为上一层阶梯，所述步骤S3包括：在所述芯片上打印所述下一层阶梯，对所述下一层阶梯进行固化处理后，在所述下一层阶梯上打印所述上一层阶梯。
优选地，所述通孔的孔径尺寸至少比所述芯片的焊盘尺寸大20％。
优选地，所述通孔的孔径尺寸大于所述导线线宽的3倍，且所述通孔的深度与孔径之比小于等于3。
优选地，所述多层阶梯的每层阶梯的厚度为1μm～20μm，所述多层阶梯的坡度为30度～70度。
优选地，打印导线的材料中掺杂有金属颗粒，所述金属颗粒的直径为0.1μm～10μm。
优选地，所述导线的线宽为所述芯片的焊盘尺寸的60％～80％。
本发明还提供一种芯片互连封装结构，包括基板和芯片，所述芯片通过上述任一项所述的方法封装于所述基板。
本发明的芯片的互连封装方法及互连封装结构，在芯片上打印与通孔孔壁接触的多层阶梯，再在多层阶梯表面打印将基板上的电路布线和芯片的焊盘互连的导线，通过上述方法，当芯片互连封装结构发生弯曲时，多层阶梯能够随着封装结构的弯曲而发生一定的形变，有效分散应力，避免多层阶梯表面的导线发生剥离、断裂等问题，并且，由于多层阶梯的存在，使得在通孔内打印导线更简单可靠，避免因重力、结合力等因素导致导线的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为现有技术的一芯片互连封装结构的结构示意图。
图2为本发明实施例的芯片的互连封装方法的流程图。
图3为本发明实施例的芯片互连封装结构及打印设备的示意图。
图4为本发明实施例的芯片互连封装结构的结构示意图。
图5为本发明实施例的多层阶梯的结构图。
具体实施方式
为更进一步阐述本发明为实现预期目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的芯片的互连封装方法的具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预期目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
请参考图2～图4，图2为本发明实施例的芯片的互连封装方法的流程图，图3为本发明实施例的柔性电子打印互连结构及打印设备的示意图，图4为本发明实施例的芯片互连封装结构的结构示意图。本发明实施例提供一种芯片的互连封装方法，该方法包括如下步骤：
S1：提供一基板100，基板100内埋置有芯片200。
本实施例中，提供的基板100为柔性基板，提供的芯片200为柔性芯片，可以用于柔性电子的芯片互连封装器件的制作，在使用过程中柔性基板和柔性芯片通常会发生一定的形变。芯片200采用内埋置方式封装在基板100中，以对芯片200起到相应的柔性保护。本发明实施例并不限定基板100埋置芯片200的封装结构，在一实施方式，可以选择如图3所示的基板100，该基板100可以包括下基板和设置在下基板上方的上基板，上基板的下表面设置有凹槽，芯片200埋置于凹槽内，芯片200的上表面带有焊盘210且与凹槽的上表面相贴，芯片200的下表面与下基板的上表面相贴；在一实施方式，可以提供一基板100，该基板100设置有凹槽，芯片200贴装于凹槽内，并可以在凹槽内设置有非导电介质制作的粘贴层和填充层。
S2：在基板100上形成通孔110，通孔110使芯片200的焊盘210外露。
本实施例中，在步骤S1提供基板100后，在基板100上形成通孔110，通孔110的数量可以为一个或多个，其数量由芯片200的焊盘210的数量决定，通孔110的位置正对芯片200的焊盘210，从而，通孔110使芯片200的焊盘210外露。在一实施方式，可以采用激光刻蚀在基板100上形成通孔110。在一实施方式，通孔110的孔径尺寸至少比芯片200的焊盘210尺寸大20％，从而保证焊盘210完全裸露，还可保证通孔110内有足够区域用于多层阶梯310的打印。在一实施方式，通孔110的孔径尺寸可以大于导线320线宽的3倍，且通孔110的深度与孔径之比可以小于等于3。
S3：在芯片200上打印多层阶梯310，多层阶梯310与通孔110的孔壁接触设置。
本实施例中，在步骤S2得到通孔110以暴露芯片200的焊盘210后，在芯片200上打印多层阶梯310，多层阶梯310与通孔110的孔壁接触设置。在一实施方式，可以采用喷墨打印、3D打印等技术打印多层阶梯310，如图3所示，打印设备可以采用喷墨打印或者3D打印等技术打印多层阶梯310。图5为本发明实施例的多层阶梯310的结构图，在一实施方式，如图5所示，通孔110的孔壁与芯片200的上表面形成一定的夹角，在该夹角区域可以采用非导电介质沿通孔110的孔壁向远离芯片200的方向打印多层阶梯310。在一实施方式，多层阶梯310环绕通孔110的孔壁设置，多层阶梯310的阶梯尺寸小于通孔110的孔径尺寸，且靠近芯片200的阶梯尺寸大于远离芯片200的阶梯尺寸，以使芯片200的焊盘210外露。
在一实施方式，多层阶梯310的相邻两层阶梯中，靠近芯片200的为下一层阶梯，远离芯片200的为上一层阶梯，步骤S3包括：在芯片200上打印下一层阶梯，对下一层阶梯进行固化处理后，在下一层阶梯上打印上一层阶梯，且下一层阶梯的尺寸大于上一层阶梯的尺寸。例如，打印设备沿通孔110的孔壁向远离芯片200的方向逐层打印多层阶梯310的每层阶梯时，多层阶梯的第一层阶梯与第二层阶梯为相邻两层阶梯，第一层阶梯靠近芯片200为下一层阶梯，第二层阶梯远离芯片200为上一层阶梯，则先在芯片200上打印作为下层阶梯的第一层阶梯，第一层阶梯可以设置在芯片200与通孔110的孔壁的夹角处，即第一层阶梯设置在接触通孔110的孔壁处且位于芯片200上，第一层阶梯的尺寸小于通孔110的孔径尺寸，以使芯片200的焊盘210可以外露；当完成作为下层阶梯的第一层阶梯的打印后，对作为下层阶梯的第一层阶梯进行固化处理，然后在作为下层阶梯的第一层阶梯上打印作为上层阶梯的第二层阶梯，第二层阶梯的尺寸小于第一层阶梯的尺寸。同时，多层阶梯的第二层阶梯和第三层阶梯为相邻两层阶梯，参考上述打印第一层阶梯和第二层阶梯的步骤，则在完成作为下层阶梯的第二层阶梯的打印后，对作为下层阶梯的第二层阶梯进行固化处理，然后在作为下层阶梯的第二层阶梯上打印作为上层阶梯的第三层阶梯。并以此继续打印其他层阶梯；随着打印层数的增加，阶梯的尺寸沿远离芯片200的方向逐渐减小，以最终形成具有坡度的多层阶梯310。可以理解，对阶梯进行固化处理的方式并不是唯一的，针对不同类型的非导电介质可以采用不同的处理方法，例如可以采用高温固化或紫外线固化的方式。
在一实施方式中，如图5所示，多层阶梯310的每层阶梯的厚度可以为1μm～20μm，多层阶梯310的坡度α为30度～70度，多层阶梯310的整体厚度与通孔110的高度可以相同，也可以稍微的不相同，只要保证封装完成后打印的导线320不会由于重力或结合力出现导电不良问题即可。在一实施方式中，多层阶梯310的整体厚度可以稍微低于通孔110的高度，或者稍微高于通孔110的高度。通过打印多层阶梯310的形式，实现斜坡的建立，这种方式可以实现在微小区域3D打印工艺，也可以保证斜坡角度与长度匹配后续的导电线路的绘制，同时也节省了导电介质的使用量，节约成本。多层阶梯310的每一层阶梯厚度与每一级阶梯缩进长度，需要根据芯片200与基板100的实际高度差，以及芯片200的焊盘210与基板100上的电路布线(图5中未示出)的直线距离来进行设计。斜坡角度α可以设置在30度与70度之间，以免斜坡角度α过小而导致直线距离过长，或者斜坡角度α过大增加喷墨打印难度。同时，各层阶梯的厚度应当进行控制，可以设置为1μm～20μm，避出现每层阶梯的厚度过大或过小。若每层阶梯的厚度过大，将无法体现其坡度，直观上来看就变为跨度较大的阶梯状结构，这样会增加后续打印导线320的难度，在芯片互连封装结构弯曲时也不能很好的分散应力，无法达到预期的效果；每层阶梯的厚度如果过小，虽然能很好的体现出斜坡的梯度，但是每一层阶梯都需经过打印+固化这一流程，过薄的打印厚度将大大增加整个工艺流程的时间，不利于成本控制。
在一实施例，打印设备使用非导电介质打印多层阶梯310时，非导电介质可以为非导电溶液，即打印设备可以使用非导电溶液打印多层阶梯310。该非导电溶液应具有与芯片200和基板100良好的结合力，同时在固化后具有很强的弹性模量，能支撑较大角度的弯曲，同时又不具备导电性，使基板100与芯片200绝缘。在一实施例中，非导电溶液可以选用非导电环氧或硅胶类的涂层材料，例如非导电溶液可以为易力高URC-TDS溶液。非导电溶液优选采用粘稠度为100～500mPas，在120摄氏度以下固化或是UV(Ultra-VioletRay，紫外线)固化时，合适的粘稠度可以保证微小口径的喷墨头450能顺利的出胶，不会发生堵塞、团聚等现象；但若粘稠度过小，喷出后的流动性过好，将不利于阶梯的成型精度。在一实施例，基板100为聚对苯二甲酸乙二酯(PET)或者聚二甲基硅氧烷(PDMS)基底时，若使用高温固化会引起其部分形变，影响后续工艺，因此为避免热形变，固化处理可以选择120摄氏度以下温度固化或者UV固化处理。在一实施例，基板100为聚酰亚胺(PI)基底时，其可承受260摄氏度的温度，固化处理可以选择高温固化处理，提高工艺效率。在一实施例中，若对成型能力或者结构强度有较高需求，非导电溶液选用苯并环丁烯(BCB)、SU-8环氧树脂以及聚酰亚胺(PI)等高粘稠度材料，例如在打印通孔110内径需求大于100μm以上，可选用DOW公司的CYCLOTENE3000系列BCB溶液，其固化温度在200摄氏度左右，粘稠度在10000mPas左右，应采用内径较大的喷墨头450进行打印。
在一实施方式中，步骤S3之后，还包括：采用激光刻蚀芯片200的焊盘210表面。在完成多层阶梯310的打印后可以通过激光钻孔方式，并可以调节激光光斑大小对通孔110中央进行一次微小尺寸的激光刻蚀，确保芯片200的焊盘210外露，防止非导电介质在焊盘210表面残留，影响后续导电性能。在一实施例，激光钻孔的孔径尺寸为多层阶梯31中最靠近芯片200的阶梯的内径尺寸的80％。
S4：在多层阶梯310的表面打印导线320，导线320分别与基板100的电路布线和芯片200的焊盘210相连。
本实施例中，在步骤S3得到多层阶梯310后，打印设备在多层阶梯310的表面打印导线320，导线320分别与基板100的电路布线和芯片200的焊盘210相连。从而，通过在芯片200上打印与通孔110孔壁接触的多层阶梯310，再在多层阶梯310表面打印将基板100上的电路布线和芯片200的焊盘210互连的导线320，当芯片互连封装结构发生弯曲时，多层阶梯310能够随着封装结构的弯曲而发生一定的形变，有效分散应力，避免多层阶梯310表面的导线320发生剥离、断裂等问题，并且，由于多层阶梯310的存在，使得在通孔110内打印导线320更简单可靠，避免因重力、结合力等因素导致导线320的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。在一实施方式中，打印导线320可以使用导电溶液，该导电溶液具有与芯片200、基板100和多层阶梯310良好的结合力，同时在固化后具有很强的弹性模量，能支撑较大角度的弯曲，同时又具备导电性，使基板100上的电路布线与芯片200的焊盘210通过导线320电性相连。导电溶液可以为以环氧树脂、CTBN改性环氧树脂、气相二氧化硅等的基材中掺杂纳米/亚微米金属颗粒，并加入稀释剂制成的溶液，其中，纳米/亚微米金属颗粒可以用来实现导电性，稀释剂可以调节导电溶液的粘稠度以及触变系数。本实施例采用的导电溶液为日本哈利玛的NPJ-S和日本大赛璐公司与Picosil纳米银浆材料；在一实施方式中，还可以利用掺杂纳米银网的PEDOT:PSS材料来替代纳米银浆，可以获得更好的柔韧性与可弯曲性能。在一实施方式中，打印导线(320)的材料中掺杂有金属颗粒，所掺杂的金属颗粒的直径可以为0.1μm～10μm。若金属颗粒直径过小，在导电介质固化或封装结构弯曲时，导线320中的金属颗粒覆盖不完全，可能出现导电性差或是断路情况；若金属颗粒直径过大，则会影响打印所得的导线320线宽精度与打印效率。如线宽需控制在50μm，金属颗粒最大直径应为其十分之一，即为5μm左右。在一实施例，导电溶液的粘稠度可以为20～100mPas，保证50μm内径以下的喷墨头450可以顺利出胶，不会造成堵塞等情况。在一实施方式中，导线320的固化处理可以为烧结固化，例如在120℃下烧结120分钟。
在一实施方式中，导线320的线宽为芯片200的焊盘210尺寸的60％～80％，以避免导电率不足或是短路等情况的出现。
此外，本实施例的打印过程可以为打印设备使用胶管420输出非导电溶液或者使用胶管430输出导电溶液，并通过压力墨盒区域440来控制出胶量，再由喷墨头450来控制打印的线宽精度，由三轴定位系统410控制打印路径运动。
此外，在结合力较差的基板100上进行打印互连工艺，可以对基板100的接触界面进行等离子表面改性处理，以提高表面的结合力。
此外，本实施例在完成芯片的互连封装后，可以对得到的芯片互连封装结构进行电性能与通断测量，步骤如下：
步骤1，对工艺完成的打印互连得到的器件进行通断与电性能测试，确保互连导通；
步骤2，将测试后的打印互连得到的器件放置于一个探针台两端，芯片200居中悬空，左右两边进行固定；
步骤3，在芯片200上端通过力臂施加一个压力，使打印互连得到的器件弯曲，根据所要达到的弯曲度控制施力大小，弯曲后保持5s时间，再缓慢抬起力臂直至恢复水平；
步骤4，重复步骤3，根据可靠性要求重复100～500次；
步骤5，再次对打印互连得到的器件进行电性能与通断测量，如有不能导通等问题定位至某一缺陷焊盘210，在显微镜下观察、分析导致缺陷的确切原因。
本发明实施例为更好地说明其具体实施，从打印材料和多层阶梯的打印方式来提供以下3个具体实施例来说明本实施例的芯片的互连封装方法。
实施例1：
(1)激光钻孔：激光钻孔，制备通孔110内径为65μm，深度为50μm；
(2)制备多层阶梯310：易力高URC-TDS粘稠度为500mPas作为制备多层阶梯310的材料，其粘稠度为500mPas，打印设备为SIJ SuperInkjetPrinter打印机，通过打印设备喷墨打印第一层阶梯，第一层阶梯宽度为20μm，高度为20μm；
(3)固化成型：在120℃下固化60分钟；
(4)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，通过打印设备喷墨打印第二层阶梯，第二层阶梯宽度为15μm，高度为15μm；
(5)固化成型：在120℃下固化60分钟；
(6)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，通过打印设备喷墨打印第三层阶梯，第三层阶梯宽度为10μm，高度为10μm；
(5)固化成型：在120℃下固化60分钟；
(6)激光钻孔：以第一层阶梯内径大小的80％，20μm为激光光斑大小，并适当调节激光功率，激光刻蚀去打印过程中外溢的阶梯材料，保证焊盘210导电性；
(7)打印导电线路：大赛璐Picosil纳米银材料作为导电线路材料，其粘稠度为20mPas，通过打印设备喷墨打印第一条导电线路；
……
(8)打印导电线路：大赛璐Picosil纳米银材料作为导电线路材料，其粘稠度为20mPas，通过打印设备喷墨打印第N条导电线路；
(9)烧结固化：在120℃下烧结120分钟；
(10)电性能测试：对打印线路进行通断性测试。
实施例2：
(1)激光钻孔：激光钻孔，制备通孔110内径为150μm，深度为100μm；
(2)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，打印设备为SIJ SuperInkjetPrinter打印机，通过打印设备喷墨打印第一层阶梯，第一层阶梯宽度为60μm，高度为20μm；
(3)固化成型：在120℃下固化60分钟；
(4)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，通过打印设备喷墨打印第二层阶梯，第二层阶梯宽度为40μm，高度为20μm；
(5)固化成型：在120℃下固化60分钟；
(6)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，通过打印设备喷墨打印第三层阶梯，第三层阶梯宽度为30μm，高度为20μm；
(7)固化成型：在120℃下固化60分钟；
(8)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，通过打印设备喷墨打印第四层阶梯，第四层阶梯宽度为20μm，高度为20μm；
(9)固化成型：在120℃下固化60分钟；
(10)制备多层阶梯310：易力高URC-TDS作为制备多层阶梯310的材料，其粘稠度为120mPas，通过打印设备喷墨打印第五层阶梯，第五层阶梯宽度为10μm，高度为20μm；
(11)固化成型：在120℃下固化60分钟；
(12)激光钻孔：以第一层阶梯内径大小的80％，24μm为激光光斑大小，并适当调节激光功率，激光刻蚀去打印过程中外溢的阶梯材料，保证焊盘210导电性；
(13)打印导电线路：大赛璐Picosil纳米银材料作为导电线路材料，其粘稠度为20mPas，通过打印设备喷墨打印第一条导电线路；
……
(14)打印导电线路：大赛璐Picosil纳米银材料作为导电线路材料，其粘稠度为20mPas，通过打印设备喷墨打印第N条导电线路；
(15)烧结固化：在120℃下烧结120分钟；
(16)电性能测试：对打印线路进行通断性测试。
实施例3：
(1)激光钻孔：激光钻孔，制备通孔110内径为200μm，深度为100μm；
(2)制备多层阶梯310：CYCLOTENE3000系列BCB溶液作为制备多层阶梯310的材料，其粘稠度为10000mPas，打印设备为SIJ SuperInkjetPrinter打印机，通过打印设备喷墨打印第一层阶梯，第一层阶梯宽度为80μm，高度为20μm；
(3)预固化成型：在120℃下固化5分钟；
(4)制备多层阶梯310：CYCLOTENE3000系列BCB溶液作为制备多层阶梯310的材料，其粘稠度为10000mPas，通过打印设备喷墨打印第二层阶梯，第二层阶梯宽度为60μm，高度为20μm；
(5)预固化成型：在120℃下固化5分钟；
(6)制备多层阶梯310：CYCLOTENE3000系列BCB溶液作为制备多层阶梯310的材料，其粘稠度为10000mPas，通过打印设备喷墨打印第三层阶梯，第三层阶梯宽度为40μm，高度为20μm；
(7)预固化成型：在120℃下固化5分钟；
(8)制备多层阶梯310：CYCLOTENE3000系列BCB溶液作为制备多层阶梯310的材料，其粘稠度为10000mPas，通过打印设备喷墨打印第四层阶梯，第四层阶梯宽度为20μm，高度为20μm；
(9)预固化成型：在120℃下固化5分钟；
(10)固化成型：在200℃下固化150分钟；
(11)激光钻孔：以第一层阶梯内径大小的80％，32μm为激光光斑大小，并适当调节激光功率，激光刻蚀去打印过程中外溢的阶梯材料，保证焊盘210导电性；
(12)打印导电线路：大赛璐Picosil纳米银材料作为导电线路材料，其粘稠度为20mPas，通过打印设备喷墨打印第一条导电线路；
……
(13)打印导电线路：大赛璐Picosil纳米银材料作为导电线路材料，其粘稠度为20mPas，通过打印设备喷墨打印第N条导电线路；
(14)烧结固化：在120℃下烧结120分钟；
(15)电性能测试：对打印线路进行通断性测试。
本发明实施例提供一种芯片的互连封装方法，通过在芯片200上打印与通孔110孔壁接触的多层阶梯310，再在多层阶梯310表面打印将基板100上的电路布线和芯片200的焊盘210互连的导线320，当芯片互连封装结构发生弯曲时，多层阶梯310能够随着封装结构的弯曲而发生一定的形变，有效分散应力，避免多层阶梯310表面的导线320发生剥离、断裂等问题，并且，由于多层阶梯310的存在，使得在通孔110内打印导线320更简单可靠，避免因重力、结合力等因素导致导线320的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。
本发明实施例还提供一种芯片的互连封装结构，该芯片的互连封装结构包括基板100和芯片200，芯片200通过上述实施例的互连封装方法封装于基板100上。该芯片的互连封装结构的结构及原理请参考上述实施例描述，在此不再赘述。
本实施例的芯片的互连封装结构，通过在芯片200上打印与通孔110孔壁接触的多层阶梯310，再在多层阶梯310表面打印将基板100上的电路布线和芯片200的焊盘210互连的导线320，当芯片互连封装结构发生弯曲时，多层阶梯310能够随着封装结构的弯曲而发生一定的形变，有效分散应力，避免多层阶梯310表面的导线320发生剥离、断裂等问题，并且，由于多层阶梯310的存在，使得在通孔110内打印导线320更简单可靠，避免因重力、结合力等因素导致导线320的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定发明，任何熟悉本专业的技术人员，在不脱离发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离发明技术方案内容，依据发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (11)
1.一种芯片的互连封装方法，其特征在于，包括以下步骤：
S1：提供一基板(100)，所述基板(100)内埋置有芯片(200)；
S2：在所述基板(100)上形成通孔(110)，所述通孔(110)使所述芯片(200)的焊盘(210)外露；
S3：在所述芯片(200)上打印多层阶梯(310)，所述多层阶梯(310)与所述通孔(110)的孔壁接触设置；
S4：在所述多层阶梯(310)的表面打印导线(320)，所述导线(320)分别与所述基板(100)的电路布线和所述芯片(200)的焊盘(210)相连。
2.如权利要求1所述的芯片的互连封装方法，其特征在于，所述步骤S2包括：采用激光刻蚀在所述基板(100)上形成通孔(110)；所述步骤S3之后，还包括：采用激光刻蚀所述芯片(200)的焊盘(210)表面。
3.如权利要求1所述的芯片的互连封装方法，其特征在于，所述步骤S3包括：采用非导电介质沿所述通孔(110)的孔壁向远离所述芯片(200)的方向打印所述多层阶梯(310)。
4.如权利要求3所述的芯片的互连封装方法，其特征在于，所述多层阶梯(310)环绕所述通孔(110)的孔壁设置，且靠近所述芯片(200)的阶梯尺寸小于所述通孔(110)的孔径尺寸。
5.如权利要求3所述的芯片的互连封装方法，其特征在于，所述多层阶梯(310)的相邻两层阶梯中，靠近所述芯片(200)的为下一层阶梯，远离所述芯片(200)的为上一层阶梯，所述步骤S3包括：
在所述芯片(200)上打印所述下一层阶梯，对所述下一层阶梯进行固化处理后，在所述下一层阶梯上打印所述上一层阶梯。
6.如权利要求1所述的芯片的互连封装方法，其特征在于，所述通孔(110)的孔径尺寸至少比所述芯片(200)的焊盘(210)尺寸大20％。
7.如权利要求1所述的芯片的互连封装方法，其特征在于，所述通孔(110)的孔径尺寸大于所述导线(320)线宽的3倍，且所述通孔(110)的深度与孔径之比小于等于3。
8.如权利要求1所述的芯片的互连封装方法，其特征在于，所述多层阶梯(310)的每层阶梯的厚度为1μm～20μm，所述多层阶梯(310)的坡度为30度～70度。
9.如权利要求1所述的芯片的互连封装方法，其特征在于，打印导线(320)的材料中掺杂有金属颗粒，所述金属颗粒的直径为0.1μm～10μm。
10.如权利要求1-9任一项所述的芯片的互连封装方法，其特征在于，所述导线(320)的线宽为所述芯片(200)的焊盘(210)尺寸的60％～80％。
11.一种芯片互连封装结构，其特征在于，包括基板(100)和芯片(200)，所述芯片(200)通过权利要求1-10任一项所述的方法封装于所述基板(100)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910673831.8A CN110459509A (zh) | 2019-07-24 | 2019-07-24 | 一种芯片的互连封装方法及互连封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910673831.8A CN110459509A (zh) | 2019-07-24 | 2019-07-24 | 一种芯片的互连封装方法及互连封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110459509A true CN110459509A (zh) | 2019-11-15 |
Family
ID=68483331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910673831.8A Pending CN110459509A (zh) | 2019-07-24 | 2019-07-24 | 一种芯片的互连封装方法及互连封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110459509A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110838266A (zh) * | 2019-11-20 | 2020-02-25 | 江苏上达电子有限公司 | 基于内埋晶体管高分辨率点阵式电子驱动基板设计方法 |
| CN113422587A (zh) * | 2021-05-13 | 2021-09-21 | 北京七芯中创科技有限公司 | 基于多层凹嵌式基板的柱体晶振与芯片单体化封装结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590198A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20040004284A1 (en) * | 2002-07-05 | 2004-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic device with a redistribution layer having a step shaped portion and method of making the same |
| CN101136385A (zh) * | 2006-08-29 | 2008-03-05 | 欣兴电子股份有限公司 | 内埋式芯片封装制程及具有内埋芯片的电路基板 |
| CN107808859A (zh) * | 2016-09-09 | 2018-03-16 | 思鹭科技股份有限公司 | 半导体结构 |
| US20190122897A1 (en) * | 2017-10-24 | 2019-04-25 | Global Circuit Innovations Inc. | Low Profile Electronic System Method and Apparatus |
-
2019
- 2019-07-24 CN CN201910673831.8A patent/CN110459509A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590198A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20040004284A1 (en) * | 2002-07-05 | 2004-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic device with a redistribution layer having a step shaped portion and method of making the same |
| CN101136385A (zh) * | 2006-08-29 | 2008-03-05 | 欣兴电子股份有限公司 | 内埋式芯片封装制程及具有内埋芯片的电路基板 |
| CN107808859A (zh) * | 2016-09-09 | 2018-03-16 | 思鹭科技股份有限公司 | 半导体结构 |
| US20190122897A1 (en) * | 2017-10-24 | 2019-04-25 | Global Circuit Innovations Inc. | Low Profile Electronic System Method and Apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110838266A (zh) * | 2019-11-20 | 2020-02-25 | 江苏上达电子有限公司 | 基于内埋晶体管高分辨率点阵式电子驱动基板设计方法 |
| CN113422587A (zh) * | 2021-05-13 | 2021-09-21 | 北京七芯中创科技有限公司 | 基于多层凹嵌式基板的柱体晶振与芯片单体化封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hwang et al. | Stretchable anisotropic conductive film (S-ACF) for electrical interfacing in high-resolution stretchable circuits | |
| CN104854686B (zh) | 用于接合裸芯片模片的方法 | |
| CN101765295B (zh) | 线路板及其制造方法 | |
| CN103295988B (zh) | 具有集成插槽的系统级封装 | |
| JPH07336044A (ja) | 回路相互接続用ハンダ媒体 | |
| CN105098029A (zh) | 发光装置 | |
| CN107112067A (zh) | 各向异性导电性膜 | |
| CN104445055B (zh) | 一种可提高延展性的柔性电子流体封装方法 | |
| CN110729072B (zh) | 一种可拉伸导线及其制备方法 | |
| CN110459509A (zh) | 一种芯片的互连封装方法及互连封装结构 | |
| KR20150112783A (ko) | 와이어 본드를 이용한 가요성 전자 시스템 | |
| US20140290059A1 (en) | Anisotropic conductive film and method of making conductive connection | |
| US10959327B2 (en) | Multilayer wiring substrate | |
| US20240145526A1 (en) | 3d printed semiconductor package | |
| CN104465533A (zh) | 自粘合裸片 | |
| CN108538791A (zh) | 一种嵌入式微细线路柔性封装基板及其制作方法 | |
| CN104465455A (zh) | 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性 | |
| EP2056343A3 (en) | Silicon interposer producing method, silicon interposer and seminconductor device package and semiconductor device incorporating silicon interposer | |
| CN103714926A (zh) | 一种箔式精密电阻及其制造方法 | |
| CN109075152A (zh) | 组装平台 | |
| JP4484578B2 (ja) | パターン形状体及びその製造方法 | |
| US9899339B2 (en) | Discrete device mounted on substrate | |
| CN108583018B (zh) | 以低轮廓封装体封装键合线的方法 | |
| JP5336711B2 (ja) | 樹脂封止型半導体装置 | |
| CN110571200A (zh) | 下沉式柔性电路集成装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191115 |
|
| RJ01 | Rejection of invention patent application after publication |