CN110444892A - 天线调谐器及其制造方法、天线调谐系统 - Google Patents

Abstract

本公开提供了一种天线调谐器及其制造方法、天线调谐系统，涉及天线技术领域，所述天线调谐器包括：衬底；与所述衬底接合的第一芯片，包括开关电路，所述开关电路包括并联的多个第一支路，每个第一支路包括基于氮化镓的至少一个开关；和阻抗匹配电路，包括并联的多个第二支路，其中，每个第二支路包括串联连接的电容和电感，并且，一个第二支路与一个第一支路连接。

Description

天线调谐器及其制造方法、天线调谐系统

技术领域

本公开涉及天线技术领域，尤其涉及一种天线调谐器及其制造方法、天线调谐系统。

背景技术

天线的效率在智能手机的整体性能中发挥着至关重要的作用。随着智能手机的发展和射频需求，智能手机必须要将更多的天线安装到更小的空间内，并且提高天线的带宽。但是，由于可用于天线的空间大幅缩小，导致天线的效率降低。

利用天线调谐器可以提高天线的效率。天线调谐器的参数主要包括以下三个参数：

Coff:天线调谐器中的开关处于截止状态时，天线调谐器的电容。降低Coff可以增加天线调谐器的品质因数(Q)，从而影响到天线的效率和有效调谐范围。

Ron:天线调谐器开关处于导通状态时，天线调谐器的电阻。降低Ron会提高天线的效率，并改善总发射功率(TRP)和总全向灵敏度(TIS)。

Vpeak:天线调谐器可支持的最大电压。如果天线调谐器的Vpeak不足，可能对天线调谐器造成永久性的破坏。即使天线调谐器未损坏，Vpeak不足也会大幅度降低TRP和TIS的级别，产生大量的谐波，使得手机认证失败。Vpeak的典型值例如为80V。

相关技术中，天线调谐器的开关电路中的开关是基于SOI(绝缘体上硅)的开关。基于SOI的开关的源漏击穿电压较小，导通电阻较大。因此，为了使得天线调谐器的Vpeak满足要求，开关电路的每个支路上需要设置很多个开关。由于开关数量的增加，开关电路与地之间产生的寄生电容将远远大于开关电路本身的寄生电容，因此，天线调谐器的寄生电容将会大幅增大。另外，导通电阻也不容忽视，从而影响到TRP和TIS。

发明内容

为了解决上述问题，本公开实施例提供了如下技术方案。

根据本公开实施例的一方面，提供一种天线调谐器，包括：衬底；与所述衬底接合的第一芯片，包括开关电路，所述开关电路包括并联的多个第一支路，每个第一支路包括基于氮化镓的至少一个开关；阻抗匹配电路，包括并联的多个第二支路，其中，每个第二支路包括串联连接的电容和电感，并且，一个第二支路与一个第一支路连接。

在一些实施例中，所述天线调谐器还包括：与所述衬底接合的第二芯片，所述第二芯片包括所述阻抗匹配电路。

在一些实施例中，所述衬底具有从所述衬底的顶面向下延伸的第一腔体和第二腔体，所述第一芯片设置在所述第一腔体中，所述第二芯片设置在所述第二腔体中；所述第一芯片的顶面上的管脚通过设置在所述衬底的顶面上的金属互连线与所述第二芯片的顶面上的管脚连接。

在一些实施例中，所述第一腔体的底面和侧面中的至少一个与所述第一芯片之间设置有导热胶，所述第二腔体的底面和侧面中的至少一个与所述第二芯片之间设置有导热胶。

在一些实施例中，所述第一芯片的顶面和所述第二芯片的顶面与所述衬底的顶面齐平。

在一些实施例中，所述第一芯片设置在所述衬底的顶面的第一区域，所述第二芯片设置在所述衬底的顶面的第二区域；所述第一芯片的底面上的管脚与贯穿所述衬底的第一连接件连接，所述第二芯片的底面上的管脚与贯穿所述衬底的第二连接件连接，所述第一连接件通过设置在所述衬底的底面上的金属互连线与所述第二连接件连接。

在一些实施例中，所述第一芯片与所述第一区域之间设置有导热胶，所述第二芯片与所述第二区域之间设置有导热胶。

在一些实施例中，所述至少一个开关包括一个或两个开关。

在一些实施例中，所述天线调谐器还包括：在所述衬底的顶面上的检测电路，被配置为将射频信号转换为直流电压信号；和在所述衬底的顶面上的控制电路，被配置为根据所述直流电压信号对应的功率控制每个第一支路中的所述至少一个开关的状态。

根据本公开实施例的另一方面，提供一种天线调谐系统，包括：射频电路；天线；和上述任意一个实施例所述的天线调谐器。

根据本公开实施例的又一方面，提供一种天线调谐器的制造方法，包括：提供衬底；将第一芯片与所述衬底接合，所述第一芯片包括开关电路，所述开关电路包括并联的多个第一支路，每个第一支路包括基于氮化镓的至少一个开关；和形成阻抗匹配电路，所述阻抗匹配电路包括并联的多个第二支路，每个第二支路与一个第一支路连接，每个第二支路包括电容和电感所述第二芯片包括阻抗匹配电路。

在一些实施例中，形成阻抗匹配电路包括：形成第二芯片，所述第二芯片包括所述阻抗匹配电路；将所述第二芯片与所述衬底接合。

在一些实施例中，所述衬底具有从所述衬底的顶面向下延伸的第一腔体和第二腔体；将第一芯片与所述衬底接合包括：在所述第一腔体的底面形成导热胶；将所述第一芯片贴附在所述第一腔体的底面的导热胶上；将所述第二芯片与所述衬底接合包括：在所述第二腔体的底面形成导热胶；将所述第二芯片贴附在所述第二腔体的底面的导热胶上；所述方法还包括：在所述衬底的顶面上形成金属互连线，以使得所述第一芯片的顶面上的管脚通过所述金属互连线与所述第二芯片的顶面上的管脚连接。

在一些实施例中，所述方法还包括：在形成所述金属互连线之前，在所述第一芯片与所述第一腔体的侧面之间形成导热胶，并在所述第二芯片与所述第二腔体的侧面之间形成导热胶。

在一些实施例中，所述第一芯片的顶面和所述第二芯片的顶面与所述衬底的顶面齐平。

在一些实施例中，将第一芯片与所述衬底接合包括：在所述衬底的顶面的第一区域的表面形成导热胶；将所述第一芯片贴附在所述第一区域的导热胶上；将所述第二芯片与所述衬底接合包括：在所述衬底的顶面的第二区域的表面形成导热胶；将所述第二芯片贴附在所述第二区域的导热胶上；所述方法还包括：形成贯穿所述衬底的第一连接件、贯穿所述衬底的第二连接件、以及在所述衬底的底面上的金属互连线，其中，所述第一连接件与所述第一芯片的底面上的管脚连接，所述第二连接件与所述第二芯片的底面上的管脚连接，所述第一连接件通过所述金属互连线与所述第二连接件连接。

在一些实施例中，形成贯穿所述衬底的第一连接件、贯穿所述衬底的第二连接件、以及在所述衬底的底面上的金属互连线包括：从所述衬底的底面对所述衬底进行减薄；形成贯穿减薄后的所述衬底的第一通孔和第二通孔，所述第一通孔使得所述第一芯片的底面上的管脚的至少一部分露出，所述第二通孔使得所述第二芯片的底面上的管脚的至少一部分露出；在所述第一通孔和所述第二通孔中填充金属，以形成所述第一连接件和所述第二连接件。

在一些实施例中，所述至少一个开关包括一个或两个开关。

在一些实施例中，所述方法还包括：在将第一芯片与所述衬底接合之前，在所述衬底的顶面上形成检测电路和控制电路，所述检测电路被配置为将射频信号转换为直流电压信号，所述控制电路被配置为根据所述直流电压信号对应的功率控制每个第一支路中的所述至少一个开关的状态。

本公开实施例提供的天线调谐器中，开关电路中的每个第一支路中的开关是基于氮化镓的开关。基于氮化镓的开关的源漏之间的击穿电压较大，例如为80V。因此，每个支路上的开关数量可以较少，例如可以只设置一个或两个开关即可满足天线调谐器的Vpeak要求。因此，天线调谐器的寄生电容将大大减小。另外，基于氮化镓的开关的导通电阻也较小，例如为2.5欧姆左右。因此，上述天线调谐器可以兼顾Vpeak、导通电阻和寄生电容。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，在附图中：

图1A是示出根据本公开一些实施例的天线调谐器的结构示意图；

图1B是示出根据本公开一些示例的开关电路和阻抗匹配电路的示意图；

图2A是示出根据本公开一些实现方式的天线调谐器的顶视图和侧视图；

图2B是示出根据本公开另一些实现方式的天线调谐器的顶视图和侧视图；

图3A是示出根据本公开一些实施例的天线调谐系统的结构示意图；

图3B是示出根据本公开另一些实施例的天线调谐系统的结构示意图；

图4是示出根据本公开一些实施例的天线调谐器的制造方法的流程示意图；

图5A-图5E是示出根据本公开一些实现方式的天线调谐器的制造方法的不同阶段所得到的结构的俯视图和侧视图；

图6A-图6C是示出根据本公开另一些实现方式的天线调谐器的制造方法的不同阶段所得到的结构的俯视图和/或侧视图。

应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。

本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。

本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

图1A是示出根据本公开一些实施例的天线调谐器的结构示意图。

如图1A所示，天线调谐器可以包括衬底A、与衬底A接合的第一芯片B和阻抗匹配电路。这里，第一芯片B包括开关电路。开关电路与天线ANT连接。

在一些实施例中，参见图1A，天线调谐器可以包括与衬底A接合的第二芯片C。第二芯片C包括阻抗匹配电路。在另一些实施例中，阻抗匹配电路也可以形成在衬底A的表面。

图1B是示出根据本公开一些示例的开关电路和阻抗匹配电路的示意图。

如图1B所示，开关电路包括并联的多个第一支路。每个第一支路包括基于氮化镓(GaN)的至少一个开关，例如开关SW1、开关SW2、开关SW3。在一些实施例中，每个第一支路可以包括一个或两个开关。每个开关例如可以与天线ANT连接。

如图1B所示，阻抗匹配电路包括并联的多个第二支路，一个第二支路与一个第一支路连接。这里，图1B示意性地示出了三个第一支路和三个第二支路。应理解，不同的第二支路可以具有不同的阻抗。

每个第二支路包括串联连接的电容和电感，例如电容C1和电感L1、电容C2和电感L2、电容C3和电感L3。

上述实施例中，开关电路中的每个第一支路中的开关是基于氮化镓的开关。基于氮化镓的开关的源漏之间的击穿电压较大，例如为80V。因此，每个支路上的开关数量可以较少，例如可以只设置一个或两个开关即可满足天线调谐器的Vpeak要求。因此，天线调谐器的寄生电容将大大减小。另外，基于氮化镓的开关的导通电阻也较小，例如为2.5欧姆左右。因此，上述天线调谐器可以兼顾Vpeak、导通电阻和寄生电容。

在一些实施例中，参见图1A，天线调谐器还可以包括在衬底A的顶面上的检测电路和控制电路。检测电路被配置为将射频信号转换为直流电压信号。控制电路被配置为根据直流电压信号对应的功率控制开关电路中的每个第一支路中的开关的状态。应理解，直流电压信号对应的功率变化时，控制电路会控制不同的第一支路导通，即控制不同的第一支路上的开关导通，以选择对应的第二支路上的阻抗。

图2A是示出根据本公开一些实现方式的天线调谐器的顶视图和侧视图。

如图2A所示，衬底A具有从衬底A的顶面向下延伸的第一腔体B1和第二腔体B2，第一芯片B设置在第一腔体B1中，第二芯片C设置在第二腔体B2中。这里，第一芯片B和第一腔体B1被示意性地示出为一体，第二芯片C和第二腔体B2被示意性地示出为一体。在一些实现方式中，第一芯片B的顶面和第二芯片C的顶面与衬底A的顶面齐平。

第一芯片B的顶面上的管脚P1通过设置在衬底A的顶面上的金属互连线(例如再布线层(RDL))与第二芯片C的顶面上的管脚P2连接。应理解，第一芯片B的顶面上可能有多个管脚P1，第二芯片C的顶面上可能有多个管脚P2，根据第一芯片B和第二芯片C的互连需求，可以将对应的管脚P1和管脚P2互连。

例如，采用RDL作为金属互连线时，金属互连线的线宽、线距可以小于15微米，故互连占用的面积可以很小，成本低。

在一些实施例中，第一腔体B1的底面和侧面中的至少一个与第一芯片B之间设置有导热胶D，第二腔体B2的底面和侧面中的至少一个与第二芯片C之间设置有导热胶D。作为示例，导热胶D的厚度范围可以为1-10微米，例如3微米等。在某些实施例中，第一腔体B1和第二腔体B2中的导热胶D可以分别延伸到衬底A的顶面，进而彼此相连。这样的方式更有利于第一芯片B和第二芯片C的散热。

图2B是示出根据本公开另一些实现方式的天线调谐器的顶视图和侧视图。

如图2B所示，第一芯片B设置在衬底A的顶面的第一区域，第二芯片C设置在衬底A的顶面的第二区域。应理解，第一区域和第二区域为不同的区域。

第一芯片B的底面上的管脚P1与贯穿衬底A的第一连接件TSV1连接，第二芯片C的底面上的管脚P1与贯穿衬底A的第二连接件TSV2连接，第一连接件TSV1通过设置在衬底A的底面上的金属互连线(例如RDL)与第二连接件TSV2连接。

在一些实施例中，第一芯片B与衬底A的顶面的第一区域之间设置有导热胶D，第二芯片C与衬底A的顶面的第二区域之间设置有导热胶D。

图2A和图2B所示的衬底A的表面可以形成有天线调谐器的其他电路，例如检测电路、控制电路等。

本公开实施例还提供了一种天线调谐系统，包括射频电路、天线以及上述任意一个实施例的天线调谐器。天线调谐系统可以应用但不限于移动终端中。

图3A是示出根据本公开一些实施例的天线调谐系统的结构示意图。

如图3A所示，在天线调谐系统中，射频电路301、天线302、以及天线调谐器303中的任意两个均连接。

图3B是示出根据本公开另一些实施例的天线调谐系统的结构示意图。

如图3B所示，在天线调谐系统中，天线调谐器303串联在射频电路301与天线302之间。

图4是示出根据本公开一些实施例的天线调谐器的制造方法的流程示意图。

在步骤402，提供衬底。衬底例如可以是高阻硅衬底或SOI衬底。例如，硅衬底的电阻率可以大于或等于1000ohm·cm。

在步骤404，将第一芯片与衬底接合。这里，第一芯片包括开关电路，开关电路包括并联的多个第一支路，每个第一支路包括基于氮化镓的至少一个开关。例如，每个第一支路可以包括一个或两个开关。

在一些实施例中，在将第一芯片与衬底接合之前，可以在衬底的顶面上形成检测电路和控制电路。检测电路被配置为将射频信号转换为直流电压信号，控制电路被配置为根据直流电压信号对应的功率控制每个第一支路中的至少一个开关的状态。

在步骤406，形成阻抗匹配电路。这里，阻抗匹配电路包括并联的多个第二支路，每个第二支路与一个第一支路连接，每个第二支路包括电容和电感第二芯片包括阻抗匹配电路。

在一些实施例中，可以形成包括阻抗匹配电路的第二芯片，然后将第二芯片与衬底接合。

下面介绍根据本公开不同实现方式的天线调谐器的制造方法。

图5A-图5E是示出根据本公开一些实现方式的天线调谐器的制造方法的不同阶段所得到的结构的俯视图和侧视图。

如图5A所示，提供衬底A。

这里，衬底A具有从衬底A的顶面向下延伸的第一腔体B1和第二腔体B2。例如，可以对衬底A进行刻蚀以形成第一腔体B1和第二腔体B2。

衬底A的表面可以形成有检测电路、控制电路以及天线协调器中的其他电路。

如图5B所示，在第一腔体B1的底面形成导热胶D，并且在第二腔体B2的底面形成导热胶D。

如图5C所示，将第一芯片B贴附在第一腔体B1的底面的导热胶D上，并且将第二芯片C贴附在第二腔体B2的底面的导热胶D上。

在一些实现方式中，第一芯片B的顶面和第二芯片C的顶面与衬底A的顶面齐平。

如图5D所示，在第一芯片B与第一腔体B1的侧面之间形成导热胶D，并且在第二芯片C与第二腔体B2的侧面之间形成导热胶D。

如图5E所示，在衬底A的顶面上形成金属互连线(例如RDL)，以使得第一芯片B的顶面上的管脚P1通过金属互连线(例如RDL)与第二芯片C的顶面上的管脚P2连接。

应理解，可以同时形成其他金属互连线，以使得第一芯片B顶面上的管脚P1与衬底A表面上的其他电路连接。

在某些实施例中，在第一芯片B与第一腔体B1的侧面、以及第二芯片C与第二腔体B2的侧面之间也可以不形成导热胶D，而直接在衬底A的顶面上形成与管脚P1和管脚P2连接的金属互连线。

按照图5A-图5E即可形成根据本公开一些实现方式的天线调谐器。

图6A-图6C是示出根据本公开另一些实现方式的天线调谐器的制造方法的不同阶段所得到的结构的俯视图和/或侧视图。

如图6A所示，提供衬底A。衬底A的表面可以形成有检测电路、控制电路以及天线协调器中的其他电路。

在衬底A的顶面的第一区域的表面形成导热胶D，并且在衬底A的顶面的第二区域的表面形成导热胶D。第一区域和第二区域间隔开。

如图6B所示，将第一芯片B贴附在第一区域的导热胶D上，并且将第二芯片C贴附在第二区域的导热胶D上。这里，第一芯片B具有管脚P1的一面贴附在第一区域的导热胶D上，第二芯片B具有管脚P2的一面贴附在第二区域的导热胶D上。

如图6C所示，形成贯穿衬底A的第一连接件TSV1、贯穿衬底A的第二连接件TSV2、以及在衬底A的底面上的金属互连线(例如RDL)。第一连接件TSV1与第一芯片B的底面上的管脚P1连接，第二连接件TSV2与第二芯片C的底面上的管脚P2连接，第一连接件TSV1通过金属互连线(例如RDL)与第二连接件TSV2连接。

应理解，第一连接件TSV1也贯穿第一区域表面的导热胶D，第二连接件TSV2也贯穿第二区域表面的导热胶D。

在一些实现方式中，可以从衬底A的底面对衬底A进行减薄；然后，形成贯穿减薄后的衬底A的第一通孔和第二通孔，第一通孔使得第一芯片B的底面上的管脚P1的至少一部分露出，第二通孔使得第二芯片C的底面上的管脚P2的至少一部分露出；之后，在第一通孔和第二通孔中填充金属，以形成第一连接件TSV1和第二连接件TSV2。作为示例，在第一通孔和第二通孔中填充的金属例如可以包括下列中的一种或多种：金、银、铜、铁、镍、钯、锡。填充金属后的第一通孔和第二通孔可以是实心，即全部填充，也可以是空心，即部分填充。

应理解，第一连接件TSV1和第二连接件TSV2的个数、位置、大小与第一芯片B和第二芯片C的设计有关。

按照图6A-图6C即可形成根据本公开另一些实现方式的天线调谐器。

上述两种方式形成的天线调谐器不用额外接合基板，厚度小。

至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (19)

1.一种天线调谐器，包括：

衬底；

与所述衬底接合的第一芯片，包括开关电路，所述开关电路包括并联的多个第一支路，每个第一支路包括基于氮化镓的至少一个开关；和

阻抗匹配电路，包括并联的多个第二支路，其中，每个第二支路包括串联连接的电容和电感，并且，一个第二支路与一个第一支路连接。

2.根据权利要求1所述的天线调谐器，还包括：

与所述衬底接合的第二芯片，所述第二芯片包括所述阻抗匹配电路。

3.根据权利要求2所述的天线调谐器，其中：

所述衬底具有从所述衬底的顶面向下延伸的第一腔体和第二腔体，所述第一芯片设置在所述第一腔体中，所述第二芯片设置在所述第二腔体中；

所述第一芯片的顶面上的管脚通过设置在所述衬底的顶面上的金属互连线与所述第二芯片的顶面上的管脚连接。

4.根据权利要求3所述的天线调谐器，其中，所述第一腔体的底面和侧面中的至少一个与所述第一芯片之间设置有导热胶，所述第二腔体的底面和侧面中的至少一个与所述第二芯片之间设置有导热胶。

5.根据权利要求3所述的天线调谐器，其中，所述第一芯片的顶面和所述第二芯片的顶面与所述衬底的顶面齐平。

6.根据权利要求2所述的天线调谐器，其中：

所述第一芯片设置在所述衬底的顶面的第一区域，所述第二芯片设置在所述衬底的顶面的第二区域；

所述第一芯片的底面上的管脚与贯穿所述衬底的第一连接件连接，所述第二芯片的底面上的管脚与贯穿所述衬底的第二连接件连接，所述第一连接件通过设置在所述衬底的底面上的金属互连线与所述第二连接件连接。

7.根据权利要求6所述的天线调谐器，其中，所述第一芯片与所述第一区域之间设置有导热胶，所述第二芯片与所述第二区域之间设置有导热胶。

8.根据权利要求1所述的天线调谐器，其中，所述至少一个开关包括一个或两个开关。

9.根据权利要求1-8任意一项所述的天线调谐器，还包括：

在所述衬底的顶面上的检测电路，被配置为将射频信号转换为直流电压信号；和

在所述衬底的顶面上的控制电路，被配置为根据所述直流电压信号对应的功率控制每个第一支路中的所述至少一个开关的状态。

10.一种天线调谐系统，包括：

射频电路；

天线；和

如权利要求1-9任意一项所述的天线调谐器。

11.一种天线调谐器的制造方法，包括：

提供衬底；

将第一芯片与所述衬底接合，所述第一芯片包括开关电路，所述开关电路包括并联的多个第一支路，每个第一支路包括基于氮化镓的至少一个开关；和

形成阻抗匹配电路，所述阻抗匹配电路包括并联的多个第二支路，每个第二支路与一个第一支路连接，每个第二支路包括电容和电感所述第二芯片包括阻抗匹配电路。

12.根据权利要求11所述的方法，其中，形成阻抗匹配电路包括：

形成第二芯片，所述第二芯片包括所述阻抗匹配电路；

将所述第二芯片与所述衬底接合。

13.根据权利要求12所述的方法，其中，所述衬底具有从所述衬底的顶面向下延伸的第一腔体和第二腔体；

将第一芯片与所述衬底接合包括：

在所述第一腔体的底面形成导热胶；

将所述第一芯片贴附在所述第一腔体的底面的导热胶上；

将所述第二芯片与所述衬底接合包括：

在所述第二腔体的底面形成导热胶；

将所述第二芯片贴附在所述第二腔体的底面的导热胶上；

所述方法还包括：

在所述衬底的顶面上形成金属互连线，以使得所述第一芯片的顶面上的管脚通过所述金属互连线与所述第二芯片的顶面上的管脚连接。

14.根据权利要求13所述的方法，还包括：

在形成所述金属互连线之前，在所述第一芯片与所述第一腔体的侧面之间形成导热胶，并在所述第二芯片与所述第二腔体的侧面之间形成导热胶。

15.根据权利要求13所述的方法，其中，所述第一芯片的顶面和所述第二芯片的顶面与所述衬底的顶面齐平。

16.根据权利要求12所述的方法，其中：

将第一芯片与所述衬底接合包括：

在所述衬底的顶面的第一区域的表面形成导热胶；

将所述第一芯片贴附在所述第一区域的导热胶上；

将所述第二芯片与所述衬底接合包括：

在所述衬底的顶面的第二区域的表面形成导热胶；

将所述第二芯片贴附在所述第二区域的导热胶上；

所述方法还包括：

形成贯穿所述衬底的第一连接件、贯穿所述衬底的第二连接件、以及在所述衬底的底面上的金属互连线，其中，所述第一连接件与所述第一芯片的底面上的管脚连接，所述第二连接件与所述第二芯片的底面上的管脚连接，所述第一连接件通过所述金属互连线与所述第二连接件连接。

17.根据权利要求16所述的方法，其中，形成贯穿所述衬底的第一连接件、贯穿所述衬底的第二连接件、以及在所述衬底的底面上的金属互连线包括：

从所述衬底的底面对所述衬底进行减薄；

形成贯穿减薄后的所述衬底的第一通孔和第二通孔，所述第一通孔使得所述第一芯片的底面上的管脚的至少一部分露出，所述第二通孔使得所述第二芯片的底面上的管脚的至少一部分露出；

在所述第一通孔和所述第二通孔中填充金属，以形成所述第一连接件和所述第二连接件。

18.根据权利要求11所述的方法，其中，所述至少一个开关包括一个或两个开关。

19.根据权利要求11-18任意一项所述的方法，还包括：

在将第一芯片与所述衬底接合之前，在所述衬底的顶面上形成检测电路和控制电路，所述检测电路被配置为将射频信号转换为直流电压信号，所述控制电路被配置为根据所述直流电压信号对应的功率控制每个第一支路中的所述至少一个开关的状态。