CN110431737B - 电力门缓升控制装置和方法 - Google Patents

电力门缓升控制装置和方法 Download PDF

Info

Publication number
CN110431737B
CN110431737B CN201880018425.1A CN201880018425A CN110431737B CN 110431737 B CN110431737 B CN 110431737B CN 201880018425 A CN201880018425 A CN 201880018425A CN 110431737 B CN110431737 B CN 110431737B
Authority
CN
China
Prior art keywords
power supply
supply node
coupled
power
power gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880018425.1A
Other languages
English (en)
Other versions
CN110431737A (zh
Inventor
E·基拉达
C·莫扎克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110431737A publication Critical patent/CN110431737A/zh
Application granted granted Critical
Publication of CN110431737B publication Critical patent/CN110431737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

提供一种装置，包括：电力门器件，耦合到门控的电力供给节点和非门控的电力供给节点；和控制电路，耦合到电力门器件，其中，控制电路通过提供在时间上分开的至少两个偏置电压以逐渐开启电力门器件，来开启电力门器件。

Description

电力门缓升控制装置和方法
优先权要求
本申请要求2017年3月22日提交的题为“POWER GATE RAMP-UP CONTROLAPPARATUS AND METHOD”的美国专利申请No.15/466,688的优先权，其全部内容通过引用并入本文。
背景技术
使用电力门(power gate)来控制对一个或多个逻辑区域的电力供给。例如，可以在处理器中使用电力门来对处理器的处理核的电力供给进行门控(例如，启用或禁用电力供给)。电力门通常耦合到门控的电力供给节点和非门控的电力供给节点，其中，在该示例中，门控的电力供给节点耦合到处理核，而非门控的电力供给节点耦合到电源。
当电力门晶体管首次开启时，该晶体管在门控的电力供给节点与非门控的电力供给节点之间的源-漏极电压差(Vsd)非常大。这个大的Vsd使得通过晶体管的初始缓升(rampup)电流成为挑战，因为该初始缓升电流可能导致晶体管硅的自发热温度问题。例如，初始缓升电流导致电力门硅的温度升高到其安全水平以上，从而引起硅过热，产生可靠性问题。电流的初始缓升速率可能导致di/dt事件，或者在提供给门控的电力供给节点的供给上产生过度IR降。电流的初始缓升速率如果不被控制，则可能导致违反金属可靠性限制，并且因此，初始缓升速率是对电力门晶体管进行缓变的约束。该约束会限制能够开启的电力门晶体管的最小尺寸。
与对电力门晶体管进行缓变相关联的另一个约束限制了来自电力门晶体管的最大电流(Imax)，以防止非门控的电力供给节点(或非门控的电源轨)上出现过度下降或可靠性问题。例如，一些电路在电力门晶体管正在开启时可能正在使用非门控的电源轨，并且因此，潜在地因电压降高而引起失败。该约束限制了能够开启的电力门晶体管的最大尺寸。在工艺、电压和温度(PVT)范围上满足这些约束是一项挑战。
附图说明
从以下给出的对本公开的各种实施例的详细描述以及附图，将更全面地理解本公开的实施例，然而，这些描述和附图不应当被认为将本公开限制于特定实施例，而是仅供解释和理解。
图1示出了根据本公开的一些实施例的用于对各片电力门晶体管进行缓变的缓升电路的高层次架构。
图2示出了根据本公开的一些实施例的用于对电力门电路进行缓变的装置。
图3示出了根据本公开的一些实施例的用于控制电力门电路的缓变的流程图或有限状态机(FSM)。
图4A-B示出了根据本公开的一些实施例的分别示出门控的电力供给节点上的恒定电流和关联的缓升电压的图线。
图5A-C示出了根据一些实施例的示出使电流供给接近恒定或恒定(这继而使得门控的电力供给节点上的电压的缓升时间更快)的偏置电压的缓变的图线。
图6示出了根据本公开的一些实施例的生成各种偏置电压的电路。
图7示出了根据一些实施例的具有电力门缓升电路的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
为了避免违反各种性能参数(例如，金属可靠性限制、最大硅温度、通过晶体管的电流的最大安全水平等)，缓升电流应满足以下两个条件：1)每器件(例如，晶体管)的电流应当小于针对工艺技术节点所识别的最大安全电流水平(例如，Imax device)；2)总电流(或Iaggregate)应当小于最大有效数据电流(例如，Imax_active_data)或为金属可靠性(RV)限制而设定的最大电流(例如，Imax_RV)。一种用于控制初始缓升电流并避免违反各种性能参数的方法是，要求缓慢的缓升，慢得足以不引起错误的静电放电(ESD)事件触发。
在一个这样的示例中，使用全模拟偏置来偏置p型电力门晶体管，以在整个缓升事件持续时间期间，将电力门晶体管阵列保持偏置在晶体管阈值电压(Vt)附近。由于阵列被偏置在晶体管阈值附近，因此缓升电流密度太小而不会导致性能参数的任何违反。然而，这种方法可能非常慢，因为对p型晶体管的偏置电压非常弱。
例如，在10纳米(nm)互补金属氧化物半导体(CMOS)工艺技术节点中，对于门控的电力供给节点上的2纳法(nF)负载电容，门控的电力供给节点上的电压的缓升在最坏情况工艺角下需要大约1.5微秒(μs)。此外，操作在Vt附近会增加在工艺角上的缓升时间变化，除非添加一些逻辑和电路复杂性进行补偿。在上面的同一示例中，在工艺、电压和温度(PVT)上，缓升时间在100纳秒(ns)到1.5μs之间变化。此外，与数字电路解决方案相比，模拟电路技术通常难以从一个工艺技术节点移植到另一个工艺技术节点，并且通常需要熔丝。
另一种用于控制初始缓升电流并避免违反各种性能参数的方法是，使用更数字的方法，其中，电力门晶体管阵列被分成片，并且这些片按次序随时间逐渐开启。在一个这样的示例中，p型电力门晶体管在缓升期间被偏置供给电平的一半(例如，Vdd/2)。一旦所有电力门晶体管逐渐开启，偏置电平就从Vdd/2变为地电平。虽然这种方法避免了违反各种性能参数并消除了大量的模拟偏置复杂性，但是Vdd/2偏置电平可能接近Vt。因此，在慢工艺角中，缓升时间可能非常慢，并且在不同的PVT工艺角之间也可能变化显著。例如，在门控的电力供给节点上的负载电容为2nF的10nm CMOS工艺技术节点上，对于这种方法，最坏情况角中的缓升时间可能是大约1μs。
各种实施例通过将电力门晶体管阵列分成片并且对于电力门晶体管允许多于一个离散缓升偏置来加速所有工艺角处的缓升事件，同时仍然避免违反各种性能和可靠性约束(下文称为“性能参数”)，由此克服这里讨论的问题。在一些实施例中，当门控的电力供给节点上的电压完全缓升至其目标电压水平时，电力门晶体管的阵列被偏置到地电平。
各种实施例具有许多技术优点。例如，使用各种实施例的门控的电力供给节点上的电压的缓升时间可以为第一种方法的25倍，为第二种方法的9倍。由各种实施例实现的快速缓升时间减小了功率状态退出和进入时延。例如，由电力门供电的各种处理器核可以以比其他已知方法低的时延进入和退出睡眠模式状态。各种实施例的设备使得各PVT角处的缓升时间的变化低。例如，通过以比Vt强得多的电平操作电力门晶体管的偏置电压，PVT角处的变化可以被减小。可以通过最慢缓升时间与最快缓升时间的比率来度量变化。对于各种实施例，这里讨论的第一种方法可以具有15的变化比，而不是1-2。一些实施例可以采用几乎全数字解决方案，其使用数字控制来向电力门晶体管提供离散的偏置电压。通过进行数字设计，各种实施例的装置本质上比模拟替代方案鲁棒，更简单，更容易在不同的处理技术节点上编程、微调和缩放。各种实施例的数字设计也可以针对硬件传输语言模型(例如，基于寄存器传输级(RTL)的缓升逻辑模型)进行形式验证。从各种实施例和附图中可以明显看出其他技术效果。
在以下描述中，讨论了许多细节，以提供对本公开的实施例的更彻底的解释。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他情况下，以框图形式而不是详细地示出公知的结构和设备，以避免掩盖本公开的实施例。
注意，在实施例的对应附图中，信号用线条表示。一些线条可能较粗，以指示更多构成信号路径，和/或在一个或多个端部具有箭头，以指示主信息流方向。这些指示不是限制性的。相反，这些线条与一个或多个示例性实施例结合使用，以便于更容易理解电路或逻辑单元。如设计需要或偏好所指示的任何表示的信号实际上可以包括可以在任一方向上行进的一个或多个信号，并且可以用任何合适类型的信号方案来实现。
在整个说明书和权利要求书中，术语“连接”表示直接连接，例如在所连接的物体之间的电气连接、机械连接或磁连接，而没有任何中间设备。术语“耦合”表示直接或间接连接，例如所连接的物体之间的直接电气连接、机械连接或磁连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”或“模块”可以指代被布置为彼此协作以提供期望功能的一个或多个无源和/或有源组件。术语“信号”可以指代至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括复数引用。“在…中”的含义包括“在…中”和“在…上”。
术语“基本上”、“接近”、“大约”、“靠近”和“约”通常指的是在目标值的+/–10％内(除非特别指定)。除非另行指定，否则使用序数形容词“第一”、“第二”和“第三”等来描述公共对象仅表示引用了相同对象的不同实例，并不意味着暗示如此描述的对象在时间上、空间上、等级上或以任何其他方式必须处于给定顺序。
出于本公开的目的，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
出于实施例的目的，这里描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中，MOS晶体管包括漏极端子、源极端子、栅极端子和体端子。晶体管和/或MOS晶体管衍生物还包括Tri-Gate晶体管和FinFET晶体管、栅极环绕柱形晶体管、隧道FET(TFET)、方形导线或矩形带状晶体管、铁电FET(FeFET)或实现晶体管功能的其他器件(像碳纳米管或自旋电子器件)。MOSFET对称的源极端子和漏极端子即为相同的端子，并且在此可互换使用。另一方面，TFET器件具有不对称的源极端子和漏极端子。本领域技术人员将理解，可以使用其他晶体管，例如双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等，而不脱离本公开的范围。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1示出了根据本公开的一些实施例的用于缓变电力门晶体管片的缓升电路的高层次架构100。架构100包括多个电力门电路或电力门片101、多个驱动器102、偏置发生器和关联的控制电路103、有限状态机(FSM)104和负载105。这里，示出了‘n’个电力门片101。例如，片1011、1012、1013、....101n。在一些实施例中，每个电力门片由关联的驱动器控制。例如，电力门片1011由驱动器1021控制，电力门片1012由驱动器1022控制，电力门片1013由驱动器1023控制，电力门片101n由驱动器102n控制。在一些实施例中，每个电力门片耦合到非门控的电力供给节点106和门控的电力供给节点107。在一些实施例中，非门控的电力供给节点106从外部源(例如，电池或外部稳压器)或内部源(例如，内部DC-DC转换器或低压差稳压器)接收电力供给。
在一些实施例中，偏置发生器和关联的控制电路103包括合适的用于生成离散的偏置电压的电路103，这些偏置电压在一时间序列上提供给电力门，以使节点107上的电压缓升，使得缓升速度在所有工艺技术角处避免违反性能和可靠性约束。在一些实施例中，偏置发生器和关联的控制电路103包括一个或多个多路复用器，其根据FSM104的输出109选择偏置电压。
在一些实施例中，提供给电力门的偏置电压近似于恒流源。恒流源是提供在PVT角处为恒定的且与门控的电力供给节点107的电力供给水平无关的电流Io的电流源，如参考图4A所示。图4A-B示出了根据本公开的一些实施例的图线400和420，其分别示出了门控的电力供给节点上的恒定电流和关联的缓升电压。在缓变时间点t0与点t1之间，由偏置发生器和关联的控制电路103提供的电流是恒定的。如果该恒定电流水平被最大化，但没有超过任何电流限制(例如，Imax_device和/或Imax_RV)，则门控的电力供给节点107的缓升速率被最大化，并且不会引起可靠性或性能问题。
返回参照图1，在一些实施例中，偏置发生器和关联的控制电路103可操作为提供恒流源，同时满足以下条件：1)每电力门器件的电流小于针对工艺技术节点所识别的最大安全电流水平；和2)总电流(或Iaggregate)小于最大活动数据电流(例如，Imax_active_data)或者为金属可靠性限制或ESD设定的最大电流(例如，Imax_RV)。可以使用任何合适的为电力门生成对应偏置电压的恒流源。在一个这样的实施例中，当门控的电力供给节点上的电压达到其期望的电压水平时，偏置电压被切换到地电压(弱或强，这取决于可靠性裕度)。
在各种实施例中，FSM 104使偏置发生器103对p型电力门阵列101使用数字控制的离散偏置，其逐渐变得更强以允许p型电力门阵列101针对所有PVT角快速缓升。虽然参考p型电力门阵列101示出了各种实施例，但是电力门阵列101可以包括不同片，其包括以下中的一个或多个：p型器件、n型器件或它们的组合。在一些实施例中，电力门阵列片101由FSM104控制，FSM 104可以逐渐开启更多片和/或对电力门晶体管开启强偏置(例如，使得通过电力门阵列101的电流更高)。在一些实施例中，开启的电力门阵列的比例和离散偏置的值都由FSM 104来确定。在一些实施例中，随着FSM 104顺序通过不同的缓升阶段，它逐渐地强加更强的偏置并且开启更多部分的电力门阵列101，以保持接近恒定(且最大化)的缓升电流。
在一些情况下，当门控的供给值接近非门控的供给值时，保持通过电力门的缓升电流恒定对于普通电流源来说是困难的(因为p型电力门上的Vsd变小)。然而，根据一些实施例，各种实施例的数字方法通过增强偏置并开启更多电力门支路来补偿这一点。在各种实施例中，偏置电压的值可以基于使用电力门的处理器或集成电路的后硅校准来编程。
图2示出了根据本公开的一些实施例的用于使电力门电路缓变的装置200。需要指出的是，图2中具有与任何其他附图中的要素相同的附图标记(或名称)的那些要素可以以与所描述的方式类似的任何方式操作或起作用，但不限于此。为了不掩盖各种实施例，示出了一个驱动器1021和一个电力门电路1011。然而，实施例可以扩展到如参照图1所描述的任何数量的电力门电路。
返回参照图2，在一些实施例中，电力门电路1011包括单个p型晶体管(其可以分布为并联的一组晶体管)，其中，单个p型晶体管的源极端子耦合非门控的电力供给节点106，漏极端子耦合到门控的电力供给节点107。在一些实施例中，电力门电路1011包括p型晶体管MP1到MPN的堆叠，其中，‘N’是大于1的整数。
在一些实施例中，驱动器1021是反相器，其电力供给节点耦合到非门控的电力供给节点106，并且其地节点耦合到偏置发生器和控制电路103的输出。在一些实施例中，驱动器1021的地节点上的电压确定电力门电路1011的偏置电压，并直接影响门控的电力供给节点107上的电压的缓升速率或速度。
在一些实施例中，偏置发生器和控制电路103包括电平移位器201、多路复用器202、203和204、偏置生成和/或高电压模拟电路205(下文称为电路205)和解码器206。在一些实施例中。电路205生成偏置电压2081-n(例如，vbias1、vbias2、...vbiasn)、弱vsshi 209(例如，稳压不良的升高地)、强vsshi 210(例如，良好稳压的升高地)。这里，可互换地使用对信号名称和节点名称的引用。例如，vbias1或2081可以指代节点vbias1或2081，或者它可以指代信号vbias1或2081，这取决于句子的上下文。在一些实施例中，vbias1的电压水平是Vcc/2或Vdd/2(例如，节点106上的电压除以2)，vbias2的电压水平是Vcc/4，以此类推。在一些实施例中，vbias1或2081的电压水平高于vbias2或2082的电压水平。在一些实施例中，vbias1或2081产生的通过电力门器件的电流小于由vbias2或2082产生的电流。电路205的一个实施例参照图6示出。
返回参照图2，FSM 104生成用于控制偏置发生器和控制电路103的一个或多个控制信号109。例如，FSM 104生成默认状态码，其识别哪些电力门片，它们有多少以及用于电力门的关联的偏置电压。在一些实施例中，FSM 104还可以生成电力良好信号，以指示非门控的电力供给节点106上的电力供给稳定。例如，当非门控的电力供给节点106上的电力供给(也称为VccUngated)已经接收到其期望的电平时，FSM 104使电力良好信号有效(或无效)，这使能电力门1011的缓变。
在一些实施例中，FSM 104在它从电源管理单元(片外或片上)接收到缓升请求时初始化缓升过程。在一些实施例中，缓升过程的初始化可以在任何时间发生，并且按需要的频度发生。在一些实施例中，缓升过程的初始化发生在非门控的电力供给已经稳定之后。
在一些实施例中，FSM 104生成指示要开启哪些电力门片及其关联的偏置电压的码(例如，多个比特)。在一些实施例中，码是编码后的码，其由解码器206解码以生成控制比特。例如，来自FSM 104的码是3位码，并且解码器将其解码为8比特。在一些实施例中，来自解码后的控制比特的一个比特或三个单独的比特用于控制多路复用器202、203和204。例如，来自控制比特的select1、select2和select3比特用于分别控制(例如，选择)多路复用器203、204和202。
例如，为了将电力门1011从完全OFF状态缓升到完全ON状态，FSM 104以gray码方式将3比特码(例如，码[2:0])从“000”推进到“111”，总共8个步进(包括全0和全1)。在一些实施例中，每个缓升步进/码持续预定义的同步间隔(例如，大约20ns)。然而，步进数和步进持续时间均可以任意选择。在一些实施例中，可以添加调试断点，以对步进间隔进行编程。3位总线(例如，109中的一行)被解码成控制电力门1011的状态的一组数字控制信号。
虽然参考‘n’个偏置电压描述了各种实施例，但是用于缓变电力门电路的装置200也可以操作在n＝1时。在一些实施例中，基于后硅校准来选择单个vbias(例如，vbias1)，并且在缓升持续时间期间将其施加到电力门。例如，较快的管芯可以使用较更高的vbias1值(例如，对p型电力门进行较弱偏置)，而较慢的管芯可以使用较低的vbias1值(例如，对p型电力门进行较强偏置)。在一些实施例中，该单个vbias的值仍然是多路复用器(例如，多路复用器202、203和204)的输出，但是在这种情况下，vbias多路复用器控制在缓升期间可以不改变。在一个这样的实施例中，vbias多路复用器控制基于后硅校准(存储在控制寄存器中)可以始终选择相同的vbias(在缓升期间)。一旦确定了后硅管芯的工艺角，就可以编程多路复用器，以始终挑选在整个缓升持续时间期间要选择的特定vbias。例如，多路复用器可以始终挑选vdd/2作为快工艺角的vbias，挑选vdd/4作为用于慢工艺角的vbias，挑选vdd/3作为用于典型工艺角的vbias。在一些实施例中，vbias可以由与工艺无关的电流源来生成，并且多路复用器控制电流源发生器的一个或多个内部方面，例如晶体管宽度、电阻器大小等。
图3示出了根据本公开的一些实施例的用于控制电力门电路的缓变的FSM 104的流程图300或操作。需要指出的是，图3中具有与任何其他附图中的要素相同的附图标记(或名称)的那些要素可以以与所描述的方式类似的任何方式操作或起作用，但不限于此。这里，示出了五个状态——301、302、303、304和305。FSM 104开始于状态301，在其中，在使电力良好信号有效之后(例如，当节点106上的电压处于其期望的水平时)，Start状态开始，并进行到状态302。
在一些实施例中，FSM 104当它从电源管理单元(片外或片上)接收到缓升请求时，开始状态301。在一些实施例中，FSM 104在任何时间并且按需要的频度开始状态301。在一些实施例中，在非门控的电力供应已经稳定之后，FSM 104开始状态301。
在状态302，FSM 104生成使多路复用器203选择vbias1 2081的控制码。因此，向节点215提供接近或处于vbias1的电压，以偏置电力门1011。然后，FSM 104在状态302中等待‘T’秒，然后，FSM 104移到状态303。在一些实施例中，持续时间‘T’是可编程的(例如，通过软件或硬件)。
在该示例中，状态302至303之间的虚线指示针对不同vbias水平的任何数量的中间状态。例如，将vbias2、vbias3等提供给节点215。在状态303，FSM 104生成使多路复用器203选择vbiasn 208n的控制码。因此，向节点215提供接近或处于vbiasn的电压，以偏置电力门1011。然后，FSM 104在状态303中等待‘T’秒，然后，FSM 104移到状态304。在状态304，节点107上的电压水平达到其预定水平，FSM 104生成使多路复用器202选择节点212上的信号(例如，弱Vsshi 209或强Vsshi210)的控制码，并且因此将该信号提供给节点213。然后，FSM104进行到状态305，缓变过程结束。在一些实施例中，不同状态的时间“T”的值可以是相同的或不同的值，并且可以是可编程的或预定的。
返回参照图2，在一些实施例中，多路复用器203向节点211提供离散偏置电压2081-208n之一的选择。然后，将所选择的偏置电压提供给多路复用器202。在一些实施例中，多路复用器204将弱vsshi 209(例如，稳压不良的升高地)或强vsshi 210(例如，良好稳压的升高地)之一提供给节点212。在一些实施例中，多路复用器202选择节点211或212上的信号之一并驱动它。分别具有“弱”vsshi信号209和“强”vsshi信号210的一个原因是，在电力门101的“OFF”状态期间节省泄漏功耗，同时在“ON”状态中最小化电力门101上的IR降。在一个示例中，强vsshi是值为vdd/6的良好驱动的vsshi信号。在一些实施例中，当电力门1011是完全ON时使用强vsshi 210，以提供强驱动。在一些实施例中，弱vsshi209用于在电力门1011为OFF时为电平移位器201提供安全的电压水平(例如，不会对底层的硅造成损害的电压水平)。在一些实施例中，生成vbias1-n、弱vsshi和强vsshi的电路205在它们不被使用时进行电力门控，以节省功率/漏电。任何合适的电平移位器电路可以用于实现电平移位器201。
在一些实施例中，在缓升时间期间，多路复用器202将偏置电压(例如，所选择的离散偏置电压2081-208n之一)提供给反相器1021的地节点。在预定时间之后，FSM 104更新控制比特，使多路复用器203选择下一个离散偏置电压，该偏置电压由多路复用器202提供给节点213。因此，反相器1021使节点215上的电压缓降，以增加电力门1011的驱动强度。在各种实施例中，输出215在节点106与节点213的电压水平之间摆动。在一些实施例中，为了使电力门1011完全关断，在节点215上驱动的电压与节点106上的电压相同。
在各种实施例中，当电力门1011使节点107中的电压缓升到预定水平(例如，预期的供给电压水平)时，多路复用器202选择节点212上的信号以用于地节点213。例如，将弱vsshi 209或强vsshi 210之一提供给节点212。在一些实施例中，取决于非门控的供给节点106上的电压供给水平，将弱vsshi 209或强vsshi 210提供给地节点213。为地节点213提供升高的地电平的一个原因是，减小反相器1021的晶体管的氧化物上的应力。在一个示例中，当节点106上的供给电压与标称电压Vdd 108相同时，反相器1021的地节点213被提供接近或处于地电平(例如，0V)的电压水平。
表1示出了基于由FSM 104提供的3输入总线来缓变四个电力门片(例如，片1011-4)的示例。
表1
在该示例中，不仅电力门阵列101驱动器输出215在缓升期间改变，而且电力门阵列101中被开启的部分或片也改变。作为控制缓升电流的另一设计点(knob)，该示例中的电力门阵列101被分成4个片，索引为1、2、3和4。在该示例中，片1011-4分别包括电力门阵列101的区域的3％、1％、2％和94％。注意，片的数量和它们的大小都可以任意选择，这里选择四个来描述实施例。继续该示例，随着电力门缓升码从全0(例如，完全OFF)递增到全1(例如，完全ON)时，片逐渐开启。表1还示出了关于输入3位控制总线的不同的片开启时间。这里，对于片的‘0’表示它关断，‘1’表示它开启。
在一些实施例中，在OFF状态期间，所有片都是OFF，其中，它们的p型栅极端子连接到VccUnGated，其为非门控的供给节点106上的电压。在第一缓升步进RAMPUP0中，3位控制总线切换到“001”。在该步进中，使用vddby2(或vbias1 2081)开启电力门阵列的3％(例如，片0)。这确保了在初始缓升期间不会违反性能和可靠性约束。下一个事件发生在RAMPUP2状态中，在3位控制总线切换到“011”时。在该步进中，再次使用vddby2(或vbias1 2081)开启电力门阵列的额外1％(例如，slice1)。下一个事件发生在RAMPUP3状态中(例如，缓升途中)，在3位控制总线切换到“010”时。在该步进中，节点107上的门控的供给(例如，VccGated)足够高(例如，电力门1011中的p型器件的Vsd足够小)以避免任何违反性能和可靠性约束。
因此，在RAMPUP3状态中，缓升供给从vddby2切换到vddby4，以允许更强的驱动器电流和在所有工艺角处的更快的缓升。在RAMPUP4状态中，使用vddby4开启阵列的额外2％(例如，slice3)。在RAMPUP5状态中，使用vddby4开启电力门阵列的其余部分(例如，slice4——阵列的94％)。最后，在完全ON状态下，电力门阵列驱动器节点215被驱动到强vsshi值(例如，vddby6)，以减小正常操作期间电力门阵列上的IR降。
图5A-C分别示出了根据一些实施例的图线500、520和530，其示出了偏置电压的缓变使得电流供给接近恒定或恒定，这继而使得门控的电力供给节点上的电压的缓升时间更快。需要指出的是，图5A-C2中具有与任何其他附图的要素相同的附图标记(或名称)的那些要素可以以与所描述的方式类似的任何方式操作或起作用，但不限于此。这里，图线500示出了随时间的离散偏置电压Vbias1-n的选择，然后到Vsshi(当节点107上的电压达到其正常水平时)。图线520示出了在每个vbias状态期间提供的恒定电流I0。因此，实现了用于实现节点107上的期望电压水平的更快的缓升时间。图线530示出了在时间t0到t1之间不同vbias水平期间不同工艺、电压和温度(PVT)角的节点107上的电压的缓升行为。
图6示出了根据本公开的一些实施例的生成各种偏置电压(例如，vbias1、vbias2、vbiasn、强vsshi等)的电路600(例如，电路205)。需要指出的是，图6中具有与任何其他附图的要素相同的附图标记(或名称)的那些要素可以以与所描述的方式类似的任何方式操作或起作用，但不限于此。电路600包括p型晶体管MP1、MP2、MP3、MP4、MP5和MP6；n型晶体管MN1、MN2、MN3和MN4；和节点601，如图所示耦合在一起。这里，节点601是节点2081-n、209或210之一。晶体管MP1的栅极端子接收EN_Vbias1(使能Vbias1)，晶体管MP2的栅极端子接收En_Vbias2_b(其为En_Vbias2的反相)，晶体管MN1的栅极端子接收EN_Vbias1或En_Vbias2，晶体管MN2的栅极端子接收EN_Vbias2，晶体管MN3的栅极端子接收略高于地的电压，晶体管MN4的栅极端子接收En_Vsshi，晶体管MN3的源极端子接收209或210之一。
在一些实施例中，晶体管MP1、MP2、MN1、MN2、MN3和MN4是数字晶体管，因为它们通过控制其栅极端子的信号被完全开启或关断。电路600中的其余晶体管是二极管连接式的，并且用于对节点106上的高电压供给进行分压，以生成vddby2(例如，vbias1)和vddby4(例如，vbias2)。
在一些实施例中，当电路600要提供vddby2(例如，vdd/2，于是En_Vbias1＝HI，En_Vbias1_b＝LO，En_Vbias2＝LO，En_Vbias2_b＝HI)时，晶体管MP1和MN1为ON，并且晶体管MP2和MN2为OFF。这里，“HI”指示逻辑高，而“LO”指示逻辑低。二极管连接式的晶体管MP4和MP5用于将节点106上的高电压供给除以二。当电路600要提供vddby4(例如，Vdd/4，于是En_Vbias1＝LO，En_Vbias1_b＝HI，En_Vbias2＝HI，En_Vbias2_b＝LO)时，晶体管MP1现在为OFF，晶体管MP2、MN1和MN2为ON。二极管连接式的晶体管MP3、MP4、MP5和MP6用于将节点106上的高电压供给除以四。
图7示出了根据一些实施例的具有电力门缓升电路的智能设备或计算机系统或SoC(片上系统)。需要指出的是，图7中具有与任何其他附图中的要素相同的附图标记(或名称)的那些要素可以以与所描述的方式类似的任何方式操作或起作用，但不限于此。
图7示出了可以使用平面接口连接器的移动设备的实施例的框图。在一些实施例中，计算设备1600表示移动计算设备，例如计算平板电脑、移动电话或智能电话、启用无线的电子阅读器或其他无线移动设备。应当理解，某些组件是一般性示出的，并非在计算设备1600中示出了这种设备的所有组件。
在一些实施例中，根据所讨论的一些实施例，计算设备1600包括具有一个或多个电力门缓升电路的第一处理器1610。根据一些实施例，计算设备1600的其他块也可以包括电力门缓升电路。本公开的各种实施例还可以包括1670内的网络接口，例如无线接口，使得系统实施例可以合并到无线设备中，例如蜂窝电话或个人数字助理。
在一些实施例中，处理器1610可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理模块。处理器1610执行的处理操作包括执行应用和/或设备功能所执行于的操作平台或操作系统。处理操作包括与人类用户或与其他设备的I/O(输入/输出)相关的操作、与电源管理相关的操作和/或与将计算设备1600连接到另一设备相关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这些功能的设备可以集成到计算设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收和处理的音频命令来与计算设备1600进行交互。
在一些实施例中，计算设备1600包括显示子系统1630。显示子系统1630表示为用户提供视觉和/或触觉显示以与计算设备1600进行交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑，以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括触摸屏(或触摸板)设备，其向用户提供输出和输入。
在一些实施例中，计算设备1600包括I/O控制器1640。I/O控制器1640表示和与用户的交互相关的硬件设备和软件组件。I/O控制器1640可操作为管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过该连接点与系统进行交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备，或者用于特定应用(例如，读卡器或其他设备)的其他I/O设备。
如上所提到的，I/O控制器1640可以与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，代替或除了显示输出之外，还可以提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器1640来管理。计算设备1600上还可以有附加按钮或开关，以提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理以下设备，例如加速度计、相机、光传感器或其他环境传感器，或者可以包括在计算设备1600中的其他硬件。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(例如，滤除噪声，为亮度检测调整显示，为相机应用闪光灯，或其他功能)。
在一些实施例中，计算设备1600包括电源管理1650，其管理电池电力使用、电池充电以及与省电操作相关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性存储器设备(如果存储器设备的电力被中断，状态不改变)和/或易失性存储器设备(如果存储器设备的电力被中断，状态是不确定的)。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算设备1600的应用和功能的执行相关的系统数据(无论是长期的还是临时的)。
实施例的元素还被提供为用于存储计算机可执行指令(例如，用于实现本文所讨论的任何其他处理的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)，或者适合用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)下载，计算机程序可以经由通信链路(例如，调制解调器或网络连接)通过数据信号从远端计算机(例如，服务器)传送到请求计算机(例如，客户端)。
在一些实施例中，计算设备1600包括连接1670。连接1670包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)，以使得计算设备1600能够与外部设备通信。计算设备1600可以是单独的设备，例如其他计算设备、无线接入点或基站以及诸如耳机、打印机或其他设备的外围设备。
连接1670可以包括多种不同类型的连接。一般性地，计算设备1600被示为具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常指无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、或其他蜂窝服务标准提供的蜂窝网络连接。无线连接(或无线接口)1674指代非蜂窝的无线连接，并且可以包括个域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMax)或其他无线通信。
在一些实施例中，计算设备1600包括外围连接1680。外围连接1680包括硬件接口和连接器，以及用于进行外围连接的软件组件(例如，驱动器、协议栈)。应当理解，计算设备1600既可以是到其他计算设备的外围设备(“到”1682)，也可以使外围设备(“从”1684)连接到它。计算设备1600通常具有“对接”连接器，用于连接到其他计算设备，以用于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接到某些外围设备(例如，视听系统或其他系统)，这些外围设备允许计算设备1600控制内容输出。
除了专用对接连接器或其他专用连接硬件之外，计算设备1600还可以经由公共或基于标准的连接器进行外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括许多不同硬件接口中的任何一个)、DisplayPort(包括MiniDisplayPort(MDP))、高清多媒体接口(HDMI)、Firewire或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着，结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指代相同的实施例。如果说明书陈述“也许”、“可能”或“可以”包括组件、特征、结构或特性，则该特定组件、特征、结构或特性不需要被包括。如果说明书或权利要求提及“一”或“一个”要素，则这并不意味着只有一个要素。如果说明书或权利要求提及“附加”要素，则这不排除存在多于一个附加要素。
此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何合适的方式组合。例如，第一实施例可以与第二实施例组合，只要与这两个实施例关联的特定特征、结构、功能或特性不是相互排斥的。
虽然已经结合本公开的具体实施例描述了本公开，但是根据前面的描述，这些实施例的许多替代、修改和变化对于本领域技术人员将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求的宽范围内的所有这些替代、修改和变化。
另外，为了简化说明和讨论，并且为了不掩盖本公开，可以在所呈现的附图中示出或不示出公知的集成电路(IC)芯片和其他组件的电源/地连接。此外，为了避免掩盖本公开，并且还考虑到关于这种框图布置的实现的细节高度依赖于本公开将实现于的平台的事实(即，这些细节应当在本领域技术人员的知识范围内)，可以以框图形式示出布置。在阐述具体细节(例如，电路)以便描述本公开的示例实施例的情况下，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开，或者用这些具体细节的变化实践本公开。因此，该描述应当被认为是说明性的而非限制性的。
以下实施例属于进一步的实施例。可以在一个或多个实施例中的任何地方使用示例中的细节。本文描述的装置的所有可选特征也可以关于方法或处理来实现。这里的各种实施例可以与任何其他实施例组合，从而允许各种组合。
示例1是一种装置，包括：电力门器件，耦合到门控的电力供给节点和非门控的电力供给节点；和控制电路，耦合到所述电力门器件，其中，所述控制电路用于：通过提供在时间上分开的至少两个偏置电压以逐渐开启或关断所述电力门器件，来开启或关断所述电力门器件。
示例2包括示例1的所有特征，其中，所述电力门器件包括被分组为片的多个器件。
示例3包括示例2的所有特征，其中，所述控制电路用于：随时间启用或禁用所述多个片中的至少两个片，以逐渐开启或关断所述至少两个片。
示例4包括示例3的所有特征，其中，所述多个器件中的至少一个器件包括至少两个晶体管，它们串联耦合，使得它们各自的栅极端子耦合在一起，并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
示例5包括示例2的所有特征，其中，所述多个器件中的至少一个器件包括单个晶体管，并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
示例6包括示例1的所有特征，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
示例7包括示例6的所有特征，其中，所述第一偏置电压高于所述第二偏置电压。
示例8包括示例6的所有特征，其中，所述第一偏置电压产生的通过所述电力门器件的电流小于所述第二偏置电压产生的电流。
示例9包括示例1的所有特征，其中，所述控制电路包括：耦合到所述电力门器件的驱动器；和用于控制所述驱动器的有限状态机。
示例10包括示例1的所有特征，其中，所述驱动器耦合到所述非门控的电力供给节点，并且其中，所述驱动器的低电力供给节将接收所述至少两个偏置电压。
示例11包括示例10的所有特征，其中，所述控制电路包括一个或多个多路复用器，所述一个或多个多路复用器可操作为选择所述至少两个偏置电压中的一个。
示例12是一种装置，包括：电力门电路，耦合到非门控的电力供给节点；驱动器，耦合到所述电力门电路和所述非门控的电力供给节点；电平移位器，用于生成由所述驱动器接收的控制信号，其中，所述驱动器包括：耦合到所述非门控的电力供给节点的上拉器件，其中，所述上拉器件接收所述控制信号；和与所述p型器件串联耦合的下拉器件，其中，所述下拉器件具有源极端子，所述源极端子用于接收在时间上分开的至少两个偏置电压，以逐渐开启所述电力门电路。
示例13包括示例12的所有特征，其中，所述上拉器件包括p型器件、n型器件或两者的组合之一，并且其中，所述下拉器件包括p型器件、n型器件或两者的组合之一。
示例14包括示例12的所有特征，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
示例15包括示例12的所有特征，其中，所述第一偏置电压高于所述第二偏置电压，或者其中，所述第一偏置电压产生的通过所述电力门器件的电流小于所述第二偏置电压产生的电流。
示例16包括示例12的所有特征，其中，示例15的装置包括一个或多个多路复用器，所述一个或多个多路复用器可操作为选择所述至少两个偏置电压中的一个。
示例17包括示例12的所有特征，其中，所述电力门电路包括被分组为片的多个器件。
示例18包括示例12的所有特征，其中，所述电力门电路耦合到门控的电力供给节点。
示例19包括示例18的所有特征，其中，所述门控的电力供给节点耦合到负载。
示例20是一种系统，包括：存储器；处理器，耦合到所述存储器，其中，所述处理器包括：第一处理核；和第二处理核，其中，所述第一处理核由第一门控的电力供给节点供电，并且其中，所述第二处理核由第二门控的电力供给节点供电；第一电力门电路，耦合到所述第一门控的电力供给节点；第二电力门电路，耦合到所述第二门控的电力供给节点，其中，所述第一电力门电路或所述第二电力门电路中的至少一个包括：电力门器件；和控制电路，耦合到所述电力门器件，其中，所述控制电路通过提供在时间上分开的至少两个偏置电压以逐渐开启所述电力门器件，来开启所述电力门器件；和无线接口，允许所述处理器与另一设备通信。
示例21包括示例20的所有特征，其中，所述电力门器件包括被分组为片的多个器件。
示例22包括示例20的所有特征，其中，所述控制电路随时间启用或禁用所述多个片中的至少两个片，以逐渐开启或关断所述至少两个片。
示例23包括示例20的所有特征，其中，所述多个器件中的至少一个器件包括至少两个晶体管，它们串联耦合，使得它们各自的栅极端子耦合在一起，或者其中，所述多个器件中的至少一个器件包括单个晶体管，并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
示例24包括示例20的所有特征，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
示例25包括示例24的所有特征，其中，所述第一偏置电压高于所述第二偏置电压。
示例26包括示例24的所有特征，其中，所述第一偏置电压产生的通过所述电力门器件的电流小于所述第二偏置电压产生的电流。
示例27包括示例20的所有特征，其中，所述控制电路包括：耦合到所述电力门器件的驱动器；和用于控制所述驱动器的有限状态机。
示例28包括示例20的所有特征，其中，所述驱动器耦合到所述非门控的电力供给节点，并且其中，所述驱动器的低电力供给节将接收所述至少两个偏置电压。
示例29是一种装置，包括：电力门器件，耦合到门控的电力供给节点和非门控的电力供给节点；和控制电路，耦合到所述电力门器件，其中，所述控制电路通过向所述电力门器件提供可编程的偏置电压来开启所述电力门器件。
示例30包括示例29的所有特征，其中，所述控制电路包括：耦合到所述电力门器件的驱动器；和用于控制所述驱动器的有限状态机。
示例31包括示例29的所有特征，其中，所述驱动器耦合到所述非门控的电力供给节点，并且其中，所述驱动器的低电力供给节将接收所述至少两个偏置电压。
示例32是一种方法，包括：通过提供在时间上分开的至少两个偏置电压以逐渐开启或关断电力门器件，来开启或关断所述电力门器件，其中，所述电力门器件耦合到门控的电力供给节点和非门控的电力供给节点。
示例33包括示例32的所有特征，其中，所述电力门器件包括被分组为片的多个器件。
示例34包括示例33的所有特征，其中，示例34的方法包括：随时间启用或禁用所述多个片中的至少两个片，以逐渐开启或关断所述至少两个片。
示例35包括示例33的所有特征，其中，所述多个器件中的至少一个器件包括至少两个晶体管，它们串联耦合，使得它们各自的栅极端子耦合在一起，并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
示例36包括示例33的所有特征，其中，所述多个器件中的至少一个器件包括单个晶体管，并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
示例37包括示例32的所有特征，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
示例38包括示例37的所有特征，其中，示例38的方法包括：与所述第二偏置电压相比，提供更高的电压作为所述第一偏置电压。
示例39包括示例37的所有特征，其中，示例37的方法包括：与所述第二偏置电压产生的通过所述电力门器件的电流相比，产生更少的电流。
示例40包括示例32的所有特征，其中，示例40的方法包括：接收所述至少两个偏置电压。
示例41包括示例40的所有特征，其中，示例40的方法包括：选择所述至少两个偏置电压中的一个。
示例42是一种装置，包括用于执行示例32至41中任一项的模块。
提供了摘要，摘要将允许读者查明本技术公开的本质和要点。提交摘要时的理解是，它不会被用于限制权利要求的范围或含义。以下权利要求在此并入具体实施方式中，每个权利要求自身代表单独的实施例。

Claims (22)

1.一种用于控制缓变的装置，所述装置包括：
电力门器件，耦合到门控的电力供给节点和非门控的电力供给节点；和
控制电路，经由驱动器耦合到所述电力门器件，其中，所述控制电路用于：通过提供在时间上分开的至少两个偏置电压以逐渐开启或关断所述电力门器件，来开启或关断所述电力门器件，其中，所述驱动器的高电力供给节点耦合到所述非门控的电力供给节点，并且所述驱动器的低电力供给节点接收所述至少两个偏置电压；
有限状态机，生成码，
其中，所述控制电路包括：
一个或多个多路复用器，选择性地将所述至少两个偏置电压中的一个提供给所述低电力供给节点，以调整所述驱动器的输出的电压摆动；和
解码器，对所述码进行解码，以控制所述一个或多个多路复用器。
2.如权利要求1所述的装置，其中，所述电力门器件包括被分组为片的多个器件。
3.如权利要求2所述的装置，其中，所述控制电路用于：
随时间启用或禁用所述多个片中的至少两个片，以逐渐开启或关断所述至少两个片。
4.如权利要求2所述的装置，其中，所述多个器件中的至少一个器件包括至少两个晶体管，它们串联耦合，使得它们各自的栅极端子耦合在一起，
并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
5.如权利要求2所述的装置，其中，所述多个器件中的至少一个器件包括单个晶体管，
并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
6.如权利要求1所述的装置，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
7.如权利要求6所述的装置，其中，所述第一偏置电压高于所述第二偏置电压。
8.如权利要求6所述的装置，其中，所述第一偏置电压产生的通过所述电力门器件的电流小于所述第二偏置电压产生的电流。
9.一种装置，包括：
电力门电路，耦合到非门控的电力供给节点；
驱动器，耦合到所述电力门电路和所述非门控的电力供给节点；
电平移位器，用于生成由所述驱动器接收的控制信号，其中，所述驱动器包括：
耦合到所述非门控的电力供给节点的上拉器件，其中，所述上拉器件接收所述控制信号；和
与所述上拉器件串联耦合的下拉器件，其中，所述下拉器件具有源极端子，所述源极端子用于接收在时间上分开的至少两个偏置电压，以逐渐开启所述电力门电路；
有限状态机，生成码；
一个或多个多路复用器，选择性地将所述至少两个偏置电压中的一个提供给所述源极端子，以调整所述驱动器的输出的电压摆动；和
解码器，对所述码进行解码，以控制所述一个或多个多路复用器。
10.如权利要求9所述的装置，其中，所述上拉器件包括p型器件、n型器件或两者的组合之一，并且其中，所述下拉器件包括p型器件、n型器件或两者的组合之一。
11.如权利要求9所述的装置，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
12.如权利要求11所述的装置，其中，所述第一偏置电压高于所述第二偏置电压，或者其中，所述第一偏置电压产生的通过所述电力门电路的电流小于所述第二偏置电压产生的电流。
13.如权利要求9所述的装置，其中，所述电力门电路包括被分组为片的多个器件，
并且其中，所述电力门电路耦合到门控的电力供给节点。
14.一种系统，包括：
存储器；
处理器，耦合到所述存储器，其中，所述处理器包括：
第一处理核；和
第二处理核，其中，所述第一处理核由第一门控的电力供给节点供电，并且其中，所述第二处理核由第二门控的电力供给节点供电；
第一电力门电路，耦合到所述第一门控的电力供给节点；
第二电力门电路，耦合到所述第二门控的电力供给节点，其中，所述第一电力门电路或所述第二电力门电路中的至少一个包括：
电力门器件；
控制电路，经由驱动器耦合到所述电力门器件，其中，所述控制电路通过提供在时间上分开的至少两个偏置电压以逐渐开启所述电力门器件，来开启所述电力门器件，其中，所述驱动器的高电力供给节点耦合到非门控的电力供给节点，并且所述驱动器的低电力供给节点接收所述至少两个偏置电压；和
有限状态机，生成码，
其中，所述控制电路包括：
一个或多个多路复用器，选择性地将所述至少两个偏置电压中的一个提供给所述低电力供给节点，以调整所述驱动器的输出的电压摆动；和
解码器，对所述码进行解码，以控制所述一个或多个多路复用器；和
无线接口，允许所述处理器与另一设备通信。
15.如权利要求14所述的系统，其中，所述电力门器件包括被分组为片的多个器件，
并且其中，所述控制电路随时间启用或禁用所述多个片中的至少两个片，以逐渐开启或关断所述至少两个片。
16.如权利要求15所述的系统，其中，所述多个器件中的至少一个器件包括至少两个晶体管，它们串联耦合，使得它们各自的栅极端子耦合在一起，或者其中，所述多个器件中的至少一个器件包括单个晶体管，
并且其中，所述至少一个器件耦合到所述门控的电力供给节点或所述非门控的电力供给节点。
17.如权利要求14所述的系统，其中，所述至少两个偏置电压包括第一偏置电压和第二偏置电压。
18.如权利要求17所述的系统，其中，所述第一偏置电压高于所述第二偏置电压，
或者其中，所述第一偏置电压产生的通过所述电力门器件的电流小于所述第二偏置电压产生的电流。
19.一种用于控制缓变的装置，所述装置包括：
电力门器件，耦合到门控的电力供给节点和非门控的电力供给节点；和
控制电路，经由驱动器耦合到所述电力门器件，其中，所述控制电路通过向所述电力门器件提供可编程的偏置电压来开启所述电力门器件，其中，所述驱动器的高电力供给节点耦合到所述非门控的电力供给节点，并且所述驱动器的低电力供给节点接收所述可编程的偏置电压；
有限状态机，生成码，
其中，所述控制电路包括：
一个或多个多路复用器，选择性地将所述可编程的偏置电压中的一个提供给所述低电力供给节点，以调整所述驱动器的输出的电压摆动；和
解码器，对所述码进行解码，以控制所述一个或多个多路复用器。
20.一种用于控制缓变的方法，所述方法包括：
通过经由控制电路提供在时间上分开的至少两个偏置电压以逐渐开启或关断电力门器件，来开启或关断所述电力门器件，其中，所述电力门器件耦合到门控的电力供给节点和非门控的电力供给节点，
其中，所述控制电路经由驱动器耦合到所述电力门器件，
其中，所述驱动器的高电力供给节点耦合到所述非门控的电力供给节点，并且所述驱动器的低电力供给节点接收所述至少两个偏置电压；
其中，所述控制电路包括：
一个或多个多路复用器，选择性地将所述至少两个偏置电压中的一个提供给所述低电力供给节点，以调整所述驱动器的输出的电压摆动；和
解码器，对经由有限状态机生成的码进行解码，以控制所述一个或多个多路复用器。
21.如权利要求20所述的方法，其中，所述电力门器件包括被分组为片的多个器件，
并且其中，所述方法包括：随时间启用或禁用所述多个片中的至少两个片，以逐渐开启或关断所述至少两个片。
22.一种用于控制缓变的装置，所述装置包括用于执行如权利要求20至21中任一项所述的方法的模块。
CN201880018425.1A 2017-03-22 2018-02-22 电力门缓升控制装置和方法 Active CN110431737B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/466,688 US11159154B2 (en) 2017-03-22 2017-03-22 Power gate ramp-up control apparatus and method
US15/466,688 2017-03-22
PCT/US2018/019280 WO2018175035A1 (en) 2017-03-22 2018-02-22 Power gate ramp-up control apparatus and method

Publications (2)

Publication Number Publication Date
CN110431737A CN110431737A (zh) 2019-11-08
CN110431737B true CN110431737B (zh) 2024-05-10

Family

ID=63583066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880018425.1A Active CN110431737B (zh) 2017-03-22 2018-02-22 电力门缓升控制装置和方法

Country Status (5)

Country Link
US (1) US11159154B2 (zh)
EP (1) EP3602761B1 (zh)
KR (1) KR102629920B1 (zh)
CN (1) CN110431737B (zh)
WO (1) WO2018175035A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204145445U (zh) * 2012-12-19 2015-02-04 英特尔公司 用于提供门控的电源的装置和系统
CN104883169A (zh) * 2014-02-28 2015-09-02 凯为公司 用于功率门控芯片器件中的硬件部件的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065732A (ja) 2006-09-11 2008-03-21 Nec Electronics Corp 半導体集積回路の設計方法及び設計システム
US8421499B2 (en) 2010-02-15 2013-04-16 Apple Inc. Power switch ramp rate control using programmable connection to switches
KR20110139780A (ko) 2010-06-24 2011-12-30 삼성전자주식회사 반도체 집적회로 장치 및 이를 포함하는 시스템온칩
US8542054B2 (en) * 2011-10-31 2013-09-24 Apple Inc. Power switch acceleration scheme for fast wakeup
JP2014003594A (ja) 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9595869B2 (en) * 2015-02-27 2017-03-14 Qualcomm Incorporated Multi-level switching regulator circuits and methods with finite state machine control
CN107993603B (zh) * 2016-10-27 2023-08-18 合肥鑫晟光电科技有限公司 移位寄存单元、移位寄存器、栅极驱动电路、显示装置
US10333379B2 (en) * 2016-12-16 2019-06-25 Intel Corporation Power switching circuitry including power-up control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204145445U (zh) * 2012-12-19 2015-02-04 英特尔公司 用于提供门控的电源的装置和系统
CN104883169A (zh) * 2014-02-28 2015-09-02 凯为公司 用于功率门控芯片器件中的硬件部件的方法和装置

Also Published As

Publication number Publication date
WO2018175035A1 (en) 2018-09-27
EP3602761A1 (en) 2020-02-05
EP3602761A4 (en) 2021-01-13
EP3602761B1 (en) 2023-09-06
KR102629920B1 (ko) 2024-01-30
CN110431737A (zh) 2019-11-08
US20180278246A1 (en) 2018-09-27
KR20190123729A (ko) 2019-11-01
US11159154B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
US10345881B2 (en) Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9154026B2 (en) Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
JP5499222B2 (ja) ラッチング回路
US9875783B2 (en) High voltage tolerant word-line driver
US7876079B2 (en) System and method for regulating a power supply
JP2019530409A (ja) 供給電圧を安定させるためのデバイスおよび方法
WO2015134013A1 (en) Apparatus for adaptive write assist for memory
US9712167B2 (en) Threshold voltage dependent power-gate driver
WO2014185923A1 (en) Low power transient voltage collapse apparatus and method for a memory cell
US9755631B2 (en) Apparatus and method for reducing di/dt during power wake-up
US20200244269A1 (en) Adaptive aging tolerant apparatus
CN110431737B (zh) 电力门缓升控制装置和方法
US8847633B1 (en) Low voltage swing repeater
CN109075702B (zh) 用于降低di/dt的装置和方法
US9379717B2 (en) Apparatus to reduce power of a charge pump
US10915157B2 (en) Dynamic power switch control scheme

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant