CN110417504B - 一种将otn中解出的信号从serdes输出的方法 - Google Patents

一种将otn中解出的信号从serdes输出的方法 Download PDF

Info

Publication number
CN110417504B
CN110417504B CN201910855324.6A CN201910855324A CN110417504B CN 110417504 B CN110417504 B CN 110417504B CN 201910855324 A CN201910855324 A CN 201910855324A CN 110417504 B CN110417504 B CN 110417504B
Authority
CN
China
Prior art keywords
fifo
txpi
otn
serdes
ser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910855324.6A
Other languages
English (en)
Other versions
CN110417504A (zh
Inventor
陈伟峰
陈晖�
张晓峰
王东锋
曹世健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201910855324.6A priority Critical patent/CN110417504B/zh
Publication of CN110417504A publication Critical patent/CN110417504A/zh
Application granted granted Critical
Publication of CN110417504B publication Critical patent/CN110417504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种将OTN中解出的信号从SERDES输出的方法。该方法利用SERDES的TXPI功能实现将OTN中解出的信号从SERDES输出的目的；该方法通过FIFO缓存从OTN中解出的信号，并在缓存数据达到1/2 FIFO深度时开始读取；该方法根据1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull决定TXPI正负调节；该方法的核心在于，通过调节FIFO的读时钟ser_tx_clk使得该时钟跟随从OTN中解出的信号步调，达到容忍与解出信号时钟间的频偏问题，从而实现从SERDES输出的目的。本发明解决了现有技术中存在的逻辑资源消耗多、信号解析不具有一般性的问题。

Description

一种将OTN中解出的信号从SERDES输出的方法
技术领域
本发明涉及光通讯领域中的OTN信号解析，尤其涉及一种将OTN中解出的信号从SERDES输出的方法。
背景技术
光传送网（OTN，Optical Transport Network）技术由于能够满足各种新型业务需求，从幕后渐渐走到前台，已经成为传送网发展的主要方向。基于ITU-TG.709的OTN帧结构可以支持多种客户信号的映射和透明传输，如SDH、以太网等。其中一个关键技术就是将OTN中装载的信号解析出来并以光的形式从SERDES发送出去。通常的处理方法是在对OTN协议解析后，即找出装载信号的位置后，对信号本身再次进行解析。例如OTN中装载的信号是SDH，那在找出SDH信号后对SDH协议再进行解析，通过SDH定帧、过指针调整等处理达到以光的形式将SDH信号发送出去的目的。这种处理方法不具有一般性，比如当OTN中装载的信号是10GE时，那在找出10GE信号后需对10GE协议再进行解析，也就是当OTN中装载不同格式的信号时，需要有不同的协议处理方式对应。此外，由于OTN承载的信号容量大，例如当OTN中装载了10路SDH信号时，上述处理方法在找到OTN中10路SDH信号位置后，还需要分别对10路SDH信号协议进行解析，这会消耗大量的逻辑资源，造成开发成本大幅提高。所以一种好的将OTN中解出的信号从SERDES输出的方法在OTN信号解析技术领域中起到了至关重要的作用。
发明内容
鉴于现在技术存在的问题，本发明提供一种将OTN中解出的信号从SERDES输出的方法。本发明的目的就是要解决上述技术中存在的逻辑资源消耗多、信号解析不具有一般性的问题。
本发明采取的技术方案是：一种将OTN中解出的信号从SERDES输出的方法，该方法通过FIFO缓存从OTN中解出的信号，并在缓存数据达到1/2 FIFO深度时开始读取；
其特征在于：该方法在基于FPGA的硬件平台上实现；
该方法利用SERDES的TXPI功能实现将OTN中解出的信号从SERDES输出的目的；
该方法根据1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull决定TXPI正负调节，即当pempty有效时，表明读取FIFO的ser_tx_clk时钟过快，此时需对TXPI进行正调整以将ser_tx_clk周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的ser_tx_clk时钟过慢，此时需将TXPI进行负调整以将ser_tx_clk周期缩短一些，也就是频率调快一些；通过TXPI的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内；
该方法的核心在于，通过调节FIFO的读时钟ser_tx_clk使得该时钟跟随从OTN中解出的信号步调，达到容忍与解出信号时钟间的频偏问题，从而实现从SERDES输出的目的；
该方法具有一般性，即不论从OTN中解出何种类型的信号，比如SDH、10GE、40GE、100GE，都可以通过TXPI的方法实现从SERDES输出的目的；TXPI的英文全称为TX PhaseInterpolator，TX是发送的含义，Phase是相位的含义，Interpolator是插值器的含义，TXPI的含义为发送方向相位插值器，在FPGA中，TXPI是SERDES中的一个组件，通过调节TXPI可以动态的瞬时调节SERDES发送方向时钟ser_tx_clk的周期。
本发明所产生的有益效果是：本发明解决了现有技术中存在的逻辑资源消耗多、信号解析不具有一般性的问题，本发明具有消耗逻辑资源少、不区分从OTN中解出的是何种信号的优点，为将OTN中解出的信号从SERDES输出的功能需求提供了一种极具参考价值的方法，在OTN信号解析技术领域具有广泛的应用价值。
附图说明
图1为本发明采用的将OTN中解出的信号从SERDES输出的方法图；
图2为本发明中实现TXPI功能的原理图；
图3为现有技术中将OTN中解出的信号从SERDES输出的一般方法图。
具体实施方式
以下结合附图对本发明做进一步说明：
如图1所示，一种将OTN中解出的信号从SERDES输出的方法，该方法利用SERDES的TXPI功能实现将OTN中解出的信号从SERDES输出的目的。
TXPI的英文全称为TX Phase Interpolator，TX是发送的含义，Phase是相位的含义，Interpolator是插值器的含义，TXPI的含义为发送方向相位插值器，在FPGA中，TXPI是SERDES中的一个组件，通过调节TXPI可以动态的瞬时调节SERDES发送方向时钟ser_tx_clk的周期。
该方法具体实现是通过FIFO缓存从OTN中解出的信号，并在缓存数据达到1/2FIFO深度时开始读取，TXPI调节的便是SERDES发送方向的时钟ser_tx_clk，亦即读取FIFO的时钟。
该方法根据1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull决定TXPI正负调节，即当pempty有效时，表明读取FIFO的ser_tx_clk时钟过快，此时需对TXPI进行正调整以将ser_tx_clk周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的ser_tx_clk时钟过慢，此时需将TXPI进行负调整以将ser_tx_clk周期缩短一些，也就是频率调快一些。
通过TXPI的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而达到容忍OTN中解出的信号时钟与ser_tx_clk间的频偏问题，亦即实现了将OTN中解出的信号从SERDES输出的目的。
本发明提出的方法具有一般性，即不论从OTN中解出何种类型的信号，比如SDH、10GE、40GE、100GE等，都可以通过TXPI的方法来解决信号的时钟频偏问题，达到从SERDES输出的目的。
图3示意了现有技术中将OTN中解出的信号从SERDES输出的一般方法图，其中serdes_rx为SERDES的接收组件，完成对OTN光的接收，实现从光信号转为并行的电信号以及OTN光的时钟恢复，得到OTN光恢复时钟ser_rx_clk与OTN光数据ser_rx_data。otn_analysis完成对OTN协议的解析，即解析出装载信号比如SDH的位置，得到装载信号有效标志otn_analysis_valid与装载信号数据otn_analysis_data，这里要强调的是得到的otn_analysis_valid与otn_analysis_data也在ser_rx_clk时钟域。serdes_tx为SERDES的发送组件，实现对解析出的并行电信号以光的形式串行发送出去。需要注意的是，serdes_tx组件有自己的参考时钟ser_ref_clk以及由此产生的ser_tx_clk，要完成将装载的信号从SERDES输出的目的，要解决的一个技术难点就是如何将ser_rx_clk时钟域下间断的装载信号格式（用otn_analysis_valid与otn_analysis_data表示）过渡到ser_tx_clk时钟域下连续的装载信号格式（用ser_tx_data表示）。图3示意的一般处理方法是通过signal_analysis功能块完成上述提及的技术难点，例如OTN中装载的信号为SDH，那signal_analysis功能块需要对SDH协议进行解析，通过定帧、过指针调整等技术处理实现时钟域的过渡。又例如OTN中装载的信号为10GE，那signal_analysis功能块需要对10GE协议进行解析，通过PCS/PMA、MAC等技术处理实现时钟域的过渡。
图1示意了本发明采用的将OTN中解出的信号从SERDES输出的方法图，从图中可以看出，该方法的OTN协议解析部分与图3相同，这也是必须要做的，即必须首先对OTN协议进行解析，找出装载信号的位置。该方法的核心是通过TXPI方法解决将ser_rx_clk时钟域下间断的装载信号格式过渡到ser_tx_clk时钟域下连续的装载信号格式，从而完成装载信号以光的形式从SERDES输出的目的。FIFO控制模块fifo_ctl与TXPI调节模块txpi_adj配合使用，txpi_adj通过对fifo_ctl模块中的FIFO进行编程空pempty与编程满pfull信号的实时监控，不断的调节serdes_tx中的TXPI组件，达到动态调节SERDES发送方向时钟ser_tx_clk的频率，完成装载信号从ser_rx_clk时钟域到ser_tx_clk时钟域的过渡。其中txpi_adj模块工作在系统时钟sys_clk，即TXPI调节运行在一个独立时钟域下。
下面结合图2详细说明本发明是如何通过TXPI方法完成装载信号以光的形式从SERDES输出的目的。
FIFO接收解析OTN协议后的间断格式的装载信号，并当写入1/2 FIFO深度时开始读取，写FIFO的时钟为ser_rx_clk，读FIFO的时钟为ser_tx_clk，写FIFO只有在装载信号的有效标志otn_analysis_valid有效时数据才写入到FIFO中，而读取FIFO是一旦开始读取便连续读。读取FIFO的时钟ser_tx_clk来自于serdes_tx组件，并受txpi_adj模块调节。txpi_adj模块的调节依据来自于1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull，即当pempty有效时，表明读取FIFO的ser_tx_clk时钟过快，此时需对TXPI进行正调整以将ser_tx_clk周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的ser_tx_clk时钟过慢，此时需将TXPI进行负调整以将ser_tx_clk周期缩短一些，也就是频率调快一些；通过TXPI的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而实现装载信号连续不断的在ser_tx_clk时钟域下通过SERDES输出。
从上述对OTN中解析出的装载信号处理方法可以看出，本发明提出的TXPI方法不局限于解析任何类型的信号，对于OTN中装载SDH、10GE、40GE、100GE等信号格式都可以采用统一的TXPI方法处理。而且该方法仅仅通过一个FIFO，并辅以简单的FIFO控制与TXPI调节便可实现将OTN中解出的信号从SERDES输出的目的，极大的节省了逻辑资源，并降低开发成本。综上，本发明提供的方法为OTN信号解析技术提供了有益的参考。

Claims (2)

1.一种将OTN中解出的信号从SERDES输出的方法，该方法通过FIFO缓存从OTN中解出的信号，并在缓存数据达到1/2 FIFO深度时开始读取；其特征在于：该方法在基于FPGA的硬件平台上实现；
该方法利用SERDES的TXPI功能实现将OTN中解出的信号从SERDES输出的目的；
该方法根据1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull决定TXPI正负调节，即当pempty有效时，表明读取FIFO的ser_tx_clk时钟过快，此时需对TXPI进行正调整以将ser_tx_clk周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的ser_tx_clk时钟过慢，此时需将TXPI进行负调整以将ser_tx_clk周期缩短一些，也就是频率调快一些；通过TXPI的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内；
该方法的核心在于，通过调节FIFO的读时钟ser_tx_clk使得该时钟跟随从OTN中解出的信号步调，达到容忍与解出信号时钟间的频偏问题，从而实现从SERDES输出的目的；
该方法具有一般性，即不论从OTN中解出何种类型的信号，都可以通过TXPI的方法实现从SERDES输出的目的；
TXPI的英文全称为TX Phase Interpolator，TX是发送的含义，Phase是相位的含义，Interpolator是插值器的含义，TXPI的含义为发送方向相位插值器，在FPGA中，TXPI是SERDES中的一个组件，通过调节TXPI可以动态的瞬时调节SERDES发送方向时钟ser_tx_clk的周期。
2.根据权利要求1所述的一种将OTN中解出的信号从SERDES输出的方法，其特征在于：所述TXPI功能的具体实现方法如下：
TXPI功能中使用的FIFO接收解析OTN协议后的间断格式的装载信号，并当写入1/2FIFO深度时开始读取，写FIFO的时钟为ser_rx_clk，读FIFO的时钟为ser_tx_clk，写FIFO只有在装载信号的有效标志otn_analysis_valid有效时数据才写入到FIFO中，而读取FIFO是一旦开始读取便连续读；读取FIFO的时钟ser_tx_clk来自于serdes_tx组件，并受txpi_adj模块调节；txpi_adj模块的调节依据来自于1/4 FIFO深度的编程空pempty与3/4 FIFO深度的编程满pfull，即当pempty有效时，表明读取FIFO的ser_tx_clk时钟过快，此时需对TXPI进行正调整以将ser_tx_clk周期延长一些，也就是频率调慢一些；而当pfull有效时，表明读取FIFO的ser_tx_clk时钟过慢，此时需将TXPI进行负调整以将ser_tx_clk周期缩短一些，也就是频率调快一些；通过TXPI的调节使得FIFO读写间隔在FIFO的1/4到3/4区间内，从而实现装载信号连续不断的在ser_tx_clk时钟域下通过SERDES输出。
CN201910855324.6A 2019-09-11 2019-09-11 一种将otn中解出的信号从serdes输出的方法 Active CN110417504B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910855324.6A CN110417504B (zh) 2019-09-11 2019-09-11 一种将otn中解出的信号从serdes输出的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910855324.6A CN110417504B (zh) 2019-09-11 2019-09-11 一种将otn中解出的信号从serdes输出的方法

Publications (2)

Publication Number Publication Date
CN110417504A CN110417504A (zh) 2019-11-05
CN110417504B true CN110417504B (zh) 2021-08-24

Family

ID=68370500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910855324.6A Active CN110417504B (zh) 2019-09-11 2019-09-11 一种将otn中解出的信号从serdes输出的方法

Country Status (1)

Country Link
CN (1) CN110417504B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808808A (zh) * 2019-11-13 2020-02-18 天津光电通信技术有限公司 一种从otn中提取信号时钟的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102833063A (zh) * 2012-08-24 2012-12-19 烽火通信科技股份有限公司 一种otn网络中客户业务时钟提取的实现方法
CN110012367A (zh) * 2019-03-27 2019-07-12 烽火通信科技股份有限公司 用于gpon olt的omci组帧装置及组帧方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8989222B1 (en) * 2012-09-21 2015-03-24 Pmc-Sierra Us, Inc. Justification insertion and removal in generic mapping procedure in an optical transport network
CN106681687B (zh) * 2016-12-30 2018-08-07 周阳 一种fifo数据均衡输出方法及其输出装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102833063A (zh) * 2012-08-24 2012-12-19 烽火通信科技股份有限公司 一种otn网络中客户业务时钟提取的实现方法
CN110012367A (zh) * 2019-03-27 2019-07-12 烽火通信科技股份有限公司 用于gpon olt的omci组帧装置及组帧方法

Also Published As

Publication number Publication date
CN110417504A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
US10944852B2 (en) Computer network packet transmission timing
EP2997485B1 (en) Media time based usb frame counter synchronization for wi-fi serial bus
US20140229756A1 (en) Compound universal serial bus architecture providing precision synchronisation to an external timebase
US11061432B2 (en) Data handoff between two clock domains sharing a fundamental beat
US6934307B2 (en) Multichannel communications link receiver having parallel optical components
US6167048A (en) Clock recovery for video communication over ATM network
JPH08507668A (ja) 直列データ・バス用スキュー除去装置
CN101778204B (zh) 3g-sdi高清数字视音频延时系统
CN110417504B (zh) 一种将otn中解出的信号从serdes输出的方法
CN101233706A (zh) 数据流同步
US6757304B1 (en) Method and apparatus for data communication and storage wherein a IEEE1394/firewire clock is synchronized to an ATM network clock
CN111954070A (zh) 一种基于fpga的视频分辨率转换方法及终端
CN112948322B (zh) 一种基于弹性缓存的虚通道及实现方法
US7082547B2 (en) Data signal processing method and data processor implementing independent and asynchronous system and data clocks
CN113491082A (zh) 一种数据处理装置
CN110958540B (zh) 一种usb音频的转换方法及装置
US10003456B2 (en) Soundwire XL turnaround signaling
CN110519667B (zh) 一种实现光信号线路交叉的方法
CN110808808A (zh) 一种从otn中提取信号时钟的方法
CN113179310B (zh) 一种通用便携的卫星遥控遥测设备及方法
CN213365516U (zh) 一种接口转换电路及接口转换装置
WO2024020860A1 (zh) 一种音频格式转换装置
WO2024113454A1 (zh) 灵活以太网的数据处理方法、装置、存储介质及电子设备
CN113626355B (zh) 实现串行接口全双工通信的从机芯片的电路结构
US9344209B2 (en) Discrete time compensation mechanisms

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant