CN110416245B - 一种显示面板、显示装置和显示面板的制作方法 - Google Patents

一种显示面板、显示装置和显示面板的制作方法 Download PDF

Info

Publication number
CN110416245B
CN110416245B CN201910702461.6A CN201910702461A CN110416245B CN 110416245 B CN110416245 B CN 110416245B CN 201910702461 A CN201910702461 A CN 201910702461A CN 110416245 B CN110416245 B CN 110416245B
Authority
CN
China
Prior art keywords
layer
display panel
conductive layer
emitting diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910702461.6A
Other languages
English (en)
Other versions
CN110416245A (zh
Inventor
杨婷慧
王雪丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Chengdu Vistar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Vistar Optoelectronics Co Ltd filed Critical Chengdu Vistar Optoelectronics Co Ltd
Priority to CN201910702461.6A priority Critical patent/CN110416245B/zh
Publication of CN110416245A publication Critical patent/CN110416245A/zh
Priority to KR1020227002706A priority patent/KR20220025850A/ko
Priority to PCT/CN2020/080935 priority patent/WO2021017497A1/zh
Application granted granted Critical
Publication of CN110416245B publication Critical patent/CN110416245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

本发明实施例公开了一种显示面板、显示装置和显示面板的制作方法。显示面板，包括：至少一个发光二极管芯片，所述发光二极管芯片包括层叠设置的第一电极和第一半导体层；导电层，位于所述发光二极管芯片远离所述第一电极的一侧；所述导电层与所述第一半导体层接触；所述导电层包括镂空部，沿所述第一半导体层的厚度方向，所述镂空部在所述导电层上的投影与所述第一电极在所述导电层上的投影交叠。本发明实施例在确保显示面板出光率的基础上，以较低的工艺难度实现了降低电流导通层的电阻的效果。

Description

一种显示面板、显示装置和显示面板的制作方法
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板、显示装置和显示面板的制作方法。
背景技术
微发光二极管(Micro Light Emitting Diode，micro-LED/μLED)显示面板将一个基板上集成百微米以下尺寸的发光二极管(Light Emitting Diode，LED)芯片作为显示像素，实现图像显示。每一个显示像素可定址和单独驱动点亮，因此Micro-LED显示面板属于自发光型显示面板。
在现有技术中，LED芯片采用电流导通层的方案实现共阴极连接，电流导通层将电流导通分布到显示区的每个LED芯片(像素)中。然而，现有的共阴极连接方案存在电流分布不均匀，显示面板的亮度均一性差的问题。
发明内容
本发明实施例提供一种显示面板、显示装置和显示面板的制作方法，以实现减小电流导通层的电阻，提升显示面板的亮度均一性的目的。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种显示面板，包括：
至少一个发光二极管芯片，发光二极管芯片包括层叠设置的第一电极和第一半导体层；
导电层，位于发光二极管芯片远离第一电极的一侧；
导电层与第一半导体层接触；导电层包括镂空部，沿第一半导体层的厚度方向，镂空部在导电层上的投影与第一电极在导电层上的投影交叠。
从上述技术方案可以看出，本发明实施例设置导电层位于LED芯片远离第一电极的一侧，与第一半导体层接触，且导电层包括镂空部，沿第一半导体层的厚度方向，镂空部在导电层上的投影与第一电极在导电层上的投影交叠(镂空部与第一电极交叠)。第一方面，导电层与第一半导体层接触，使得导电层与第一半导体层均作为LED芯片的电流导通层，减小了电流导通层的电阻，提升了显示面板的亮度均一性。第二方面，第一半导体层的表面平整，有利于整面导电层与整面第一半导体层的接触导电，从而有利于避免导电层与第一半导体层接触不良，以及有利于避免由于对位不准导致导电层与LED芯片的其他膜层接触的问题，因此，本发明实施例提升了显示面板的良率，且该导电层的制作可以基于现有的工艺实现，工艺难度较低，容易实现。第三方面，导电层的镂空部与第一电极交叠，即导电层的镂空部与LED芯片交叠，使得LED芯片发出的光线可以通过镂空部射出，因此，本发明实施例既有利于降低电流导通层的电阻，又不影响显示面板的出光率。综上，本发明实施例在确保显示面板出光率的基础上，以较低的工艺难度实现了降低电流导通层的电阻的效果。
进一步地，沿第一半导体层的厚度方向，导电层的投影形状为网格状、条状或同心环状。显示面板上的LED芯片一般呈阵列排布，在垂直于基底的方向，LED芯片对应的区域为发光区，LED芯片之间对应的区域为非发光区，非发光区形成的形状为网格状，因此，本发明实施例设置导电层为网格状、条状或同心环状，可以增大导电层的面积，进一步提升电流导通层的导电性能。
进一步地，导电层还包括非镂空部，非镂空部不透光。本发明实施例设置镂空部与第一电极交叠，且非镂空部不透光，该导电层可以充当黑矩阵的作用。一方面，在垂直于基底的方向，对于LED芯片发出的角度较小的光线可以通过镂空部发出，对于LED芯片发出的角度较大，发射到非镂空部表面的光线进行发射，因此，设置非镂空部不透光有利于防止像素与像素之间的光串扰。另一方面，相比于透光材料和半透光材料，不透光材料的导电性能一般更优、电阻更低，因此，设置非镂空部不透光还有利于降低电流导通层的电阻。
进一步地，导电层为金属导电层。相比于非金属材料，金属材料具有更强的导电性能，因此，设置导电层为金属导电层有利于进一步提升电流导通层的导电性能。
进一步地，导电层的材料包括：铝、铜、钛或银中的至少一种。与其他金属材料相比，本发明实施例提供的金属材料与半导体层的晶格匹配且易于加工，从而有利于金属材料与第一半导体层的接触以及降低工艺成本。
进一步地，显示面板还包括反射层，发光二极管芯片包括侧壁，反射层位于发光二极管芯片的侧壁。其中，LED芯片的侧壁也为第一沟槽的侧壁。反射层位于LED芯片的侧壁可以阻挡LED芯片发出的光线向相邻LED芯片射出，减少了LED芯片(像素)之间的光串扰。以及反射层将LED芯片发射至反射层的光线进行反射，避免了光线从LED芯片的侧壁射出，有利于将LED芯片发出的光线更多地从出光面射出，从而提高了LED芯片的出光效率。
进一步地，发光二极管芯片的数量为多个；显示面板还包括隔离墙，隔离墙设置于相邻发光二极管芯片之间，发光二极管芯片与相邻的隔离墙之间形成第一沟槽。本发明实施例设置隔离墙和第一沟槽，有利于在基底与LED芯片绑定工艺中，阻挡焊点的焊料扩张至相邻的第一沟槽内(隔离墙之外)，从而阻挡了焊料的横向扩张，有利于防止相邻焊点间焊料的短接，避免了相邻LED芯片之间的电极短路的效果，提升了邦定的良率。
进一步地，显示面板还包括：第一绝缘层，第一绝缘层包括开孔，在第一半导体层的厚度方向，开孔在第一绝缘层上的投影与第一电极在第一绝缘层上的投影交叠；发光二极管芯片包括台面和侧壁；第一电极覆盖台面，以及覆盖第一绝缘层位于侧壁上的部分。本发明实施例设置第一电极覆盖台面以及第一绝缘层位于侧壁上的部分，使得第一电极不仅具有电极的功能还具有反射层的功能，因此，第一电极还能够阻挡LED芯片发出的光线向相邻LED芯片射出，减少了LED芯片之间的光串扰，以及能够避免光线从LED芯片的侧壁射出，有利于将LED芯片发出的光线更多地从出光面射出，从而提高了LED芯片的出光效率。另外，与第一电极和反射层分别制作相比，本发明实施例减少了反射层的制作工艺，从而简化了工艺步骤。
相应地，本发明还提供了一种显示装置，包括如本发明任意实施例所提供的显示面板，其技术原理和产生的技术效果类似，这里不再赘述。
相应地，本发明还提供了一种该显示面板的制作方法，包括：
提供发光二极管芯片阵列，发光二极管芯片阵列包括多个发光二极管芯片，发光二极管芯片包括第一电极和第一半导体层；
在发光二极管芯片远离第一电极的一侧制作导电层；导电层与第一半导体层接触；导电层包括镂空部，沿第一半导体层的厚度方向，镂空部在导电层上的投影与第一电极在导电层上的投影交叠。
本发明实施例在发光二极管芯片远离第一电极的一侧制作导电层；导电层与第一半导体层接触；导电层包括镂空部，沿第一半导体层的厚度方向，镂空部与第一电极交叠。第一方面，由本发明实施例制作出的显示面板的导电层与第一半导体层接触，使得导电层与第一半导体层均作为LED芯片的电流导通层，减小了电流导通层的电阻，提升了显示面板的亮度均一性。第二方面，第一半导体层的表面平整，有利于整面导电层与整面第一半导体层的接触导电，从而有利于避免导电层与第一半导体层接触不良，以及有利于避免由于对位不准导致导电层与LED芯片的其他膜层接触的问题，因此，本发明实施例提升了显示面板的良率，且该导电层的制作可以基于现有的工艺实现，工艺难度较低，容易实现。第三方面，导电层的镂空部与第一电极交叠，即导电层的镂空部与LED芯片交叠，使得LED芯片发出的光线可以通过镂空部射出，因此，本发明实施例既有利于降低电流导通层的电阻，又不影响显示面板的出光率。综上，本发明实施例在确保显示面板出光率的基础上，以较低的工艺难度实现了降低电流导通层的电阻的效果。
附图说明
图1为本发明实施例提供的一种显示面板的俯视结构示意图；
图2为沿图1中A-A的剖面结构示意图；
图3为本发明实施例提供的一种显示面板的制作方法在各步骤形成的显示面板的结构示意图；
图4为本发明实施例提供的另一种显示面板的俯视结构示意图；
图5为本发明实施例提供的又一种显示面板的俯视结构示意图；
图6为本发明实施例提供的一种LED芯片阵列的制作方法在各步骤形成的LED芯片阵列的结构示意图；
图7为本发明实施例提供的另一种LED芯片阵列的制作方法在各步骤形成的LED芯片阵列的结构示意图；
图8为本发明实施例提供的又一种显示面板的结构示意图；
图9为本发明实施例提供的又一种显示面板的结构示意图；
图10为本发明实施例提供的又一种显示面板的结构示意图；
图11为本发明实施例提供的一种显示面板的制作方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种显示面板的俯视结构示意图，图2为沿图1中A-A的剖面结构示意图。参见图1和图2，该显示面板包括：至少一个发光二极管芯片20和导电层30。发光二极管芯片20包括层叠设置的第一电极21和第一半导体层22。导电层30位于发光二极管芯片20远离第一电极21的一侧，导电层30与第一半导体层22接触。导电层30包括镂空部31，沿第一半导体层22的厚度方向B，镂空部31与第一电极21交叠。即，沿第一半导体层22的厚度方向B，镂空部31在第一半导体层22上的投影与第一电极21在第一半导体层22上的投影交叠(镂空部31在导电层30上的投影与第一电极21在导电层30上上的投影交叠)。
其中，发光二极管芯片20可以为显示面板的像素。发光二极管芯片20(以下简称LED芯片20)的结构例如可以包括第一电极21和外延结构，第一半导体层22(例如N型氮化镓，N-GaN)是外延结构的一部分，外延结构还可以包括多量子阱层24(MQW)和第二半导体层23(例如P型氮化镓，P-GaN)。第一半导体层22为多个LED芯片20的共通层，从而有利于导电层30与第一半导体层22的接触。第一半导体层22和导电层30构成了LED芯片20的电流导通层，该电流导通层为LED芯片20的第二电极。本发明实施例通过设置导电层30与第一半导体层22接触，相当于增加了第一半导体层22的厚度(横截面积)，从而减小了第一半导体层22的电阻；从另一个角度分析，设置导电层30与第一半导体层22接触，与仅设置第一半导体层22作为电流流通路径而言，相当于增加了电流的流通路径，有利于第一半导体层22上不同位置的电流大小更加均匀。因此，本发明实施例设置导电层30与第一半导体层22接触，有利于降低电流导通层的电阻。
沿第一半导体层22的厚度方向B，导电层30的镂空部31与第一电极21交叠，具体可以是导电层30的镂空部31的在第一半导体层22上的投影与第一电极21在第一半导体层22上的投影交叠，即导电层30的镂空部31与LED芯片20交叠，因此，LED芯片20发出的光线可以通过镂空部31射出。本发明实施例这样设置，既有利于降低电流导通层的电阻，又不影响显示面板的出光率。
显示面板中包括至少一个LED芯片20，至少一个LED芯片20可以为1个，2个或多个，进一步地，多个LED芯片20呈阵列排布。在一个本发明实施例中以多个LED芯片20呈阵列排布为例说明。图3为本发明一个实施例提供的一种显示面板的制作方法在各步骤形成的显示面板的结构示意图。参见图3，示例性地，多个LED芯片20设置于基底10上，基底10例如可以是驱动背板，该驱动背板包括用于驱动发光二极管芯片20发光的驱动电路，该驱动电路例如可以是CMOS驱动电路。基底10还可以包括焊盘11，该焊盘11与发光二极管芯片20的第一电极21焊接，以实现基底与发光二极管芯片20的电连接。
该显示面板的制作方法包括以下步骤。
S110、提供基底10和LED芯片阵列。
其中，LED芯片阵列包括第二衬底40和位于第二衬底40上的多个LED芯片20，LED芯片20包括第一电极21和第一半导体层22。
S120、将基底10与LED芯片阵列绑定。
其中，示例性地，基底10与LED芯片阵列绑定的方式为倒装焊，第一电极21与基底10连接。
S130、去除LED芯片阵列的第二衬底40。
其中，在去除第二衬底40后，第一半导体层22距离基底10最远。去除第二衬底40的工艺有多种，示例性地，若衬底为蓝宝石衬底，则可以采用激光剥离将蓝宝石衬底去除；若衬底为硅衬底，则可以采用湿法腐蚀将硅衬底去除。
S140、在LED芯片阵列远离基底10的一侧制作导电层30。
其中，导电层30与第一半导体层22接触，导电层30包括镂空部31，在垂直于第一半导体层22的方向，镂空部31与第一电极21交叠。该导电层30的制作方法有多种，例如，导电层30的制作包括：采用蒸镀工艺或者溅射工艺在LED芯片阵列远离基底10的一侧制作导电层材料；在导电层材料远离基底10的一侧涂覆光刻胶；采用光刻工艺图案化光刻胶；采用干法刻蚀工艺或湿法刻蚀工艺图案化导电层材料形成导电层30。又如，导电层30的制作包括：采用将精细金属掩膜版放置在蒸发源和第一半导体层22之间，将导电层材料蒸镀至第一半导体层22的表面，形成具有镂空部31的导电层30。
本发明实施例设置导电层30位于LED芯片20远离第一电极21的一侧，与第一半导体层22接触，且导电层30包括镂空部31，第一半导体层22的厚度方向，镂空部31与第一电极21交叠。第一方面，导电层30与第一半导体层22接触，使得导电层30与第一半导体层22均作为LED芯片20的电流导通层，减小了电流导通层的电阻，提升了显示面板的亮度均一性。第二方面，第一半导体层22的表面平整，有利于整面导电层30与整面第一半导体层22的接触导电，从而有利于避免导电层30与第一半导体层22接触不良，以及有利于避免由于对位不准导致导电层30与LED芯片20的其他膜层接触的问题，因此，本发明实施例提升了显示面板的良率，且该导电层30的制作可以基于现有的工艺实现，工艺难度较低，容易实现。第三方面，导电层30的镂空部31与第一电极21交叠，即导电层30的镂空部31与LED芯片20交叠，使得LED芯片20发出的光线可以通过镂空部31射出，因此，本发明实施例既有利于降低电流导通层的电阻，又不影响显示面板的出光率。综上，本发明实施例在确保显示面板出光率的基础上，以较低的工艺难度实现了降低电流导通层的电阻的效果。
需要说明的是，本发明实施例所提供的导电层30的材料可以有多种选择，在实际应用中可以根据需要进行设定。例如，导电层30的材料可以优选包括氧化铟锡、氧化铟锌、氧化锌、氧化铟、氧化铟镓和氧化锌铝等透光材料中的一种或多种，银和银合金等半透光材料中的一种或多种，或者铝、钼、钛、铜或其合金等不透光材料中的一种或多种。
继续参见图1和图2，在上述各实施例的基础上，可选地，导电层30还包括非镂空部32，非镂空部32不透光。本发明实施例设置镂空部31与第一电极21交叠，且非镂空部32不透光，该导电层30可以充当黑矩阵的作用。一方面，沿第一半导体层22厚度的方向，对于LED芯片20发出的角度较小的光线可以通过镂空部31发出，对于LED芯片20发出的角度较大，发射到非镂空部32表面的光线进行发射，因此，设置非镂空部32不透光有利于防止像素与像素之间的光串扰。另一方面，相比于透光材料和半透光材料，将非镂空部32设置为不透光更容易选择导电性能更优、电阻更低的材料，因此，设置非镂空部32不透光还有利于降低电流导通层的电阻。
在上述各实施例的基础上，可选地，导电层30为金属导电层。相比于非金属材料，金属材料具有更强的导电性能，因此，设置导电层30为金属导电层有利于进一步提升电流导通层的导电性能。优选地，金属材料例如可以包括铝、铜、钛或银中的至少一种。与其他金属材料相比，本发明实施例提供的金属材料与半导体层的晶格匹配且易于加工，从而有利于金属材料与第一半导体层22的接触以及降低工艺成本。
需要说明的是，图1中示例性地示出了沿第一半导体层22的厚度方向，导电层30投影形状为网格状，并非对本发明的限定，在其他实施例中，还可以设置导电层30的形状为条状、环状或同心环状等，在实际应用中可以根据需要进行设定。示例性地，参见图4，导电层30的形状为条状；参见图5，导电层30的形状为同心环状。优选地，导电层30的形状为网格状，这是因为，显示面板上的LED芯片20一般呈阵列排布，沿第一半导体层22的厚度方向，LED芯片20对应的区域为发光区，LED芯片20之间对应的区域为非发光区，非发光区形成的形状为网格状，因此，导电层30的形状为网格状可以满足针对每一个LED芯片20周围都设置有非镂空部32，从而有利于增大导电层30的面积，进一步提升电流导通层的导电性能。
图6为本发明实施例提供的一种LED芯片阵列的制作方法在各步骤形成的LED芯片阵列的结构示意图。参见图6，示例性地，该LED芯片阵列的制作方法包括以下步骤。
S210、制备LED外延片。
其中，在第二衬底40上依次制作第一半导体层22，多量子阱材料层44和第二半导体材料层43。第二衬底40例如可以是硅衬底或者蓝宝石衬底。可选地，在制作第一半导体层22之前，在第二衬底40上制作缓冲层，缓冲层的材料例如可以是氮化铝(AlN)或者氮化镓(GaN)。在第一半导体层22和第二衬底40之间设置缓冲层，有利于改善第一半导体层22与第二衬底40的晶格失配。
S220、刻蚀LED外延片，形成LED外延结构和隔离槽45。
其中，刻蚀LED外延片的工艺例如可以采用光刻加蚀刻的工艺，即首先在第二半导体材料层43上涂覆光刻胶，采用光刻工艺图案化该光刻胶，然后采用蚀刻工艺将LED外延结构之间的半导体膜层去除，蚀刻隔离槽45停止在第一半导体层22，被蚀刻的部分形成隔离槽45，隔离槽45位于像素与像素之间。
S230、填充隔离槽45，形成第二绝缘层46。
其中，填充隔离槽45的工艺可以采用物理、化学气相沉积工艺填充二氧化硅、氮化硅或者布拉格反射层(DBR)等无机绝缘材料。然后采用化学机械研磨(CMP)的工艺将第二绝缘层46磨平，使得第二绝缘层46的高度与LED外延结构的台面高度保持一致。优选地，第二绝缘层46为布拉格反射层，拉格反射层具有周期性的反射点，当LED芯片20的光线射入布拉格反射层时，布拉格反射层将产生周期性的反射，阻挡LED芯片20发出的光线向相邻LED芯片20射出，从而提高了LED芯片20的光取出效率，减少了LED芯片20(像素)之间的光串扰。
S240、在LED外延结构表面制作第一电极21，形成LED芯片阵列。
本发明实施例提供的LED芯片阵列的制备方法工艺可行，良率较高。其中，S210、制备LED外延片的步骤也可以省略，LED外延片直接采购制备好的外延片。
图7为本发明实施例提供的另一种LED芯片阵列的制作方法在各步骤形成的LED芯片阵列的结构示意图。参见图7，示例性地，该LED芯片阵列的制作方法包括以下步骤。
S310、制备LED外延片。
S320、刻蚀LED外延片，形成LED外延结构和隔离槽45。
S330、在隔离槽45的底面和侧壁表面制作第一绝缘层47，形成第二沟槽48。
其中，第一绝缘层47的制作工艺可以是化学气相沉积工艺在隔离槽45的底面和侧壁表面制作一层二氧化硅、氮化硅或者布拉格反射层(DBR)等无机绝缘材料层。第一绝缘层47的厚度小于隔离槽45的深度，使得第一绝缘层47可以形成第二沟槽48。隔离槽45的侧壁即为LED芯片的侧壁，优选地，第一绝缘层47为布拉格反射层，拉格反射层具有周期性的反射点，当LED芯片20的光线射入布拉格反射层时，布拉格反射层将产生周期性的反射，阻挡LED芯片20发出的光线向相邻LED芯片20射出，从而提高了LED芯片20的光取出效率，减少了LED芯片20(像素)之间的光串扰。
S340、在LED外延结构表面制作第一电极21，形成LED芯片阵列。
与前述实施例相比，本发明实施例未将隔离槽进行填充，而是在LED外延结构的侧壁表面制作了一层绝缘层，从而保留了隔离槽的结构。本发明实施例这样设置，在后续基底10与LED芯片20绑定工艺中，隔离槽可以容纳焊接的焊料，防止相邻焊点间焊料的短接，以及避免相邻LED芯片20之间的电极短路。
图8为本发明实施例提供的又一种显示面板的结构示意图。参见图8，在上述各实施例的基础上，可选地，显示面板还包括反射层52，发光二极管芯片20包括侧壁，反射层52位于发光二极管芯片20的侧壁。其中，LED芯片20的侧壁也为第一沟槽51的侧壁。反射层52位于LED芯片20的侧壁可以阻挡LED芯片20发出的光线向相邻LED芯片20射出，减少了LED芯片20(像素)之间的光串扰。以及反射层52将LED芯片20发射至反射层52的光线进行反射，避免了光线从LED芯片20的侧壁射出，有利于将LED芯片20发出的光线更多地从出光面射出，从而提高了LED芯片20的出光效率。
图9为本发明实施例提供的又一种显示面板的结构示意图。参见图9，在上述各实施例的基础上，可选地，显示面板还包括隔离墙50，隔离墙50设置于相邻LED芯片20之间，LED芯片20与相邻的隔离墙50之间形成第一沟槽51。本发明实施例设置隔离墙50和第一沟槽51，有利于在基底10与LED芯片20绑定工艺中，阻挡焊点的焊料扩张至相邻的第一沟槽51内(隔离墙50之外)，从而阻挡了焊料的横向扩张，有利于防止相邻焊点间焊料的短接，避免了相邻LED芯片20之间的电极短路的效果，提升了邦定的良率。
图10为本发明实施例提供的又一种显示面板的结构示意图。参见图10，在上述各实施例的基础上，可选地，显示面板还包括第一绝缘层47。第一绝缘层47包括开孔，沿第一半导体层22的厚度方向，开孔与第一电极21交叠(即沿第一半导体层22的厚度方向，开孔在第一绝缘层47上的投影与第一电极21在第一绝缘层47上投影交叠)。发光二极管芯片20包括台面和侧壁；第一电极21覆盖台面，以及覆盖绝缘层位于侧壁上的部分。本发明实施例设置第一电极21覆盖台面以及第一绝缘层47位于侧壁上的部分，使得第一电极21不仅具有电极的功能还具有反射层的功能，因此，第一电极21还能够阻挡LED芯片20发出的光线向相邻LED芯片20射出，减少了LED芯片20之间的光串扰，以及能够避免光线从LED芯片20的侧壁射出，有利于将LED芯片20发出的光线更多地从出光面射出，从而提高了LED芯片20的出光效率。另外，与第一电极21和反射层分别制作相比，本发明实施例减少了反射层的制作工艺，从而简化了工艺步骤。
本发明实施例还提供了一种显示装置。该显示装置包括如本发明任意实施例所提供的显示面板，该显示装置例如可以为手机、平板电脑、电脑、电视机或智能穿戴设备等。该显示装置包括本发明任意实施例所提供的显示面板，其技术原理和产生的技术效果类似，这里不再赘述。
本发明实施例还提供了一种显示面板的制作方法。图11为本发明实施例提供的一种显示面板的制作方法的流程示意图。参见图11，该显示面板的制作方法包括以下步骤。
S410、提供发光二极管芯片阵列，发光二极管芯片阵列包括多个发光二极管芯片，发光二极管芯片包括第一电极和第一半导体层。
S420、在发光二极管芯片远离第一电极的一侧制作导电层；导电层与第一半导体层接触；导电层包括镂空部，沿第一半导体层的厚度方向，镂空部与第一电极交叠。
本发明实施例在发光二极管芯片远离第一电极的一侧制作导电层；导电层与第一半导体层接触；导电层包括镂空部，沿第一半导体层的厚度方向，镂空部与第一电极交叠。第一方面，由本发明实施例制作出的显示面板的导电层与第一半导体层接触，使得导电层与第一半导体层均作为LED芯片的电流导通层，减小了电流导通层的电阻，提升了显示面板的亮度均一性。第二方面，第一半导体层的表面平整，有利于整面导电层与整面第一半导体层的接触导电，从而有利于避免导电层与第一半导体层接触不良，以及有利于避免由于对位不准导致导电层与LED芯片的其他膜层接触的问题，因此，本发明实施例提升了显示面板的良率，且该导电层的制作可以基于现有的工艺实现，工艺难度较低，容易实现。第三方面，导电层的镂空部与第一电极交叠，即导电层的镂空部与LED芯片交叠，使得LED芯片发出的光线可以通过镂空部射出，因此，本发明实施例既有利于降低电流导通层的电阻，又不影响显示面板的出光率。综上，本发明实施例在确保显示面板出光率的基础上，以较低的工艺难度实现了降低电流导通层的电阻的效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种显示面板，其特征在于，包括：
至少一个发光二极管芯片，所述发光二极管芯片包括层叠设置的第一电极和第一半导体层；
导电层，位于所述发光二极管芯片远离所述第一电极的一侧；所述导电层为金属导电层；
所述导电层与所述第一半导体层接触；所述导电层包括镂空部，沿所述第一半导体层的厚度方向，所述镂空部在所述导电层上的投影与所述第一电极在所述导电层上的投影交叠；
所述发光二极管芯片的数量为多个；
所述显示面板还包括隔离墙，所述隔离墙设置于相邻所述发光二极管芯片之间，所述发光二极管芯片与相邻的所述隔离墙之间形成第一沟槽。
2.根据权利要求1所述的显示面板，其特征在于，沿所述第一半导体层的厚度方向，所述导电层的投影形状为网格状、条状或同心环状。
3.根据权利要求1所述的显示面板，其特征在于，所述导电层还包括非镂空部，所述非镂空部不透光。
4.根据权利要求1所述的显示面板，其特征在于，所述导电层的材料包括：铝、铜、钛或银中的至少一种。
5.根据权利要求1所述的显示面板，其特征在于，还包括反射层，所述发光二极管芯片包括侧壁，所述反射层位于所述发光二极管芯片的侧壁。
6.根据权利要求1所述的显示面板，其特征在于，还包括：第一绝缘层，所述第一绝缘层包括开孔，沿所述第一半导体层的厚度方向，所述开孔在所述第一绝缘层上的投影与所述第一电极在所述第一绝缘层上的投影交叠；
所述发光二极管芯片包括台面和侧壁；
所述第一电极覆盖所述台面，以及覆盖所述第一绝缘层位于所述侧壁上的部分。
7.一种显示装置，其特征在于，包括：如权利要求1-6任一项所述的显示面板。
8.一种如权利要求1-6任一项所述的显示面板的制作方法，其特征在于，包括：
提供发光二极管芯片阵列，所述发光二极管芯片阵列包括多个发光二极管芯片，所述发光二极管芯片包括第一电极和第一半导体层；
在所述发光二极管芯片远离所述第一电极的一侧制作导电层；所述导电层与所述第一半导体层接触；所述导电层包括镂空部，沿所述第一半导体层的厚度方向，所述镂空部在所述导电层上的投影与所述第一电极在所述导电层上的投影交叠；其中，所述导电层为金属导电层。
CN201910702461.6A 2019-07-31 2019-07-31 一种显示面板、显示装置和显示面板的制作方法 Active CN110416245B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910702461.6A CN110416245B (zh) 2019-07-31 2019-07-31 一种显示面板、显示装置和显示面板的制作方法
KR1020227002706A KR20220025850A (ko) 2019-07-31 2020-03-24 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
PCT/CN2020/080935 WO2021017497A1 (zh) 2019-07-31 2020-03-24 显示面板、显示装置和显示面板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910702461.6A CN110416245B (zh) 2019-07-31 2019-07-31 一种显示面板、显示装置和显示面板的制作方法

Publications (2)

Publication Number Publication Date
CN110416245A CN110416245A (zh) 2019-11-05
CN110416245B true CN110416245B (zh) 2021-11-02

Family

ID=68364850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910702461.6A Active CN110416245B (zh) 2019-07-31 2019-07-31 一种显示面板、显示装置和显示面板的制作方法

Country Status (3)

Country Link
KR (1) KR20220025850A (zh)
CN (1) CN110416245B (zh)
WO (1) WO2021017497A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416245B (zh) * 2019-07-31 2021-11-02 成都辰显光电有限公司 一种显示面板、显示装置和显示面板的制作方法
CN110993762B (zh) * 2019-12-23 2020-12-01 南京大学 基于III族氮化物半导体的Micro-LED阵列器件及其制备方法
CN111326537A (zh) * 2020-02-18 2020-06-23 Tcl华星光电技术有限公司 MiniLED背光结构及显示装置
CN113540308B (zh) * 2020-04-22 2023-06-09 东莞市中麒光电技术有限公司 Led显示模组的基板结构及制作方法
CN113675315B (zh) * 2020-05-14 2023-05-09 成都辰显光电有限公司 显示面板及其制备方法
CN111725251B (zh) * 2020-07-04 2023-04-21 深圳市惠合显示有限公司 高分辨率全彩化MicroLED显示器
CN113206180A (zh) * 2021-04-28 2021-08-03 深圳市艾比森光电股份有限公司 Led显示模组及led显示屏
CN114284414B (zh) * 2021-12-31 2023-12-19 厦门天马微电子有限公司 发光元件及其制备方法、显示面板、显示装置
CN114628563B (zh) * 2022-05-12 2022-09-09 镭昱光电科技(苏州)有限公司 Micro LED显示芯片及其制备方法
CN117690946A (zh) * 2022-09-05 2024-03-12 华为技术有限公司 一种MicroLED显示面板、显示设备及制造方法
CN115472724A (zh) * 2022-10-13 2022-12-13 利亚德光电股份有限公司 带有反射层的目标led芯片及制造方法
CN115458666B (zh) * 2022-11-09 2023-02-07 镭昱光电科技(苏州)有限公司 Micro LED微显示芯片及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
CN107994046A (zh) * 2017-11-23 2018-05-04 华灿光电（浙江）有限公司 一种发光二极管芯片阵列、显示面板及其制作方法
CN109075119A (zh) * 2015-01-23 2018-12-21 维耶尔公司 系统衬底中的微型器件集成

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
CN106024825A (zh) * 2016-06-30 2016-10-12 上海君万微电子科技有限公司 基于氮化物led阵列的无间隙微显示器
US10565917B2 (en) * 2016-12-23 2020-02-18 Intel Corporation Monolithic micro LED display
CN110416245B (zh) * 2019-07-31 2021-11-02 成都辰显光电有限公司 一种显示面板、显示装置和显示面板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
CN109075119A (zh) * 2015-01-23 2018-12-21 维耶尔公司 系统衬底中的微型器件集成
CN107994046A (zh) * 2017-11-23 2018-05-04 华灿光电（浙江）有限公司 一种发光二极管芯片阵列、显示面板及其制作方法

Also Published As

Publication number Publication date
CN110416245A (zh) 2019-11-05
WO2021017497A1 (zh) 2021-02-04
KR20220025850A (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
CN110416245B (zh) 一种显示面板、显示装置和显示面板的制作方法
US7470938B2 (en) Nitride semiconductor light emitting device
JP3573393B2 (ja) ディスプレイ装置
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP6359632B2 (ja) 発光素子パッケージ
CN102214756B (zh) 发光器件及其制造方法、发光器件封装以及照明系统
US10784242B2 (en) Display substrate and fabrication method thereof, display panel and display device
JP2012019217A (ja) 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト
CN102386200A (zh) 发光单元阵列与投影系统
JP6641407B2 (ja) 発光素子パッケージ
CN111433921B (zh) 一种发光二极管
CN103094300A (zh) 发光器件
CN102130260A (zh) 发光装置及其制造方法
CN102194978B (zh) 发光器件和灯单元
CN102386313A (zh) 发光器件、发光器件封装和灯单元
CN102054914B (zh) 发光二极管及其制造方法、发光装置
US10868217B2 (en) LED chips, method of manufacturing the same, and display panels
CN112310142B (zh) 一种显示装置、显示面板及其制作方法
CN102194959A (zh) 发光器件及其制造方法、发光器件封装以及照明系统
JP7459210B2 (ja) パッケージ構造、および、その形成方法
CN114744095A (zh) 微型led芯片的制备方法、微型led芯片及显示设备
CN114784156A (zh) 发光二极管和发光装置
CN116230734B (zh) 一种全彩mini LED芯片及制备方法
TWI792283B (zh) 微型發光二極體結構與使用其的微型發光二極體顯示面板
CN113193090B (zh) 微型发光二极管结构与使用其的微型发光二极管显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201208

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Applicant after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: 065500 Hebei Langfang County Guan emerging industry demonstration area

Applicant before: Yungu (Gu'an) Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant