CN110416186A - 制造电磁屏蔽物的方法 - Google Patents

制造电磁屏蔽物的方法 Download PDF

Info

Publication number
CN110416186A
CN110416186A CN201910345730.8A CN201910345730A CN110416186A CN 110416186 A CN110416186 A CN 110416186A CN 201910345730 A CN201910345730 A CN 201910345730A CN 110416186 A CN110416186 A CN 110416186A
Authority
CN
China
Prior art keywords
module substrate
module
integrated circuit
layer
circuit modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910345730.8A
Other languages
English (en)
Other versions
CN110416186B (zh
Inventor
史蒂芬·克雷格·帕克
小詹姆斯·埃德温·卡勒
唐纳德·约瑟夫·莱希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN110416186A publication Critical patent/CN110416186A/zh
Application granted granted Critical
Publication of CN110416186B publication Critical patent/CN110416186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开提供了一种制造电磁屏蔽物的方法，提供了用于集成电路(IC)模块的电磁屏蔽。首先，提供具有若干IC模块的前体封装件。随后将所述前体封装件放置到耐化学带上。在执行溶胀过程和除污过程之后，移除所述耐化学带。接下来，将所述前体封装件单体化以形成若干单独的IC模块。将所述单独的IC模块放置到载带上，使得每个单独的IC模块的底表面被所述载带覆盖，并且每个单独的IC模块的顶表面和侧表面得以暴露。将屏蔽结构完全施加在每个单独的IC模块的所述顶表面和所述侧表面上。在本文，所述屏蔽结构电耦合到每个单独的IC模块内的接地平面。

Description

制造电磁屏蔽物的方法
相关申请
本申请要求2018年4月27日提交的临时专利申请序列号62/663,581的权益，所述申请的公开内容在此以全文引用的方式并入本文。
技术领域
本公开涉及一种制造用于集成电路模块的电磁屏蔽物的方法。
背景技术
电子部件在现代社会已经变得无处不在。电子行业自豪地老是宣称加快的计时速度和更小的集成电路(IC)模块。虽然这些装置的好处多多，但更小和更快的电子装置会产生问题。具体来说，高时钟速度固有地需要信号电平之间的快速转变。信号电平之间的快速转变会产生整个电磁波谱上的电磁发射。美国联邦通信委员会(FCC)和其他监管机构规定了此类发射。此外，较快的速度固有地意味着较高的频率。较高的频率意味着较短的波长。较短的波长意味着较短的导电元件充当天线以散播这些电磁发射。这些电磁发射从来源进行辐射并且可能会撞击其他电子部件。如果撞击电子部件的发射的信号强度足够高，那么所述发射可能会干扰被撞击的电子部件的操作。此现象有时称为电磁干扰(EMI)或串扰。处理EMI和串扰有时称为电磁兼容性(EMC)。其他部件，例如收发器模块，固有地具有大量辐射元件，所述辐射元件加重了EMI问题。因此，甚至不具有高时钟速度的电子模块可能具有EMI问题。
一种减少EMI的方式是屏蔽引起EMI或对EMI敏感的IC模块。通常，屏蔽物是由接地的导电材料形成，所述接地的导电材料覆盖一个电路模块的顶部和侧面的至少一部分。当来自电路模块的电磁发射冲击导电材料的内表面时，所述电磁发射通过所述接地的导电材料而电短路，从而减少发射。同样地，当来自另一辐射元件的发射冲击导电材料的外表面时，发生类似的电短路，并且模块不受到来自其他模块的EMI影响。
然而，如果屏蔽物完全覆盖电路模块的侧面，那么有较高的可能性在屏蔽过程中使用的化学品可能会腐蚀位于IC模块的底部处的输入/输出(I/O)触点。替代地，如果屏蔽物仅部分覆盖电路模块的侧面，那么电磁场(EMF)存在潜在的逃逸点，这可能会导致降低的屏蔽效能。因此，需要一种改进的程序，所述程序允许屏蔽物完全覆盖电路模块的侧面以有效地处理EMI问题，并且不影响电路模块的I/O触点。另外，需要成本效益。
发明内容
本公开涉及一种制造用于集成电路(IC)模块的电磁屏蔽物的方法。根据示例性程序，首先提供具有若干集成电路(IC)模块的前体封装件。在本文，模块间区域水平地处于两个相邻的IC模块之间。每个IC模块包括模块基板和至少一个电子部件，所述至少一个电子部件附接到所述模块基板的顶表面并且被模塑化合物囊封。所述模块基板包括形成于模块基板内的接地平面，以及形成于所述模块基板的底表面处的若干第一输入/输出(I/O)触点。接下来，将前体封装件放置在耐化学带上，使得每个模块基板的第一I/O触点被密封并且抵靠所述耐化学带。随后对驻留在所述耐化学带上的所述前体封装件执行溶胀过程和紧接的除污过程。在从所述前体封装件移除所述耐化学带并且暴露每个第一I/O触点之后，所述前体封装件在每个模块间区域处被单体化以形成若干单独的IC模块。每个单独的IC模块包括所述模块基板。接下来，将单独的IC模块放置到载带的顶表面上，使得每个单独的IC模块的第一I/O触点被密封并且抵靠所述载带。最后，将屏蔽结构完全施加于每个单独的IC模块的顶表面和侧表面上以形成若干被屏蔽的IC模块。所述屏蔽结构电耦合到对应的模块基板内的接地平面。
在示例性程序的一个实施方案中，所述耐化学带完全覆盖每个模块基板的底表面。
在示例性程序的一个实施方案中，所述载带完全覆盖每个模块基板的底表面。
在示例性程序的一个实施方案中，所述耐化学带被配置成保护每个模块基板的底表面以免受在溶胀过程和除污过程中使用的化学品影响。载带被配置成防止从屏蔽结构到每个模块基板的底表面上的泄漏。
在示例性程序的一个实施方案中，所述耐化学带是压敏粘合剂(PSA)带或自立式粘合剂。所述载带是由涂覆在聚合物膜上的丙烯酸树脂或硅酮树脂形成。
在示例性程序的一个实施方案中，施加所述屏蔽结构包括施加第一层并且在所述第一层上施加第二层。所述第一层完全覆盖每个单独的IC模块的顶表面和侧表面，使得所述第一层电耦合到对应的模块基板内的接地平面。
在示例性程序的一个实施方案中，所述第一层是通过无电镀过程形成，并且所述第二层是通过无电镀过程和电镀过程中的至少一者形成。
在示例性程序的一个实施方案中，所述第一层是通过无电镀过程和电镀过程形成，并且所述第二层是通过无电镀过程和电镀过程中的至少一者形成。
在示例性程序的一个实施方案中，所述第一层是由铜、铝、银和金中的一者形成，并且所述第二层是由镍形成。
在示例性程序的一个实施方案中，所述模块基板的所述底表面未被所述屏蔽结构覆盖。
在示例性程序的一个实施方案中，每个模块基板是由共同的印刷电路板(PCB)形成。
在示例性程序的一个实施方案中，所述模块基板还包括电耦合到接地平面的至少一个导电元件。所述至少一个导电元件定位在所述模块基板的周边处并且邻近于对应的模块间区域的边缘，使得所述至少一个导电元件于在每个模块间区域处将前体封装件单体化期间得以暴露并与所述屏蔽结构接触。
在示例性程序的一个实施方案中，所述模块基板还包括形成于所述模块基板的底表面处的若干第二I/O触点。每个第一I/O触点电耦合到接地平面并且与所述第二I/O触点电隔离。
根据另一实施方案，示例性程序还包括在将所述前体封装件放置到所述耐化学带上之前使用等离子体来清洁所述前体封装件。
根据另一实施方案，所述示例性程序还包括在将单独的IC模块放置到所述载带上之前将框架放置在所述载带的顶表面上，使得将所述单独的IC模块放置在所述框架内并且放置到所述载带的顶表面的被框部分上。在本文，至少将所述屏蔽结构施加到载带的顶表面的所述被框部分，使得暴露于载带的顶表面上的每个单独的IC模块的顶表面和侧表面被所述屏蔽结构完全覆盖。
根据另一实施方案，所述示例性程序还包括从所述载带移除被屏蔽的IC模块。
根据另一实施方案，所述示例性程序还包括给每个被屏蔽的IC模块的所述屏蔽结构去毛刺。
根据另一实施方案，所述示例性程序还包括对所述被屏蔽的IC模块进行烘烤。
本领域技术人员在阅读与附图相关联的优选实施方案的以下详细描述之后将了解本公开的范围并且认识到其额外的方面。
附图说明
并入本说明书中并且形成本说明书的部分的附图说明本公开的若干方面，并且与描述一起用来阐释本公开的原理。
图1提供流程图，所述流程图说明用于制造根据本公开的一个实施方案的具有电磁屏蔽物的集成电路模块的示例性过程。
图2至图9提供与在图1中提供的制造过程相关联的示例性步骤。
将理解，为了清楚说明，图1至图9可能未按比例绘制。
具体实施方式
下文陈述的实施方案表示使得本领域技术人员能够实践所述实施方案的必要的信息，并且说明实践所述实施方案的最佳模式。在鉴于附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到在本文未特别提及的这些概念的应用。应理解，这些概念和应用属于本公开和所附权利要求书的范围。
将理解，尽管术语第一、第二等可以在本文中用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。举例来说，在不脱离本公开的范围的情况下，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件。如本文所使用，术语“和/或”包括相关联的所列举的项目中的一者或多者的任何和所有组合。
将理解，当例如层、区或基板等元件被称作处于另一元件“之上”或延伸到另一元件“上”时，其可以直接处于所述另一元件之上或直接延伸到所述另一元件上，或还可以存在中介元件。相比而言，当元件被称作“直接处于”或“直接延伸”到另一元件上时，不存在中介元件。同样地，将理解，当例如层、区或基板等元件被称作处于另一元件“上方”或在另一元件“上方”延伸时，其可以直接处于所述另一元件上方或直接在所述另一元件上方延伸，或还可以存在中介元件。相比而言，当元件被称作“直接处于”另一元件上方或“直接”在另一元件上方延伸时，不存在中介元件。还将理解，当元件被称作“连接”或“耦合”到另一元件时，其可以直接地连接或耦合到所述另一元件，或可以存在中介元件。相比而言，当元件被称作“直接连接”或“直接耦合”到另一元件时，不存在中介元件。
如图中说明，在本文可以使用例如“下方”或“上方”或“上部”或“下部”或“水平”或“垂直”等相对术语来描述一个元件、层或区与另一元件、层或区的关系。将理解，这些术语和上文论述的术语意在涵盖除了图中描绘的定向之外的装置的不同定向。
本文使用的术语是用于仅描述特定实施方案的目的，并且不打算限制本公开。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包括复数形式。将进一步理解，术语“包括”和/或“包括”在用于本文中时指定所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其群组的存在或添加。
除非另外定义，否则本文所使用的所有术语(包括技术和科技术语)具有与本公开所属的领域中的技术人员通常理解的含义相同的含义。将进一步理解，本文使用的术语应被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且将不以理想化或过分正式的意义进行解释，除非本文明确地如此界定。
本公开涉及一种制造用于集成电路(IC)模块的电磁屏蔽物的方法。图1提供流程图，所述流程图说明用于制造根据本公开的一个实施方案的具有电磁屏蔽物的IC模块的示例性程序。图2至图9提供与在图1中提供的制造程序相关联的示例性步骤。虽然连续地说明所述示例性步骤，但所述示例性步骤不一定依赖于次序。可以按照不同于所呈现的次序的次序来完成一些步骤。此外，在本公开的范围内的程序可以包括比在图2至图9中说明的步骤更少或更多的步骤。
起初，如图2中描绘，提供具有若干集成电路(IC)模块12的前体封装件10(步骤100)。通常，前体封装件10可以包括数百或数千个IC模块12。出于清晰和简单起见，图2仅说明共享封装基板14的三个IC模块12和模塑化合物16。在本文，封装基板14可以是叠层，例如具有若干叠层(未示出)的印刷电路板(PCB)。封装基板14的这些叠层可以包括半固化片材料。模塑化合物16驻留在封装基板14的顶表面上方并且可以是有机环氧树脂体系。
此外，可以将封装基板14划分为若干模块基板14M以及若干模块间区域18。每个模块基板14M对应于一个IC模块12，并且每个模块间区域18具有较小的宽度并且水平地处于相邻的模块基板14M之间。在本文，每个模块基板14M包括接地平面20、若干第一输入/输出(I/O)触点22、若干第二I/O触点24、若干通孔结构26，以及若干导电元件28。接地平面20处于对应的模块基板14M的内部部分中。每个模块基板14M的接地平面20可以由共同的接地平面(未示出)形成。第一I/O触点22和第二I/O触点24形成于对应的模块基板14M的底表面处，并且不驻留在任何模块间区域18下方。第一I/O触点22和第二I/O触点24是导电的，并且可以是通过焊盘栅格阵列(LGA)方法形成的金属衬垫。第一I/O触点22用于接地信号并且可以通过通孔结构26而耦合到接地平面20。第二I/O触点24用于非接地信号，并且与第一I/O触点22电隔离。如果封装基板14是PCB，那么在封装基板14的底表面处可以存在焊接掩模(未示出)。每个第一/第二I/O触点22/24可以由通过焊接掩模暴露的镀金铜衬垫形成。另外，每个导电元件28定位在模块基板14M的周边处，使得每个导电元件28邻近于一个模块间区域18的边缘或者通过封装基板14的侧表面而暴露。如本文所使用，将术语“周边”界定为精确边界内的最外部分或区，具体来说，是由模块基板14M的侧表面形成的边界。导电元件28可以通过通孔结构26而电耦合到接地平面20。
除模块基板14M之外，每个IC模块12还包括电子部件30以及模塑化合物16的一部分。电子部件30附接到对应的模块基板14M的顶表面并且不驻留在任何模块间区域18上。模塑化合物16的所述部分驻留在对应的模块基板14M的顶表面上方并且囊封电子部件30。在不同的应用中，每个集成模块12可以包括多个电子部件。电子部件30可以是倒装芯片裸片、线结合裸片、表面安装装置(SMD)、电感器，或其他有源/无源部件。
在此实施方案中，前体封装件10的顶表面是模塑化合物16的顶表面、前体封装件10的底表面是封装基板14的底表面，并且前体封装件10的侧表面是模塑化合物16的侧表面与封装基板14的侧表面的组合。
随后利用清洁过程(步骤102，未示出)来清洁前体封装件10。在本文，可以使用等离子体来清洁前体封装件10。接下来，将清洁过的前体封装件10放置到耐化学带32上，如图3中描绘(步骤104)。在一个实施方案中，耐化学带32连续地并完全覆盖前体封装件10的底表面(完全覆盖每个模块基板14M和每个模块间区域18的底表面)并且可以不覆盖前体封装件10的侧表面的任何部分。因此，每个IC模块12的第一I/O触点22和第二I/O触点24抵靠耐化学带32并被所述耐化学带密封。可以承受各种化学品的耐化学带32可以是固体带，例如压敏粘合剂(PSA)带、自立式粘合剂(例如，凝胶)、其他粘性涂覆膜，或充当粘合剂的膜。
在将前体封装件10放置到耐化学带32上之后，对前体封装件10执行溶胀过程和除污过程(步骤106，未示出)。在本文，在除污过程之前执行溶胀过程以将模塑化合物16柔化。除污过程随后采用相对苛性的化学品，例如高锰酸盐，或其他环氧树脂蚀刻化学品，例如还原剂、酸或氧化剂，来使前体封装件10的表面变粗糙以实现在随后的屏蔽步骤中的优良的粘附。因为耐化学带32完全覆盖前体封装件10的底表面，所以在除污过程中使用的苛性化学品将仅影响前体封装件10的顶表面和侧表面。因此，前体封装件10的底表面上的第一I/O触点22和第二I/O触点24受到保护而免于被苛性化学品潜在损坏。
随后从前体封装件10移除耐化学带32以暴露每个第一I/O触点22和每个第二I/O触点24，如图4中描绘(步骤108)。在一个实施方案中，可以通过剥去耐化学带32来提供所述移除过程。接下来，在每个模块间区域18处将前体封装件10单体化为单独的IC模块12，如图5中描绘(步骤110)。通过在每个模块间区域18处移除前体封装件10的一部分来实现前体封装件10的单体化。前体封装件10的每个被移除的部分包括封装基板14的一部分和模塑化合物16的一部分。前体封装件10的每个被移除的部分具有宽于或等于模块间区域18的宽度的宽度，使得通过模块基板14M的侧表面来暴露邻近于任何模块间区域18的边缘的导电元件28。另外，前体封装件10的每个被移除的部分不会太宽而暴露靠近模块间区域18的第一I/O触点和/或第二I/O触点22和/或24。
在本文，一个单独的IC模块12的顶表面是模塑化合物16的对应部分的顶表面，一个单独的IC模块12的底表面是对应的模块基板14M的底表面，并且一个单独的IC模块12的侧表面是模塑化合物16的对应部分的侧表面与对应的模块基板14M的侧表面的组合。
图6至图9示出用于单独的IC模块12的电磁屏蔽步骤。所述电磁屏蔽步骤开始于将框架34放置到载带36的顶表面上，如图6中描绘(步骤112)。框架34的内部开口可以小于载带36，使得在框架34内不存在空隙空间。框架34可以是不锈钢框架，并且载带36可以由丙烯酸树脂、硅酮树脂或涂覆在聚合物膜上的其他聚合物材料形成。应注意，载带36可以具有与耐化学带32不同的机械性质和化学性质。这是因为载带36不需要暴露于由溶胀过程和除污过程采用的化学品。因此，与耐化学带32相比，载带36可以相对廉价。各种类型的通用带可以用作载带36。
接下来，将单独的IC模块12放置于框架34内并且放置到载带36的顶表面的被框部分上，如图7A和图7B中描绘(步骤114)。图7A示出载带36上的单独的IC模块12的俯视图，并且图7B示出沿着图7A中的虚线的载带36上的单独的IC模块12的横截面视图。出于此说明的目的，存在放置到载带36的顶表面的被框部分上的具有2乘5配置的十个单独的IC模块12。在不同的应用中，可以存在放置到载带36的顶表面的被框部分上的具有不同配置的更少或更多的单独的IC模块12。载带36被配置成固持/承载单独的IC模块12以用于随后的屏蔽步骤。在本文，载带36完全覆盖每个单独的IC模块12的底表面，但不覆盖每个单独的IC模块12的侧表面的任何部分。因此，每个单独的IC模块12的第一I/O触点22和第二I/O触点24抵靠载带36并被所述载带密封，并且暴露每个单独的IC模块12的导电元件28。
在将单独的IC模块12放置到载带36上之后，将屏蔽结构38施加到单独的IC模块12以形成被屏蔽的IC模块12S，如图8A和图8B中描绘(步骤116)。图8A示出载带36上的被屏蔽的IC模块12S的俯视图，并且图8B示出沿着图8A中的虚线的载带36上的被屏蔽的IC模块12S的横截面视图。在一个实施方案中，至少将屏蔽结构38施加到载带36的顶表面的被框部分，使得暴露于载带36的顶表面上的每个单独的IC模块12的顶表面和侧表面被所述屏蔽结构38完全覆盖。因为通过对应的单独的IC模块12的侧表面暴露每个导电元件28，所以屏蔽结构38与每个导电元件28直接接触。因此，屏蔽结构38可以通过导电元件28和通孔结构26而电耦合到接地平面20。另外，因为每个单独的IC模块12的底表面被载带36完全覆盖，所以屏蔽结构38将不延伸到每个单独的IC模块12的底表面。显然，载带36被配置成防止从屏蔽结构38到每个单独的IC模块12的底表面上的任何泄漏。因此，第一I/O触点22和第二I/O触点24(尤其是最靠近每个单独的IC模块12的侧表面的第一I/O触点/第二I/O触点22/24)将在屏蔽步骤期间不受影响。
屏蔽结构38包括至少第一层40和第二层42。可以至少将第一层40施加到载带36的顶表面的被框部分，使得暴露于载带36的顶表面上的每个单独的IC模块12的顶表面和侧表面被所述第一层40完全覆盖。所述第一层40可以由铜、铝、银、金或其他导电材料形成，并且可以具有1μm到16μm的厚度。在一个实施方案中，第一层38可以通过无电镀过程形成。在另一实施方案中，所述第一层38可以通过无电镀过程和紧接在后面的电镀过程形成以实现所要的厚度。
第二层42驻留在第一层40上方，并且可以由镍形成，并且可以具有0.5μm到5μm的厚度。第二层40可以通过无电镀过程和电镀过程中的至少一者形成。为了实现更好的粘附，屏蔽结构38可以还包括由铜、铝、银、金或其他导电材料形成的种子层44，并且可以具有0.5μm到1.5μm的厚度。可以至少将种子层44施加到载带36的顶表面的被框部分，使得暴露于载带36的顶表面上的每个单独的IC模块12的顶表面和侧表面被所述种子层44完全覆盖。第一层40驻留在种子层44上方，并且第二层42驻留在第一层40上方。种子层44可以通过无电镀过程形成。
图9示出从载带36移除被屏蔽的IC模块12S以暴露每个被屏蔽的IC模块12S的第一I/O触点22和第二I/O触点24(步骤118)。在本文，屏蔽结构38仍然完全覆盖每个被屏蔽的IC模块12S的顶表面和侧表面，并且保持电耦合到接地平面20。在一些应用中，可以将去毛刺过程应用于屏蔽结构38以使被屏蔽的IC模块12S的表面光滑(步骤120，未示出)。最后，对被屏蔽的IC模块12S进行烘烤以增强将屏蔽结构38粘附到单独的IC模块12(步骤122，未示出)。在一些应用中，可以省略去毛刺过程，并且在所述烘烤步骤之后紧接着从载带36移除被屏蔽的IC模块12S。
本领域技术人员将认识到对本公开的优选实施方案的改进和修改。所有此类改进和修改被视为在本文公开的概念和所附权利要求书的范围内。

Claims (21)

1.一种制造电磁屏蔽物的方法，所述方法包括：
·提供具有多个集成电路模块的前体封装件，其中：
·模块间区域水平地处于所述多个集成电路模块中的两个相邻集成电路模块之间；并且
·所述多个集成电路模块中的每一者包括模块基板和至少一个电子部件，所述至少一个电子部件附接到所述模块基板的顶表面并且被模塑化合物囊封，其中所述模块基板包括形成于所述模块基板内的接地平面，以及形成于所述模块基板的底表面处的多个第一输入/输出触点；
·将所述前体封装件放置在耐化学带上，使得每个所述模块基板的所述多个第一输入/输出触点被密封并且抵靠所述耐化学带；
·对驻留在所述耐化学带上的所述前体封装件执行溶胀过程；
·对驻留在所述耐化学带上的所述前体封装件执行除污过程；
·移除所述耐化学带以暴露所述多个第一输入/输出触点；
·在每个模块间区域处将所述前体封装件单体化以形成多个单独的集成电路模块，所述多个单独的集成电路模块中的每一者包括所述模块基板；
·将所述单独的集成电路模块放置到载带的顶表面上，使得每个单独的集成电路模块的所述多个第一输入/输出触点被密封并且抵靠所述载带；以及
·将屏蔽结构完全施加在所述多个单独的集成电路模块中的每一者的顶表面和侧表面上以形成多个被屏蔽的集成电路模块，其中所述屏蔽结构电耦合到对应的所述模块基板内的所述接地平面。
2.如权利要求1所述的方法，其中，所述耐化学带完全覆盖每个所述模块基板的所述底表面。
3.如权利要求1所述的方法，其中，所述载带完全覆盖每个所述模块基板的所述底表面。
4.如权利要求1所述的方法，其中：
·所述耐化学带被配置成保护每个所述模块基板的所述底表面免受在所述溶胀过程和所述除污过程中使用的化学物影响；并且
·所述载带被配置成防止从所述屏蔽结构到每个所述模块基板的所述底表面上的泄漏。
5.如权利要求4所述的方法，其中：
·所述耐化学带是压敏粘合剂带或自立式粘合剂；并且
·所述载带是由涂覆在聚合物膜上的丙烯酸树脂或硅酮树脂形成。
6.如权利要求1所述的方法，其中，施加所述屏蔽结构包括：
·将第一层完全施加在所述多个单独的集成电路模块的所述顶表面和所述侧表面上，其中所述第一层电耦合到对应的所述模块基板内的所述接地平面；以及
·在所述第一层上施加第二层。
7.如权利要求6所述的方法，其中，通过无电镀过程形成所述第一层，并且通过所述无电镀过程和电镀过程中的至少一者形成所述第二层。
8.如权利要求6所述的方法，其中，通过无电镀过程和电镀过程形成所述第一层，并且通过所述无电镀过程和所述电镀过程中的至少一者形成所述第二层。
9.如权利要求6所述的方法，其中：
·所述第一层是通过由铜、铝、银和金组成的组中的一者形成；并且
·所述第二层是由镍形成。
10.如权利要求1所述的方法，其中，每个所述模块基板的所述底表面未被所述屏蔽结构覆盖。
11.如权利要求1所述的方法，其中，每个所述模块基板是由共同的印刷电路板形成。
12.如权利要求1所述的方法，其中，每个所述模块基板还包括至少一个导电元件，所述至少一个导电元件电耦合到所述接地平面，其中所述至少一个导电元件定位在所述模块基板的周边处并且邻近于对应的所述模块间区域的边缘，使得所述至少一个导电元件于在每个所述模块间区域处将所述前体封装件单体化期间得以暴露并与所述屏蔽结构接触。
13.如权利要求1所述的方法，其中，每个所述模块基板还包括形成于所述模块基板的所述底表面处的多个第二输入/输出触点，其中所述多个第一输入/输出触点中的每一者电耦合到所述接地平面并且与所述多个第二输入/输出触点电隔离。
14.如权利要求1所述的方法，所述方法还包括在将所述前体封装件放置到所述耐化学带上之前使用等离子体来清洁所述前体封装件。
15.如权利要求1所述的方法，所述方法还包括在将所述单独的集成电路模块放置到所述载带上之前将框架放置在所述载带的所述顶表面上，使得将所述单独的集成电路模块放置在所述框架内并且放置到所述载带的所述顶表面的被框部分上。
16.如权利要求15所述的方法，其中，至少将所述屏蔽结构施加到所述载带的所述顶表面的所述被框部分，使得在所述载带的所述顶表面上暴露的所述多个单独的集成电路模块中的每一者的所述顶表面和所述侧表面被所述屏蔽结构完全覆盖。
17.如权利要求16所述的方法，其中，施加所述屏蔽结构包括：
·将第一层施加在所述载带的所述顶表面的至少所述被框部分上，使得所述多个单独的集成电路模块中的每一者的所述顶表面和所述侧表面完全被所述第一层覆盖，其中所述第一层电耦合到对应的所述模块基板内的所述接地平面；以及
·在所述第一层上施加第二层。
18.如权利要求1所述的方法，所述方法还包括从所述载带移除所述多个被屏蔽的集成电路模块。
19.如权利要求18所述的方法，所述方法还包括将所述多个被屏蔽的集成电路模块中的每一者的所述屏蔽结构去毛刺。
20.如权利要求19所述的方法，所述方法还包括对所述多个被屏蔽的集成电路模块进行烘烤。
21.如权利要求1所述的方法，其中，在所述除污过程之前执行所述溶胀过程。
CN201910345730.8A 2018-04-27 2019-04-26 制造电磁屏蔽物的方法 Active CN110416186B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862663581P 2018-04-27 2018-04-27
US62/663,581 2018-04-27
US16/115,107 2018-08-28
US16/115,107 US10461043B1 (en) 2018-04-27 2018-08-28 Method of manufacturing an electromagnetic shield

Publications (2)

Publication Number Publication Date
CN110416186A true CN110416186A (zh) 2019-11-05
CN110416186B CN110416186B (zh) 2023-06-23

Family

ID=68292843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910345730.8A Active CN110416186B (zh) 2018-04-27 2019-04-26 制造电磁屏蔽物的方法

Country Status (2)

Country Link
US (1) US10461043B1 (zh)
CN (1) CN110416186B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
CN104716102A (zh) * 2013-12-13 2015-06-17 环旭电子股份有限公司 电子封装模块及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
US20110175209A1 (en) * 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
CN104716102A (zh) * 2013-12-13 2015-06-17 环旭电子股份有限公司 电子封装模块及其制造方法

Also Published As

Publication number Publication date
US10461043B1 (en) 2019-10-29
US20190333864A1 (en) 2019-10-31
CN110416186B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
WO2016047880A1 (ko) 반도체패키지의 이엠아이 쉴드 처리공법
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
US7928538B2 (en) Package-level electromagnetic interference shielding
US10410972B2 (en) Integrated module with electromagnetic shielding
JP6965928B2 (ja) 高周波モジュール
CN105848458B (zh) 电磁波屏蔽结构
US9144183B2 (en) EMI compartment shielding structure and fabricating method thereof
KR101689833B1 (ko) Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
CN109585421B (zh) 带有电磁屏蔽的双面模块及其制造方法
JP2015032833A (ja) フレキシブルプリント基板及びその製造方法
US20170186698A1 (en) Electronic package having electromagnetic interference shielding and associated method
US11219144B2 (en) Electromagnetic shields for sub-modules
CN111668173A (zh) 电子器件模块及制造该电子器件模块的方法
US20150033554A1 (en) Organic module emi shielding structures and methods
US10553545B2 (en) Electromagnetic shielding for integrated circuit modules
KR20160120074A (ko) 반도체 패키지 및 그 제조 방법
TW201722227A (zh) 屏蔽印刷電路板之製造方法
CN110416186A (zh) 制造电磁屏蔽物的方法
TW201240058A (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US20130045574A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
KR100792145B1 (ko) 반도체 패키지 및 그 제조 방법
US20200303318A1 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
US20090243012A1 (en) Electromagnetic interference shield structures for semiconductor components
CN113410145A (zh) 六面电磁屏蔽的倒装芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina

Applicant after: QORVO US, Inc.

Address before: North Carolina

Applicant before: QORVO US, Inc.

GR01 Patent grant
GR01 Patent grant