CN110416144B - 静电卡盘、工艺腔室和半导体处理设备 - Google Patents

静电卡盘、工艺腔室和半导体处理设备 Download PDF

Info

Publication number
CN110416144B
CN110416144B CN201810392513.XA CN201810392513A CN110416144B CN 110416144 B CN110416144 B CN 110416144B CN 201810392513 A CN201810392513 A CN 201810392513A CN 110416144 B CN110416144 B CN 110416144B
Authority
CN
China
Prior art keywords
wafer
electrostatic chuck
negative bias
electrode
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810392513.XA
Other languages
English (en)
Other versions
CN110416144A (zh
Inventor
师帅涛
史全宇
陈鹏
赵梦欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201810392513.XA priority Critical patent/CN110416144B/zh
Publication of CN110416144A publication Critical patent/CN110416144A/zh
Application granted granted Critical
Publication of CN110416144B publication Critical patent/CN110416144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种静电卡盘、工艺腔室和半导体处理设备。静电卡盘包括卡盘本体，具有用于承载待测晶片的承载面；射频负偏压检测组件，用于检测待测晶片的射频负偏压，射频负偏压检测组件包括：检测电极，至少部分内嵌于卡盘本体内；导电层，设置在承载面上且与检测电极电连接；半导体介质层，覆盖导电层且半导体介质层的背离卡盘本体的一侧面能承载至少部分待测晶片。利用射频负偏压检测组件与待测晶片之间形成单向导通的二极管结构，直接检测二极管的输出电压，得到射频负偏压，可以提高射频负偏压的检测精度，有效保护待测晶片，提高工艺良率，降低制作成本。

Description

静电卡盘、工艺腔室和半导体处理设备
技术领域
本发明涉及半导体设备技术领域，具体涉及一种静电卡盘、一种包括该静电卡盘的工艺腔室和一种包括该工艺腔室的半导体处理设备。
背景技术
在半导体镀膜和刻蚀设备中，通常将射频电源提供的射频能量传输到工艺腔室中，电离高真空状态下的特殊气体(如氩气Ar、氦气He、氮气N2、氢气H2、等)，产生含有大量的电子、离子、激发态的原子、分子和自由基等活性粒子的等离子体，这些活性粒子和置于工艺腔室内并曝露在等离子体环境下的晶片之间发生复杂的相互作用，使晶片材料表面发生各种物理和化学反应，从而使材料表面性能发生变化，完成晶片的镀膜、刻蚀工艺。
如图1所示，为现有技术中的工艺腔室的结构示意图。该工艺腔室200包括腔室本体210和设置在腔室本体210内的静电卡盘100，静电卡盘100内设置有两个射频电极(图中并未示出)，该两个射频电极均与射频电源电连接，且其中一个射频电极与直流电源的正电压输出端电连接，另一个射频电极与直流电源的负电压输出端电连接。
这样，由于射频功率的存在将在晶片上形成射频负偏压，吸引正离子到晶片上去，并且，射频负偏压越大，其吸引正离子的能力也就越强，从而可以使得正离子到达晶片时轰击的能量也越强。因此，在晶片的制作工艺中，需要检测晶片上存在的射频负偏压大小。
为了得到射频负偏压，现有的一种方式是通过获取射频电极上所带有的射频负偏压信息的射频信号后，间接获得晶片上的射频负偏压值。
显然，上述间接获得到的射频负偏压的结果并不准确。并且，随着射频电极上介质层的厚度增加，射频电极上所携带的射频负偏压信号会变弱，这样，也进一步使得射频负偏压的测量结果不准确。
另外一种测量射频负偏压的结构是采用在静电卡盘上镀金属层，这样，可以实现直接测量得到射频负偏压，一定程度上，可以提高射频负偏压的检测精度。
但是，由于静电卡盘结构的限制，要求金属层比较薄，且金属层摩擦系数较大，经过多次使用后将变薄这样测量准确度也一定程度上会降低。除此之外，晶片与金属层的接触，会因摩擦产生颗粒杂质，从而导致晶片和工艺腔室受到污染。
因此，如何设计一种能够准确测量射频负偏压的结构成为本领域亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种静电卡盘、一种包括该静电卡盘的工艺腔室和一种包括该工艺腔室的半导体处理设备。
为了实现上述目的，本发明的第一方面，提供了一种静电卡盘，包括：
卡盘本体，具有用于承载待测晶片的承载面；
射频负偏压检测组件，用于检测所述待测晶片的射频负偏压，其中，所述射频负偏压检测组件包括：
检测电极，至少部分内嵌于所述卡盘本体内；
导电层，设置在所述承载面上，且所述导电层与所述检测电极电连接；
半导体介质层，覆盖所述导电层，且所述半导体介质层的背离所述卡盘本体的一侧面能承载至少部分所述待测晶片。
可选地，所述检测电极包括多个检测子电极，其中，
各个所述检测子电极的远离所述承载面的一端相连接；
各个所述检测子电极的靠近所述承载面的一端间隔设置，且均与所述导电层电连接。
可选地，所述检测电极沿其轴线方向全部内嵌于所述卡盘本体中；
各个所述检测子电极的靠近所述承载面的一端与所述承载面之间在所述卡盘本体的轴向上的距离范围为0.05mm～0.15mm，各个所述检测子电极的长度范围为0.5mm～1.5mm。
可选地，所述导电层和所述半导体介质层的横截面均呈扇形，所述扇形所对的圆心角的范围为270°～330°。
可选地，所述扇形的顶点与所述卡盘本体的中心重合，且所述扇形的半径在所述卡盘本体的半径的20％～30％之间。
可选地，所述半导体介质层的制作材料满足：
电阻率的范围为1.25×103Ω·cm～7.5×104Ω·cm，摩擦系数小于0.2。
可选地，所述半导体介质层上任意一点与所述检测电极上的任意一点之间的阻抗范围为100K～1MΩ。
可选地，所述半导体介质层的半径范围为2mm～3mm，所述导电层的半径范围为1mm～2mm；
沿所述卡盘本体的轴向，所述半导体介质层的厚度范围为2.5um～5um，所述导电层的厚度范围为5um～10um。
可选地，还包括：
至少一个凸出件，设置在所述承载面上，所述凸出件的背离所述承载面的表面用于承载至少部分所述待测晶片。
可选地，沿所述卡盘本体的轴向，各个所述凸出件的高度范围均为5um～10μm；
各个所述凸出件与所述待测晶片接触的接触面积之和不大于所述承载面的面积的5％。
本发明的第二方面，提供了一种工艺腔室，包括前文记载的所述的静电卡盘。
本发明的第三方面，提供了一种半导体处理设备，包括前文记载的所述的工艺腔室。
本发明的静电卡盘、工艺腔室和半导体处理设备。其所设置的射频负偏压检测组件，可以与待测晶片之间形成单向导通的二极管，因此，可以直接检测所形成的二极管的输出电压，即可得到待测晶片所形成的射频负偏压的大小，从而可以提高射频负偏压的检测精度，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
另外，半导体介质层和导电层可以稳固地设置在承载面上，能够有效避免半导体介质层和导电层出现受损的现象，有效防止待测晶片和工艺腔室出现污染现象，进一步提高待测晶片的工艺制作良率，降低制作成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术中工艺腔室的结构示意图；
图2为本发明一实施例中静电卡盘的结构示意图；
图3为图2中所示的静电卡盘的中心处的局部俯视图；
图4为本发明一实施例中静电卡盘中表征尺寸关系的结构示意图。
附图标记说明
100：静电卡盘；
110：卡盘本体；
111：承载面；
120：射频电极；
121：第一射频电极；
122：第二射频电极；
130：射频负偏压检测组件；
131：检测电极；
131a：检测子电极；
132：导电层；
133：半导体介质层；
140：凸出件；
200：工艺腔室；
210：腔室本体。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图2所示，本发明的第一方面，涉及一种静电卡盘100，该静电卡盘包括卡盘本体110和射频电极120。卡盘本体110具有用于承载待测晶片(图中并未示出)的承载面111。
作为本领域技术人员所知晓的是，上述射频电极120一般包括间隔设置的第一射频电极121和第二射频电极122。当然，根据实际需要，还可以设置更多数量的射频电极，在此不作具体限定，只作举例说明。
在实际应用时，第一射频电极121可以与直流电源(图中并未示出)的正电压输出端电连接，相应地，第二射频电极122与直流电源的负电压输出端电连接。这样，可以通过调节直流电源的输出电压的大小，改变静电卡盘100与待测晶片之间所形成的静电力的大小，从而可以将待测晶片吸附固定在承载面111上。另外，第一射频电极121和第二射频电极122还均与射频电源(图中并未示出)电连接，这样，可以在待测晶片上形成射频负偏压，从而可以吸引等离子体中的正离子至待测晶片的表面，以完成镀膜或刻蚀工艺等。
为了有效检测所形成的射频负偏压的大小，并根据检测到的射频负偏压，调节直流电源的正电压输出端和负电压输出端的输出值，从而使得第一射频电极121和第二射频电极122处的静电力平衡。本发明的发明人在静电卡盘100的结构基础上，设计了一种新型的射频负偏压检测组件130。
具体地，如图2、图3和图4所示，上述射频负偏压检测组件130包括检测电极131、导电层132和半导体介质层133。该检测电极131的至少部分内嵌于卡盘本体110内，也就是说，检测电极131可以全部内嵌于卡盘本体110内，或者，检测电极131的其中一个端部位于卡盘本体110外，另外一个端部内嵌于卡盘本体110内等等。
上述导电层132设置在承载面111上，并且导电层132与检测电极131电连接。
上述半导体介质层133覆盖导电层132，且该半导体介质层133的背离卡盘本体110一侧面能承载至少部分待测晶片。
在具有上述结构的静电卡盘100中，当待测晶片放置到承载面111上时，待测晶片会与射频负偏压检测组件130之间形成一个类似二极管结构的PN结。具体地来说，在导电层132和半导体介质层133之间，由于分子扩散的作用，导电层132与半导体介质层133之间形成P结。由于待测晶片存在射频负偏压，其表面聚集有大量的电子，因此，待测晶片与半导体介质层133之间会形成N结。这样，整个射频负偏压检测组件130就构成了一个单向导通的二极管。因此，通过检测该二极管的输出电压，即可确定所产生的射频负偏压的实际大小，最终可以根据所检测到的射频负偏压，调整直流电源的输出，从而使得第一射频电极121和第二射频电极122处的静电力平衡。
本实施例结构的静电卡盘，其所设置的射频负偏压检测组件，可以与待测晶片之间形成单向导通的二极管，这样，可以直接检测所形成的二极管的输出电压，即可得到待测晶片所形成的射频负偏压的大小，从而可以提高射频负偏压的检测精度，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
另外，半导体介质层和导电层可以稳固地设置在承载面上，能够有效避免半导体介质层和导电层出现受损的现象，有效防止待测晶片和工艺腔室出现污染现象，进一步提高待测晶片的工艺制作良率，降低制作成本。
如图2和图3所示，上述检测电极131包括多个检测子电极131a，各个检测子电极131a的远离承载面111的一端相连接，各个检测子电极131a的靠近承载面111的一端间隔设置，并均与导电层132电连接。
具体地，如图3所示，上述检测电极131可以包括三个检测子电极131a，其可以呈柱状结构或其他结构。由于三个检测子电极131a的远离承载面111的一端相连接，另一端间隔设置。这样，三个检测子电极131a就大致形成了一个三叉结构，在将其通过烧结的方式集成在卡盘本体110内的工艺过程中，可以有效降低烧结难度，还可以使得三个检测子电极131a与导电层132之间具有良好的接触电阻。
此外，检测电极131沿其轴线方向全部内嵌于卡盘本体110中，各个检测子电极131a的靠近承载面111的一端与承载面111之间在卡盘本体110的轴向上的距离范围为0.05mm～0.15mm。也就是说，各个检测子电极131a的顶端比承载面111低0.05mm～0.15mm。各个检测子电极131a的长度为0.5mm～1.5mm。
如图3所示，导电层132和半导体介质层133的横截面均呈扇形，该扇形所对的圆心角的范围可以为270°～330°(对应于图3中与角度α的互补的角度)，当然，根据实际需要，该扇形所对的圆心角也可以取其他角度值。呈扇形的导电层132和半导体介质层133，能够有效防止射频负偏压检测组件130产生涡流，同时，还能够进一步精准地输出表征射频负偏压大小的输出电压，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极120处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
具体地，如图2和图3所示，扇形的顶点与卡盘本体110的中心重合，且扇形的半径在卡盘本体110的半径的20％～30％之间。
一般的，待测晶片位于卡盘本体110的中心位置，并且，待测晶片一般与卡盘本体110同心设置。因此，在本实施例中，扇形的顶点与卡盘本体110的中心重合，并且，扇形的半径在卡盘本体110的半径的20％～30％，可以有效降低射频负偏压检测组件130的制作成本，同时，还能够有效确保该射频负偏压检测组件130所输出的表征射频负偏压大小的输出电压的准确度，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极120处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
可选地，上述半导体介质层133的制作材料满足：
电阻率的范围为1.25×103Ω·cm～7.5×104Ω·cm，摩擦系数小于0.2。
这样，一方面，选择电阻率为1.25×103Ω·cm～7.5×104Ω·cm的材料制作形成半导体介质层133，可以进一步使得射频负偏压检测组件130能够精准地输出表征射频负偏压大小的输出电压。另一方面，构成半导体介质层133的制作材料还满足摩擦系数小于0.2，可以有效避免半导体介质层133和导电层132出现受损的现象，有效防止待测晶片和工艺腔室出现污染现象，进一步提高待测晶片的工艺制作良率，降低制作成本。
可选地，上述半导体介质层133上任意一点与检测电极131上的任意一点之间的阻抗范围为100K～1MΩ。这样，可以进一步使得射频负偏压检测组件130能够精准地输出表征射频负偏压大小的输出电压，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极120处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
如图4所示，半导体介质层133的半径范围为2mm～3mm(也就是图4中的L3的一半尺寸范围)，导电层132的半径范围为1mm～2mm(也就是图4中的L2的一半的尺寸范围)，沿卡盘本体110的轴向，半导体介质层133的厚度范围为2.5um～5um，导电层132的厚度范围为5um～10um。这样，可以尽量减少半导体介质层133和导电层132所覆盖的区域，从而可以节省材料，并且，还能够有效与待测晶片有足够的接触面积，有效保证射频负偏压的检测准确度。
如图3和图4所示，上述静电卡盘100还包括至少一个凸出件140。其中，该凸出件140设置在承载面111，凸出件140的背离承载面111的表面用于承载至少部分待测晶片。
如图3和图4所示，所设置的凸出件140，可以减小待测晶片与静电卡盘100的承载面111的接触面积，从而可以避免由于剐蹭产生的颗粒污染待测晶片和工艺腔室。另外，通过设置的凸出件140，还可以方便地将待测晶片从静电卡盘100上取下，这是因为静电卡盘100主要由陶瓷材料制作形成，其承载面111比较光滑，且工艺时静电卡盘100处于真空环境中，如果没有凸出件140，待测晶片会吸附在光滑的承载面111上，很难将其从承载面111上取下。
可选地，如图4所示，沿卡盘本体110的轴向，各个凸出件140的高度范围均为H1为5um～10μm，其宽度L1并没有限定，但是各个凸出件140的与待测晶片接触的接触面积之和不大于承载面111的面积的5％。这样，除了可以减小待测晶片与静电卡盘100的承载面111的接触面积以避免由于剐蹭产生的颗粒污染待测晶片和工艺腔室之外，还能够有效确保射频负偏压检测组件130与晶片之间的接触面积，从而可以进一步使得射频负偏压检测组件130能够精准地输出表征射频负偏压大小的输出电压。
可选地，为了进一步避免凸出件140由于剐蹭产生的颗粒污染晶片和工艺腔室，该凸出件140的制作材料可以包括类金刚石镀膜、类金刚石材料和蓝玻璃中的任意一种。这是由于，类金刚石镀膜、类金刚石材料和蓝玻璃，其摩擦系数较小，因此，能够避免凸出件140由于剐蹭产生的颗粒污染晶片和工艺腔室。当然，除了所列举的该些材料以外，构成凸出件140的制作材料还可以选择其他摩擦系数小的材料。
本发明的第二方面，提供了一种工艺腔室(本发明的图中并未示出)，包括前文记载的的静电卡盘100。
本实施例结构的工艺腔室，具有前文记载的静电卡盘的结构，其所设置的射频负偏压检测组件，可以与待测晶片之间形成单向导通的二极管，这样，可以直接检测所形成的二极管的输出电压，即可得到待测晶片所形成的射频负偏压的大小，从而可以提高射频负偏压的检测精度，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
另外，半导体介质层和导电层可以稳固地设置在承载面上，能够有效避免半导体介质层和导电层出现受损的现象，有效防止待测晶片和工艺腔室出现污染现象，进一步提高待测晶片的工艺制作良率，降低制作成本。
本发明的第三方面，提供了一种半导体处理设备(图中并未示出)，包括前文记载的的工艺腔室。
本实施例结构的半导体处理设备，具有前文记载的工艺腔室，该工艺腔室又具有前文记载的静电卡盘的结构，其所设置的射频负偏压检测组件，可以与待测晶片之间形成单向导通的二极管，这样，可以直接检测所形成的二极管的输出电压，即可得到待测晶片所形成的射频负偏压的大小，从而可以提高射频负偏压的检测精度，进而可以根据获得的射频负偏压调整直流电源的输出电压，实现射频电极处的静电力平衡，有效保护待测晶片，提高工艺良率，降低制作成本。
另外，半导体介质层和导电层可以稳固地设置在承载面上，能够有效避免半导体介质层和导电层出现受损的现象，有效防止待测晶片和工艺腔室出现污染现象，进一步提高待测晶片的工艺制作良率，降低制作成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种静电卡盘，其特征在于，包括：
卡盘本体，具有用于承载待测晶片的承载面；
射频负偏压检测组件，用于检测所述待测晶片的射频负偏压，其中，所述射频负偏压检测组件包括：
检测电极，至少部分内嵌于所述卡盘本体内；
导电层，设置在所述承载面上，且所述导电层与所述检测电极电连接；
半导体介质层，覆盖所述导电层，且所述半导体介质层的背离所述卡盘本体的一侧面能承载至少部分所述待测晶片。
2.根据权利要求1所述的静电卡盘，其特征在于，所述检测电极包括多个检测子电极，其中，
各个所述检测子电极的远离所述承载面的一端相连接；
各个所述检测子电极的靠近所述承载面的一端间隔设置，且均与所述导电层电连接。
3.根据权利要求2所述的静电卡盘，其特征在于，所述检测电极沿其轴线方向全部内嵌于所述卡盘本体中；
各个所述检测子电极的靠近所述承载面的一端与所述承载面之间在所述卡盘本体的轴向上的距离范围为0.05mm～0.15mm，各个所述检测子电极的长度范围为0.5mm～1.5mm。
4.根据权利要求1所述的静电卡盘，其特征在于，所述导电层和所述半导体介质层的横截面均呈扇形，所述扇形所对的圆心角的范围为270°～330°。
5.根据权利要求4所述的静电卡盘，其特征在于，所述扇形的顶点与所述卡盘本体的中心重合，且所述扇形的半径在所述卡盘本体的半径的20％～30％之间。
6.根据权利要求1至5中任意一项所述的静电卡盘，其特征在于，所述半导体介质层的制作材料满足：
电阻率的范围为1.25×103Ω·cm～7.5×104Ω·cm，摩擦系数小于0.2。
7.根据权利要求1至5中任意一项所述的静电卡盘，其特征在于，所述半导体介质层上任意一点与所述检测电极上的任意一点之间的阻抗范围为100K～1MΩ。
8.根据权利要求4所述的静电卡盘，其特征在于，
所述半导体介质层的半径范围为2mm～3mm，所述导电层的半径范围为1mm～2mm；
沿所述卡盘本体的轴向，所述半导体介质层的厚度范围为2.5um～5um，所述导电层的厚度范围为5um～10um。
9.根据权利要求1至5中任意一项所述的静电卡盘，其特征在于，还包括：
至少一个凸出件，设置在所述承载面上，所述凸出件的背离所述承载面的表面用于承载至少部分所述待测晶片。
10.根据权利要求9所述的静电卡盘，其特征在于，
沿所述卡盘本体的轴向，各个所述凸出件的高度范围均为5μm～10μm；
各个所述凸出件与所述待测晶片接触的接触面积之和不大于所述承载面的面积的5％。
11.一种工艺腔室，其特征在于，包括权利要求1至10中任意一项所述的静电卡盘。
12.一种半导体处理设备，其特征在于，包括权利要求11所述的工艺腔室。
CN201810392513.XA 2018-04-27 2018-04-27 静电卡盘、工艺腔室和半导体处理设备 Active CN110416144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810392513.XA CN110416144B (zh) 2018-04-27 2018-04-27 静电卡盘、工艺腔室和半导体处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810392513.XA CN110416144B (zh) 2018-04-27 2018-04-27 静电卡盘、工艺腔室和半导体处理设备

Publications (2)

Publication Number Publication Date
CN110416144A CN110416144A (zh) 2019-11-05
CN110416144B true CN110416144B (zh) 2020-11-10

Family

ID=68347006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810392513.XA Active CN110416144B (zh) 2018-04-27 2018-04-27 静电卡盘、工艺腔室和半导体处理设备

Country Status (1)

Country Link
CN (1) CN110416144B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111334782B (zh) * 2020-02-28 2022-05-27 北京北方华创微电子装备有限公司 半导体设备及其电极装置
CN112951691A (zh) * 2021-02-10 2021-06-11 北京北方华创微电子装备有限公司 下电极组件及半导体设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211752A (zh) * 2006-12-30 2008-07-02 北京北方微电子基地设备工艺研究中心有限责任公司 控制晶片直流自偏压及补偿直流电极与晶片间的静电引力的方法和装置
CN101453823A (zh) * 2007-12-06 2009-06-10 北京北方微电子基地设备工艺研究中心有限责任公司 一种控制射频放电系统直流偏压的装置和方法
CN103594315A (zh) * 2012-08-14 2014-02-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种等离子体加工设备
CN106609355A (zh) * 2015-10-27 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及半导体加工设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030020072A (ko) * 2001-09-01 2003-03-08 주성엔지니어링(주) 유니폴라 정전척
US20030139043A1 (en) * 2001-12-11 2003-07-24 Steve Marcus Apparatus and method for monitoring a plasma etch process
JP4657949B2 (ja) * 2006-03-01 2011-03-23 株式会社日立ハイテクノロジーズ エッチング処理装置および自己バイアス電圧測定方法ならびにエッチング処理装置の監視方法
DE202006007122U1 (de) * 2006-05-03 2006-09-07 Retzlaff, Udo, Dr. Mobiler, transportabler, elektrostatischer Substrathalter aus Halbleitermaterial
US9406540B2 (en) * 2011-10-28 2016-08-02 Applied Materials, Inc. Self-bias calculation on a substrate in a process chamber with bias power for single or multiple frequencies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211752A (zh) * 2006-12-30 2008-07-02 北京北方微电子基地设备工艺研究中心有限责任公司 控制晶片直流自偏压及补偿直流电极与晶片间的静电引力的方法和装置
CN101453823A (zh) * 2007-12-06 2009-06-10 北京北方微电子基地设备工艺研究中心有限责任公司 一种控制射频放电系统直流偏压的装置和方法
CN103594315A (zh) * 2012-08-14 2014-02-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种等离子体加工设备
CN106609355A (zh) * 2015-10-27 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及半导体加工设备

Also Published As

Publication number Publication date
CN110416144A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN101479611B (zh) 感应等离子处理室中失限态的方法和设备
Woodworth et al. Ion energy and angular distributions in inductively coupled radio frequency discharges in argon
KR101415551B1 (ko) 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
KR100353957B1 (ko) 반도체웨이퍼처리시스템용복합진단웨이퍼
CN101213147B (zh) 用于测量等离子体中电特性组的装置
KR100757528B1 (ko) 플라즈마처리방법 및 플라즈마처리장치
CN110416144B (zh) 静电卡盘、工艺腔室和半导体处理设备
EP1884984B1 (en) Ion analysis system based on analyzer of ion energy distribution using retarded electric field
CN103222043A (zh) 一种高传导静电夹盘
TWI813045B (zh) 半導體製程設備及其法拉第杯
CN111211197A (zh) 高纯锗探测器
KR101645046B1 (ko) 켈빈 프로브 분석으로 정전척을 검사하는 방법
WO2020153449A1 (ja) 静電チャック
JPH0945494A (ja) 電気制御式の幾何学的フィルタを有するイオンエネルギ分析器
KR20190017953A (ko) 시료 유지구
JP2005235970A (ja) ウェハーステージ
US20180040499A1 (en) Electrostatic chuck and wafer processing apparatus
JP2017512378A (ja) ワークピースをクランプするためのシステムおよび方法 関連出願の相互参照 本願は、２０１４年２月７日に出願された米国仮特許出願番号第６１／９３７０５０号の優先権を主張するものである。仮特許出願の内容は、この参照によってここに援用される。
JP2019121509A (ja) イオン検出装置、イオン検出装置の製造方法及び電界非対称波形イオン移動度分光分析システム
JPH09237827A (ja) 静電吸着装置及びそれを用いた電子ビーム露光装置
JP2010272586A (ja) 荷電粒子線装置
CN112684262A (zh) 硅微米柱阵列三电极电离式mems电场传感器及制备方法
KR20010040072A (ko) 웨이퍼-접촉 전극을 지닌 정전 척 및 웨이퍼를 처킹하는방법
JP7478379B2 (ja) 電気抵抗測定装置
KR20190123108A (ko) 정전기 척

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant