CN110413429B - 数据储存系统以及非挥发式存储器操作信息的校正方法 - Google Patents

数据储存系统以及非挥发式存储器操作信息的校正方法 Download PDF

Info

Publication number
CN110413429B
CN110413429B CN201810709258.7A CN201810709258A CN110413429B CN 110413429 B CN110413429 B CN 110413429B CN 201810709258 A CN201810709258 A CN 201810709258A CN 110413429 B CN110413429 B CN 110413429B
Authority
CN
China
Prior art keywords
host
operation information
type
controller
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810709258.7A
Other languages
English (en)
Other versions
CN110413429A (zh
Inventor
罗峻译
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN110413429A publication Critical patent/CN110413429A/zh
Application granted granted Critical
Publication of CN110413429B publication Critical patent/CN110413429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及数据储存系统的装置端的操作信息校正技术。具体地说，涉及数据储存系统以及非挥发式存储器操作信息的校正方法。在该方法中，一控制器根据一操作信息操作一非挥发式存储器，且根据一主机所指示、且不同于该主机的一档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，自该主机获得一校正参数，并以该校正参数校正该操作信息。

Description

数据储存系统以及非挥发式存储器操作信息的校正方法
技术领域
本发明有关于数据储存系统以及非挥发式存储器的操作。
背景技术
非挥发式存储器有多种形式─例如，快闪存储器(flash memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式随机存取存储器(Resistive RAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，用于长时间数据保存。
非挥发式存储器的操作需要倚赖多样的操作信息。如何确保操作信息准确，为本技术领域一项重要课题。
发明内容
本发明揭示一种非挥发式存储器操作信息的调适技术。
根据本发明一种实施方式实现的数据储存系统包括一非挥发式存储器以及一控制器。该控制器根据一操作信息操作一非挥发式存储器，且根据一主机所指示、且不同于该主机的一档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，自该主机获得一校正参数，并以该校正参数校正该操作信息。
一种实施方式中，该控制器以及该主机之间采用一非挥发式存储器快捷接口(NVMe)。该控制器是在辨识出一指令代码为该非挥发式存储器快捷接口定义的一逻辑范围类型(LBA range type)时，判定是接收到该第二类逻辑地址，以无关该主机的该档案系统进行该操作信息之校正。
一种实施方式中，该操作信息为温度，且该校正信息显示该主机的温度感测状况。
一种实施方式中，该非挥发式存储器为快闪存储器，该操作信息为抹除计数，且该校正信息显示该主机估测的抹除状况。
本发明还揭示一种校正方法，实现于装置端，用于校正操作一非挥发式存储器的一操作信息。根据一主机所指示、且不同于该主机的一档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，所述校正方法自该主机获得一校正参数。所述方法系以该校正参数校正该操作信息。
本发明还揭示一种校正方法，实现于主机端，用于校正操作一非挥发式存储器的一操作信息。所述校正方法包括：对该非挥发式存储器的一控制器指示不同于一档案系统所使用的一第一类逻辑地址的一第二类逻辑地址；且以该第二类逻辑地址对该控制器供应一校正参数，使该控制器以该校正参数校正该操作信息。
下文特举实施例，并配合附图，详细说明本发明内容。
附图说明
图1图解了根据本发明一种实施方式所实现的一种数据储存系统；
图2根据本发明一种实施方式说明两类逻辑地址；且
图3为流程图，根据本发明一种实施方式操作信息110的校正方法，包括设定阶段、校正阶段以及验证阶段。
符号说明
102～快闪存储器；
104～控制器；
106～数据储存装置；
108～主机；
110～操作信息；
112～感测器；
118～档案系统；
120～驱动器；
S202、S204、S206～设定阶段的步骤；
S302、S304、S306～校正阶段的步骤；
S402以及S404～验证阶段的步骤。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书界定。
非挥发式存储器可以是快闪存储器(flash memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式存储器(Resistive RAM，RRAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，提供长时间数据保存的储存媒体，可用于实现数据储存装置、或应用于数据中心。以下特别以快闪存储器(flash memory)为例进行讨论。
现今数据储存装置常以快闪存储器为储存媒体，用来实现记忆卡(Memory Card)、通用串行总线闪存装置(USB Flash Device)、固态硬碟(SSD)…等产品。有一种应用是采多芯片封装、将快闪存储器与其控制器包装在一起─称为嵌入式快闪存储器模组(如eMMC)。
以快闪存储器为储存媒体的数据储存装置可应用于多种电子装置上。所述电子装置包括智慧型手机、穿戴装置、平板电脑、虚拟实境设备…等。电子装置的运算模块可视为一主机(Host)，操作电子装置所使用的数据储存装置，以存取数据储存装置中的快闪存储器。
快闪存储器实现的数据储存装置也可用于建构数据中心(Data Center)。例如，伺服器可操作固态硬碟(SSD)阵列形成数据中心。伺服器即可视为一主机(Host)，操作所连结的固态硬碟，以存取其中快闪存储器。
主机(Host)的档案系统是以逻辑地址(例如，逻辑区块地址LBA、全域主机页编号GHP、主机区块HBlk、主机页HPage…等)区别使用者数据。快闪存储器的储存空间是动态配置来储存使用者数据。使用者数据写入快闪存储器后，其逻辑地址与快闪存储器的物理空间的映射关系需记录下来，将来档案系统读取使用者数据时，此映射关将用来自快闪存储器寻得使用者数据。除了适应档案系统的读取要求，快闪存储器其他多种操作都有需要使用到映射关系。
快闪存储器的储存空间包括多个区块(Blocks)，其中各区块包括多页(Pages)。使用者数据可以逐页写入一区块。特别是，使用者数据的更新并非覆写在旧数据上，而是写在闲置的空间，而旧数据视为无效。徒留无效内容的区块可藉由抹除(erasing)再度释出使用。快闪存储器以区块为抹除(Erasing)动作的最小单位。各区块允许的抹除次数有其上限。抹除次数超过临界量的区块应当被写入保护。抹除次数超标的区块总数若多于一临界数量，快闪存储器就会被标示为损坏，避免使用者使用。此机制将确保使用者数据不丢失。
快闪存储器另外可有温控机制。过高的温度将启动降温动作。
以上内容显示快闪存储器的运作基于多种信息，包括映射关系的维护表格、区块抹除计数、温度，以下都称之为操作信息。除了前述事项，快闪存储器的运作更可能受其他操作信息影响。本发明揭示该些操作信息的校正技术。
图1图解根据本发明一种实施方式所实现的一种数据储存系统，除了包括快闪存储器102以及控制器104组成的数据储存装置106，数据储存装置106较佳执行来自主机108的指令。不论是仅含快闪存储器102以及控制器104的数据储存装置106，或是还含主机108的架构，都属于本发明欲保护范围。
快闪存储器102是由控制器104控制，以回应主机108的档案系统118所发出的管理指令或存取指令。控制器104载有操作信息110。操作信息110可由控制器104随着其对快闪存储器102的操作而同步维护。例如，关于快闪存储器102各式映射表的维护，所需的信息可部分以操作信息110形式同步更新在控制器104上。另一种实施方式中，操作信息110包括各区块的抹除计数(Erase Count)，动态更新在控制器104上，并储存于快闪存储器102中。另一种实施方式中，控制器104上的感测器112所感测到的信息可组成操作信息110，动态更新在控制器104上。感测器112可为温度计，量测到的温度可为操作信息110记录在控制器104上。控制器104系根据操作信息110操作快闪存储器102，另外，控制器104也可量测时间记录至快闪存储器102。
本发明对操作信息110提供一种校正技术，藉由使用主机108的档案系统118未使用或未分配的逻辑地址，使驱动器120可以对控制器104进行校正参数的传送。当取得校正参数后，控制器104依据校正参数对操作信息110进行校正。最后，控制器104回传校正结果或校正成功与否至驱动器120。如果校正失败，驱动器120可输出警告讯息至主机108的作业系统。
详细地说，如图2所示，本发明中逻辑地址可分成二类，第一类逻辑地址是档案系统118所分配或使用的逻辑地址，例如逻辑地址的值0x0000000～0x3D08FFF，每一逻辑地址可对应至作业系统的使用者数据。第二类是驱动器120所分配或使用的逻辑地址，例如逻辑地址的值0x3D09000，可对应至一个或多个校正参数，其中，第一类与第二类逻辑地址不重复。作业系统118较佳不知道第二类逻辑地址的存在，当然，驱动器120亦可告知作业系统118第二类逻辑地址的存在。接着，驱动器120通知控制器104第二类逻辑地址的存在，之后，驱动器120就可利用第二类逻辑地址传送校正参数至控制器104。当收到带有第二类逻辑地址的数据存取指令时，控制器104启动校正程序，并取得第二类逻辑地址所对应的校正参数以进行校正。本发明可周期性地或当设定的阀值被满足时，在不影响档案系统118的运作下，自动或被动地启动校正程序，因此，不只能校正操作信息，又可以把校正程序对主机108(档案系统118)运作所产生的干扰降至最低。
一种实施方式中，数据储存装置106可以透过PCIe(快捷外设互联标准)总线与主机108连结，彼此通讯采NVMe(NVM Express)，非挥发式存储器快捷接口)。
第3图为流程图，根据本发明一种实施方式操作信息110的校正方法，包括设定阶段、校正阶段以及验证阶段。在设定阶段时，驱动器120通知数据储存装置106第二类逻辑地址的值、属性、编号等的参数。在校正阶段时，驱动器120输出第二类逻辑地址以及校正参数至数据储存装置106，由数据储存装置106依据校正参数校正操作信息110。在验证阶段时，数据储存装置106再将校正结果(成功或失败)回传至驱动器120。一种实施方式中，操作信息110的校正方法是当数据储存装置106侦测到异常状况时予以启动，例如，寻无映射信息、锁卡(太多区块超出抹除计数上限)、或是过热警示。其他实施方式也可以是周期地(定时或根据设定条件)启动操作信息110的校正方法，以常规地校正操作信息110。
步骤S202，主机108的驱动器120写入特征设定(Set Feature)指令至递交伫列。特征设定指令包含指令代码、指令编号、命名空间(Namespace)编号、特征编号、存储器地址、逻辑地址数量等参数，驱动器120将指令代码设定为逻辑范围类型(LBA Range Type)，逻辑地址数量设定为1，并将设定好的特征设定指令写入至递交伫列。
步骤S204，数据储存装置106的控制器104自递交伫列读取特征设定指令。控制器104依据指令代码得知特征的类别为逻辑范围类型(LBA Range Type)，而为逻辑范围类型(LBA Range Type)中包含一个额外逻辑地址(例如：0x3D09000)，即一个第二类逻辑地址。
步骤S206，数据储存装置106的控制器104从特征设定指令取得额外逻辑地址。控制器104从特征设定指令所指定的存储器地址取得额外逻辑地址的值、类型(Type)等参数。控制器104判断特征设定指令中的参数是否正常及存储器地址中所储存的参数是否正常，如果一切都正常且执行完毕后，控制器104写入一个完成元件(Completion Element)至完成伫列。驱动器120读取完成元件以确定特征设定指令已执行完成且成功。
步骤S302，主机108的驱动器120写入数据存取指令至递交伫列，数据存取指令例如是数据写入指令，且数据存取指令包括设定阶段的第二类逻辑地址值(0x3D09000)以及所对应的校正参数(例如：温度值为25)。
步骤S304，数据储存装置106的控制器104从递交伫列取得数据存取指令。
步骤S306，数据储存装置106的控制器104从数据存取指令的第二类逻辑地址取得校正参数。
步骤S308，数据储存装置106的控制器104依据校正参数执行校正程序。例如，感测器112无法量测温度或所量测的温度值(例如35)与校正参数的差异过大，在校正程序中控制器104可以校正参数替代感测器112所量测的温度值，或是可以校正参数校正感测器112所量测的温度值，并记录校正结果(成功或失败)。由于校正程序为习知技艺，故不多作说明。另一种实施方式中，该主机108是以自身感测到的一主机端温度范围为该校正参数。该控制器104系基于该主机端温度范围进行温度校正，使该操作信息110过去一段时间记录的温度数值调校到该主机端温度范围，并据以调整后续感测到的温度数值。
步骤S402，主机108的驱动器120写入特征取得(Get Feature)指令至递交伫列。特征取得指令包含指令代码、指令编号、命名空间(Namespace)编号、特征编号、存储器地址等参数。
步骤S404，数据储存装置106的控制器104回传校正程序的执行结果。控制器104将校正结果储存至特征取得指令所指定的存储器地址，并写入完成元件至完成伫列。驱动器120可依据完成元件而得知特征取得指令是否执行完成，且从存储器地址取得传校正程序的执行结果。
一种实施方式中，对于没有被成功校正的操作信息110，控制器104会多次尝试来校正，即步骤S308将反复进行，直达回圈数上限─例如，给N次机会进行校正，N为数字(如，5次)。
假如抹除计数上限为5000次，超过临界数量的区块会被控制器104列为坏区块而不再使用。此时，使用者可利用本发明操作信息110的校正方法而对抹除计数进行校正，使坏区块变更为正常区块。首先，在设定阶段，先给校正参数一个对应的第二类逻辑地址值(例如：0x3D09001)。在校正阶段，传送校正参数的值(例如：1000)至控制器104，控制器104则将抹除计数减去校正参数的值，如果一来，坏区块的抹除计数将从5000变更为4000，由于4000低于抹除计数上限，所以，控制器104重新将坏区块变更为正常区块。如此一来，主机108的驱动器120可读取原本坏区块中的使用者数据，或是，解除数据储存装置106的存取保护。另一种实施方式中，该主机108以自身估测的一抹除计数范围为该校正参数。该控制器104基于该抹除计数范围进行抹除计数校正，使该操作信息110过去一段时间记录的抹除计数调校到该抹除计数范围，并据以调整后续的抹除计数。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当由权利要求书界定为准。

Claims (28)

1.一种数据储存系统，包括：
一非挥发式存储器；以及
一控制器，根据操作信息操作该非挥发式存储器，且根据一主机所指示、且不同于该主机的档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，自该主机获得一校正参数，并以该校正参数校正该操作信息；
其中，该控制器是自该主机发下的一特征设定指令所指示的一指令代码，辨识出该特征设定指令指示有该第二类逻辑地址，继而得知该第二类逻辑地址；
该操作信息为温度；
该校正参数显示该主机的温度感测状况；该主机以感测到的一主机端温度范围为该校正参数；且
该控制器基于该主机端温度范围进行温度校正，使该操作信息过去一段时间记录的温度数值调校到该主机端温度范围，并据以调整后续感测到的温度数值。
2.如权利要求1所述的数据储存系统，其特征在于：
该控制器以及该主机之间采用一非挥发式存储器快捷接口（NVMe）；且
该控制器是在辨识出一指令代码为该非挥发式存储器快捷接口定义的逻辑范围类型时，判定是接收到该第二类逻辑地址，以无关该主机的该档案系统进行该操作信息的校正。
3.如权利要求1所述的数据储存系统，其特征在于：
该控制器是自该主机所发下、且指示有该第二类逻辑地址的一写入数据存取指令，辨识出该写入数据存取指令所载包括该校正参数，并以该校正参数校正该操作信息。
4.如权利要求3所述的数据储存系统，其特征在于：
根据该主机下达的一特征取得指令，该控制器回报该主机该操作信息的校正为成功或失败。
5.如权利要求4所述的数据储存系统，其特征在于：
对于未能基于该校正参数成功校正该操作信息的状况，该控制器重复基于该校正参数对该操作信息进行校正，直至重复达N次，N为数值。
6.一种数据储存系统，包括：
一非挥发式存储器；以及
一控制器，根据操作信息操作该非挥发式存储器，且根据一主机所指示、且不同于该主机的档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，自该主机获得一校正参数，并以该校正参数校正该操作信息；
其中，该控制器是自该主机发下的一特征设定指令所指示的一指令代码，辨识出该特征设定指令指示有该第二类逻辑地址，继而得知该第二类逻辑地址；
该非挥发式存储器为快闪存储器；
该操作信息为抹除计数；
该校正参数显示该主机估测的抹除状况；该主机以估测的一抹除计数范围为校正参数；且
该控制器基于该抹除计数范围进行抹除计数校正，使该操作信息过去一段时间记录的抹除计数调校到该抹除计数范围，并据以调整后续的抹除计数。
7.如权利要求6所述的数据储存系统，其特征在于：
该控制器以及该主机之间采用一非挥发式存储器快捷接口（NVMe）；且
该控制器是在辨识出一指令代码为该非挥发式存储器快捷接口定义的逻辑范围类型时，判定是接收到该第二类逻辑地址，以无关该主机的该档案系统进行该操作信息的校正。
8.如权利要求6所述的数据储存系统，其特征在于：
该控制器是自该主机所发下、且指示有该第二类逻辑地址的一写入数据存取指令，辨识出该写入数据存取指令所载包括该校正参数，并以该校正参数校正该操作信息。
9.如权利要求8所述的数据储存系统，其特征在于：
根据该主机下达的一特征取得指令，该控制器回报该主机该操作信息的校正为成功或失败。
10.如权利要求9所述的数据储存系统，其特征在于：
对于未能基于该校正参数成功校正该操作信息的状况，该控制器重复基于该校正参数对该操作信息进行校正，直至重复达N次，N为数值。
11.一种校正方法，用于校正操作一非挥发式存储器的一操作信息，包括：
根据一主机所指示、且不同于该主机的一档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，自该主机获得一校正参数；
以该校正参数校正该操作信息；以及
自该主机发下的一特征设定指令所指示的一指令代码，辨识出该特征设定指令指示有该第二类逻辑地址，继而得知该第二类逻辑地址；
其中，该操作信息为温度；
该校正参数显示该主机的温度感测状况；
该校正方法还包括：
基于该主机端温度范围进行温度校正，使该操作信息过去一段时间记录的温度数值调校到该主机端温度范围，并据以调整后续感测到的温度数值；
其中，该主机以感测到的该主机端温度范围为该校正参数。
12.如权利要求11所述的校正方法，其特征在于，还包括：
在辨识出一指令代码为该非挥发式存储器快捷接口定义的逻辑范围类型时，判定是自该主机接收到该第二类逻辑地址，以无关该主机的该档案系统进行该操作信息的校正，
其中，该非挥发式存储器通过该非挥发式存储器快捷接口耦接该主机。
13.如权利要求11所述的校正方法，其特征在于，还包括：
自该主机所发下、且指示有该第二类逻辑地址的一写入数据存取指令，辨识出该写入数据存取指令所载包括该校正参数，并以该校正参数校正该操作信息。
14.如权利要求13所述的校正方法，其特征在于，还包括：
根据该主机下达的一特征取得指令，回报该主机该操作信息的校正为成功或失败。
15.如权利要求14所述的校正方法，其特征在于，还包括：
对于未能基于该校正参数成功校正该操作信息的状况，重复基于该校正参数对该操作信息进行校正，直至重复达N次，N为数值。
16.一种校正方法，用于校正操作一非挥发式存储器的一操作信息，包括：
根据一主机所指示、且不同于该主机的一档案系统所使用的一第一类逻辑地址的一第二类逻辑地址，自该主机获得一校正参数；
以该校正参数校正该操作信息；以及
自该主机发下的一特征设定指令所指示的一指令代码，辨识出该特征设定指令指示有该第二类逻辑地址，继而得知该第二类逻辑地址；
其中，该非挥发式存储器为快闪存储器；
该操作信息为抹除计数；且该校正参数显示该主机估测的抹除状况；
该校正方法还包括：基于一抹除计数范围进行抹除计数校正，使该操作信息过去一段时间记录的抹除计数调校到该抹除计数范围，并据以调整后续的抹除计数，
其中，该主机以估测的该抹除计数范围为该校正参数。
17.如权利要求16所述的校正方法，其特征在于，还包括：
在辨识出一指令代码为该非挥发式存储器快捷接口定义的逻辑范围类型时，判定是自该主机接收到该第二类逻辑地址，以无关该主机的该档案系统进行该操作信息的校正，
其中，该非挥发式存储器通过该非挥发式存储器快捷接口耦接该主机。
18.如权利要求16所述的校正方法，其特征在于，还包括：
自该主机所发下、且指示有该第二类逻辑地址的一写入数据存取指令，辨识出该写入数据存取指令所载包括该校正参数，并以该校正参数校正该操作信息。
19.如权利要求18所述的校正方法，其特征在于，还包括：
根据该主机下达的一特征取得指令，回报该主机该操作信息的校正为成功或失败。
20.如权利要求19所述的校正方法，其特征在于，还包括：
对于未能基于该校正参数成功校正该操作信息的状况，重复基于该校正参数对该操作信息进行校正，直至重复达N次，N为数值。
21.一种校正方法，用于校正操作一非挥发式存储器的一操作信息，包括：
对该非挥发式存储器的一控制器指示不同于一档案系统所使用的一第一类逻辑地址的第二类逻辑地址；
以该第二类逻辑地址对该控制器供应一校正参数，使该控制器以该校正参数校正该操作信息；以及
发下一特征设定指令，其中指示一指令代码，供该控制器辨识出该特征设定指令指示有该第二类逻辑地址，使该控制器得知该第二类逻辑地址；
其中，该操作信息为温度；
该校正参数显示主机的温度感测状况；
该校正方法还包括：
基于该主机端温度范围进行温度校正，使该操作信息过去一段时间记录的温度数值调校到该主机端温度范围，并据以调整后续感测到的温度数值；
其中，该主机以感测到的该主机端温度范围为该校正参数。
22.如权利要求21所述的校正方法，其特征在于，还包括：
利用一非挥发式存储器快捷接口（NVMe）；
令传递给该控制器的一指令代码为该非挥发式存储器快捷接口定义的一逻辑范围类型，使该控制器据以判定是接收到该第二类逻辑地址，用于无关该档案系统进行该操作信息的校正。
23.如权利要求22所述的校正方法，其特征在于，还包括：
发下指示有该第二类逻辑地址的一写入数据存取指令，供该控制器辨识出该写入数据存取指令所载包括该校正参数，使该控制器以该校正参数校正该操作信息。
24.如权利要求23所述的校正方法，其特征在于，还包括：
发下一特征取得指令，使该控制器回报该操作信息的校正为成功或失败。
25.一种校正方法，用于校正操作一非挥发式存储器的一操作信息，包括：
对该非挥发式存储器的一控制器指示不同于一档案系统所使用的一第一类逻辑地址的第二类逻辑地址；
以该第二类逻辑地址对该控制器供应一校正参数，使该控制器以该校正参数校正该操作信息；以及
发下一特征设定指令，其中指示一指令代码，供该控制器辨识出该特征设定指令指示有该第二类逻辑地址，使该控制器得知该第二类逻辑地址；
其中，该非挥发式存储器为快闪存储器；
该操作信息为抹除计数；且该校正参数显示主机估测的抹除状况；
该校正方法还包括：
基于一抹除计数范围进行抹除计数校正，使该操作信息过去一段时间记录的抹除计数调校到该抹除计数范围，并据以调整后续的抹除计数，
其中，该主机以估测的该抹除计数范围为该校正参数。
26.如权利要求25所述的校正方法，其特征在于，还包括：
利用一非挥发式存储器快捷接口（NVMe）；
令传递给该控制器的一指令代码为该非挥发式存储器快捷接口定义的一逻辑范围类型，使该控制器据以判定是接收到该第二类逻辑地址，用于无关该档案系统进行该操作信息的校正。
27.如权利要求26所述的校正方法，其特征在于，还包括：
发下指示有该第二类逻辑地址的一写入数据存取指令，供该控制器辨识出该写入数据存取指令所载包括该校正参数，使该控制器以该校正参数校正该操作信息。
28.如权利要求27所述的校正方法，其特征在于，还包括：
发下一特征取得指令，使该控制器回报该操作信息的校正为成功或失败。
CN201810709258.7A 2018-04-27 2018-07-02 数据储存系统以及非挥发式存储器操作信息的校正方法 Active CN110413429B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107114492A TWI677788B (zh) 2018-04-27 2018-04-27 資料儲存系統以及非揮發式記憶體操作資訊的校正方法
TW107114492 2018-04-27

Publications (2)

Publication Number Publication Date
CN110413429A CN110413429A (zh) 2019-11-05
CN110413429B true CN110413429B (zh) 2022-11-11

Family

ID=68292251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810709258.7A Active CN110413429B (zh) 2018-04-27 2018-07-02 数据储存系统以及非挥发式存储器操作信息的校正方法

Country Status (3)

Country Link
US (1) US10776279B2 (zh)
CN (1) CN110413429B (zh)
TW (1) TWI677788B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10901658B2 (en) * 2018-12-28 2021-01-26 Micron Technology, Inc. Host adaptive memory device optimization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233481A (zh) * 2005-08-03 2008-07-30 桑迪士克股份有限公司 通过逻辑地址空间且以直接数据文件为基础操作的介接系统
CN103493122A (zh) * 2011-05-03 2014-01-01 苹果公司 用于显示器的颜色校正方法和装置
CN105653391A (zh) * 2014-11-13 2016-06-08 群联电子股份有限公司 数据存取方法、存储器控制电路单元及存储器储存装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100017556A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporationm U.S.A. Non-volatile memory storage system with two-stage controller architecture
US8760922B2 (en) * 2012-04-10 2014-06-24 Sandisk Technologies Inc. System and method for micro-tiering in non-volatile memory
US8949483B1 (en) * 2012-12-28 2015-02-03 Emc Corporation Techniques using I/O classifications in connection with determining data movements
US9411669B2 (en) * 2014-09-11 2016-08-09 Sandisk Technologies Llc Selective sampling of data stored in nonvolatile memory
US9927986B2 (en) * 2016-02-26 2018-03-27 Sandisk Technologies Llc Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
US10733112B2 (en) * 2017-06-16 2020-08-04 Alibaba Group Holding Limited Method and apparatus for hardware virtualization
US10446243B2 (en) * 2017-12-18 2019-10-15 Macronix International Co., Ltd. Storage device and associated control method to determine target memory blocks for probe operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233481A (zh) * 2005-08-03 2008-07-30 桑迪士克股份有限公司 通过逻辑地址空间且以直接数据文件为基础操作的介接系统
CN103493122A (zh) * 2011-05-03 2014-01-01 苹果公司 用于显示器的颜色校正方法和装置
CN105653391A (zh) * 2014-11-13 2016-06-08 群联电子股份有限公司 数据存取方法、存储器控制电路单元及存储器储存装置

Also Published As

Publication number Publication date
TWI677788B (zh) 2019-11-21
US20190332547A1 (en) 2019-10-31
TW201945939A (zh) 2019-12-01
CN110413429A (zh) 2019-11-05
US10776279B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
US11487434B2 (en) Data storage device and method for adaptive command completion posting
CN109726138B (zh) 数据储存装置以及非挥发式存储器操作方法
CN109885506B (zh) 数据储存装置、主机装置、以及数据写入方法
US8006030B2 (en) Memory controller for identifying the last valid page/segment in a physical block of a flash memory
KR101287817B1 (ko) 메모리 카드의 폐기 회복과 크기 조절
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US11599481B2 (en) Error recovery from submission queue fetching errors
US20210303214A1 (en) Memory system and information processing system
US10474530B2 (en) Data storage method for detecting data storage device and its data storage device
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TW201913380A (zh) 資料儲存裝置以及其操作方法
CN113741798A (zh) 数据存储装置及其操作方法
CN110413429B (zh) 数据储存系统以及非挥发式存储器操作信息的校正方法
CN109426627A (zh) 数据存储装置及其操作方法
CN109901789A (zh) 数据存储装置、该数据存储装置的操作方法以及存储系统
CN107808686B (zh) 读出错测试方法与装置
JP4661369B2 (ja) メモリコントローラ
US20230266884A1 (en) Operating method for storage controller and storage system including same
TWI494944B (zh) 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
US11630604B2 (en) Methods for controlling data storage device, and associated flash memory controller
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN109933282B (zh) 存储器系统及其操作方法
CN112579328A (zh) 处理编程出错的方法与存储设备
US11836035B2 (en) Data storage device with data verification circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant