CN110400793A - 一种大像元图像传感器中嵌入高密度叠层电容的结构 - Google Patents

一种大像元图像传感器中嵌入高密度叠层电容的结构 Download PDF

Info

Publication number
CN110400793A
CN110400793A CN201910659197.2A CN201910659197A CN110400793A CN 110400793 A CN110400793 A CN 110400793A CN 201910659197 A CN201910659197 A CN 201910659197A CN 110400793 A CN110400793 A CN 110400793A
Authority
CN
China
Prior art keywords
capacitor
laminated body
embedded
big pixel
imaging sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910659197.2A
Other languages
English (en)
Inventor
张磊
胡涛
田志
王奇伟
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910659197.2A priority Critical patent/CN110400793A/zh
Publication of CN110400793A publication Critical patent/CN110400793A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种大像元图像传感器中嵌入高密度叠层电容的结构，包括：有源区；位于该有源区中的光电二极管；光电二极管的上方的第一层间电介质；光电二极管上方的第一层间电介质中设有转移管；光电二极管两侧的区域为沟槽隔离区域；沟槽隔离区域设有叠层电容；叠层电容通过金属通孔接出。利用高k电介质及金属堆叠的叠层电容结构，可以充分利用大像元周围较宽的沟槽隔离区域来嵌入叠层电容，从而节省芯片面积与成本，易于集成，解决了大电容与芯片面积不兼容的矛盾。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

Description

一种大像元图像传感器中嵌入高密度叠层电容的结构
技术领域
本发明涉及半导体制造领域，特别是涉及一种大像元图像传感器中嵌入高密度叠层电容的结构。
背景技术
由于近年来在便携式器件高速增长的市场需求驱动下，在集成电路芯片上集成各类无源元件，例如电容与感应器获得人们极大的关注与研发投入。各类无源元件在射频、模拟/混合信号和功率应用方面实现了小型化、高精度、高品质因子、高带宽、低成本方面等多方面的高速发展。而无论是用于射频匹配和滤波的皮法大小的电容，还是广泛用于噪音去偶、数据采样与保存功能的纳法大小的电容，它无疑是其中应用领域最广的无源元件。如今，随着集成电路制造工艺的发展，集成于后段制程的金属电介质金属的叠层电容结构由于其极为出色的性能正成为电容制造工艺的主流方法。
目前基于CMOS工艺的图像传感器原理是通过光电二极管将光子转变为电子空穴对，同时再对光电二极管施加反偏的电压以将电子空穴对分离开来，随后将电子转移到Floating Drain处存储起来，最后利用Source Follower将此部分存储的电子放大为电压信号为外部电路读出。针对CMOS图像传感器的结构也分为前照式和背照式结构，前照式结构中后段金属连线分布于光电二极管上方；背照式结构中则分布于光电二极管下方。由于市场需求不同，针对手机等图像传感器元件，其像元一般较小，约1微米左右；而对于高端数码相机、医疗成像、工业检测、航拍等特殊领域，其像元反而较大，尺寸在3微米至10微米不等。对于小像元的图像传感器，由于其像元较小，光子转化的电子也较少，全阱电荷在数千量级，因此其用来存储电子的Floating Drain在芯片上占据的面积较小；而对于大像元的图像传感器，由于其较大的像元尺寸，其全阱电荷可以达到数十万量级，在不增加FloatingDrain面积的情况下，则需要外接一个大的电容，用来存储如此之多的电子。对于前照式结构，增加的电容结构只能嵌入到后段制程中，这会极大地增加芯片面积，同时影响光电二极管采光效率。因此，对于大像元图像传感器，如何在不影响芯片面积与采光情况下有效制备一个大电容，同时控制芯片的制造成本成为了大像元图像传感器芯片开发的一大挑战。
因此，需要提供一种新的结构来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大像元图像传感器中嵌入高密度叠层电容的结构，用于解决现有技术中增加的电容结构嵌入到后段制程中，会极大地增加芯片面积，同时影响光电二极管采光效率的问题。
为实现上述目的及其他相关目的，本发明提供一种大像元图像传感器中嵌入高密度叠层电容的结构，该结构至少包括：大像元和设于所述大像元之间的叠层电容；所述大像元包括：有源区；位于该有源区中的光电二极管；所述光电二极管的上方的第一层间电介质；所述光电二极管上方的所述第一层间电介质中设有转移管；所述光电二极管两侧的区域为沟槽隔离区域；所述沟槽隔离区域设有所述叠层电容；所述叠层电容通过金属通孔接出。
优选地，所述转移管上连接有金属通孔。
优选地，所述叠层电容的上半部分位于所述第一层间电介质中，下半部分位于所述光电二极管的两侧有源区中。
优选地，所述叠层电容的结构由金属层-电介质-金属层构成。
优选地，构成所述叠层电容的金属层为TiN，构成所述叠层电容的电介质为氮化硅、AL2O3、HfO2或高K电介质中的一种。
优选地，所述高K电介质包括氧化铝或二氧化铪。
优选地，所述大像元的尺寸为3微米以上。
优选地，所述沟槽隔离区域的宽度为0.3-0.5微米。
优选地，该结构还包括覆盖于所述第一层间电介质上的第二层间电介质。
如上所述，本发明的大像元图像传感器中嵌入高密度叠层电容的结构，具有以下有益效果：利用高k电介质及金属堆叠的叠层电容结构，可以充分利用大像元周围较宽的沟槽隔离区域来嵌入叠层电容，从而节省芯片面积与成本，易于集成，有很好的经济价值；此外，由于此种三维的电容结构可以在很小的面积上获得极大的电容密度，因此特别契合大像元图像传感器产品的设计使用需求；同时在沟槽隔离区域引入金属层也可增强沟槽对光场的限制，有效降低像元间的光学串扰，提高传感器的性能。
附图说明
图1显示为本发明的嵌入在大像元图像传感器中的高密度电容结构的平面图；
图2显示为沿图1虚线A-A1切开的截面示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种大像元图像传感器中嵌入高密度叠层电容的结构，参考图1，图1显示为本发明的嵌入在大像元图像传感器中的高密度电容结构的平面图。本发明中该结构至少包括：大像元和设于所述大像元之间的叠层电容；所述大像元包括用于高端数码相机、医疗成像、工业检测、航拍等，该大像元的尺寸在3微米至10微米之间。该大像元的全阱电荷在数十万量级。
本发明在该类型的大像元之间嵌入所述叠层电容，进一步地，所述叠层电容的结构由金属层-电介质-金属层构成，其中所述两层金属层的材料都为氮化钛(TiN)，位于所述两层金属层之间的电介质材料为氮化硅、AL2O3、HfO2或高K电介质中的一种。本实施例中的所述电介质采用高K电介质。
如图1所示，图1显示为本发明的嵌入在大像元图像传感器中的高密度电容结构的平面图，并结合图2，图2显示为图1沿A-A1切开的截面示意图。所述大像元至少包括：有源区01；位于该有源区01中的光电二极管02；参考图2，所述光电二极管02的上方的第一层间电介质08；所述光电二极管02上方的所述第一层间电介质08中设有转移管03。参考图1，所述光电二极管02两侧的区域为沟槽隔离区域05；
图2中，所述沟槽隔离区域05设有所述叠层电容10；所述叠层电容10通过金属通孔04接出。
如图1所示，本发明中的所述大像元图像传感器中包含相互间隔的至少两个光电二极管02，所述光电二极管将光子转变为电子空穴对，同时再对光电二极管施加反偏的电压以将电子空穴对分离开来，随后将电子转移到Floating Drain处存储起来，最后利用Source Follower将此部分存储的电子放大为电压信号为外部电路读出。
本发明中的光电二极管02位于如图1所示的有源区01中，所述有源区01用于形成器件结构。在所述光电二极管02彼此之间的区域形成沟槽隔离区域05，所述沟槽隔离区域05用于将器件隔离开。本发明中进一步地，所述大像元的尺寸为3微米以上。由于其较大的像元尺寸，其全阱电荷可以达到数十万量级，在不增加Floating Drain面积的情况下，则需要外接一个大的电容，用来存储如此之多的电子，增加的电容结构只能嵌入到后段制程中，这会极大地增加芯片面积，同时影响光电二极管采光效率。因此，对于大像元图像传感器，充分利用大像元周围较宽的所述沟槽隔离区域05来嵌入所述叠层电容10以节省芯片面积与成本。本发明进一步地，所述沟槽隔离区域的宽度为0.3-0.5微米。
本发明在所述沟槽隔离区域05中嵌入的叠层电容10如图2所示，所述叠层电容10通过金属通孔04接出。图2中，所述叠层电容10位于所述光电二极管02的两侧，因此，在每个所述光电二极管的两侧都需要与一个所述叠层电容10相连接的金属通孔04。如图1所示，在所述光电二极管02其中一侧的一个沟槽隔离区域05中设有数个金属通孔04，因此，在所述每个金属通孔04的下方设有一个所述叠层电容10。
本发明进一步地，如图1所示，所述转移管03上连接有金属通孔04。因此，所述转移管04和所述叠层电容10都通过所述金属通孔04接出。
参考图2，图2显示的是将图1中的结构沿着虚线A-A1切开后形成的剖面图。由图2可知，本发明中的所述叠层电容10的上半部分位于所述第一层间电介质08中，下半部分位于所述光电二极管02的两侧有源区中。其中，所述叠层电容由金属层06、电介质07、金属层06的三层结构组成。本发明优选地，所述内层金属层的材料为TiN，外层金属层的材料亦为TiN，其中的电介质07可以选取氮化硅、AL2O3、HfO2或高K电介质中的一种，本发明更进一步地，所述高K电介质包括氧化铝或二氧化铪。图2中，所述光电二极管02的上表面设有所述转移管03。所述转移管03位于所述第一层间电介质08中，并且所述第一层间电介质08的上表面在所述叠层电容10的电介质07处。本发明优选地，所述第一层间电介质08的上方还设有第二层间电介质09，所述第二层间电介质09覆盖于所述第一层间电介质08，并且将所述叠层电容10的顶部覆盖。
本发明的所述叠层电容的制备是利用高覆盖能力的薄膜制备工艺，本实施例中采用原子沉积法在所述隔离沟槽的深度在数微米内可调，以满足不同电容大小的需求。所述叠层电容中的电介质厚度可按电容设计需求进行调节。
本发明中的所述叠层电容的制备是通过增加对准标记、内层金属、外层金属三层光罩，利用三次的光刻与干法刻蚀将内层金属与外层金属分别错位刻蚀开，最后通过接触通孔04刻蚀将各层接出。
本发明中的叠层电容中的金属层只能嵌入到后段制程，因此将原接触通孔分两步刻蚀完成：第一步先将所述接触通孔刻蚀，将所述转移管的多晶硅上表面作为刻蚀停止层，随后通过化学机械(CMP)磨平；利用多步光刻、薄膜沉积、干法刻蚀的步骤完成设定深度的沟槽电容结构的制备，再沉积层间电介质层，最后接触通孔刻蚀及沉积将各层接出。
本发明为了解决大像元图像传感器中嵌入高密度电容的问题，设计了一种在大像元图像传感器的沟槽隔离区域嵌入高密度金属电介质金属叠层电容的新型结构。利用高k电介质及金属堆叠的叠层电容结构，可以充分利用大像元周围较宽的沟槽隔离区域来嵌入叠层电容，从而节省芯片面积与成本，易于集成，有很好的经济价值；此外，由于此种三维的电容结构可以在很小的面积上获得极大的电容密度，因此特别契合大像元图像传感器产品的设计使用需求；同时在沟槽隔离区域引入金属层也可增强沟槽对光场的限制，有效降低像元间的光学串扰，提高传感器的性能。
综上所述，本发明为了降低Floating Drain在芯片面积上的占比，同时提高Floating Drain存储电子的能力，传统的设计结构需要为每一个Floating Drain外接一个大的电容。但是，在前照式大像元结构中采用的金属电介质金属的叠层电容结构会增加芯片面积或者影响光电二极管的采光效率。为了解决以上矛盾，本发明设计了一种在大像元图像传感器的沟槽隔离区域嵌入高密度金属电介质金属叠层电容的新型结构。利用高k电介质及金属堆叠的叠层电容结构，可以充分利用大像元周围较宽的沟槽隔离区域来嵌入叠层电容，从而节省芯片面积与成本，易于集成，解决了大电容与芯片面积不兼容的矛盾。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于，该结构至少包括：
大像元和设于所述大像元之间的叠层电容；
所述大像元包括：有源区；位于该有源区中的光电二极管；所述光电二极管的上方的第一层间电介质；所述光电二极管上方的所述第一层间电介质中设有转移管；
所述光电二极管两侧的区域为沟槽隔离区域；
所述沟槽隔离区域设有所述叠层电容；所述叠层电容通过金属通孔接出。
2.根据权利要求1所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：所述转移管上连接有金属通孔。
3.根据权利要求1所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：所述叠层电容的上半部分位于所述第一层间电介质中，下半部分位于所述光电二极管的两侧有源区中。
4.根据权利要求3所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：所述叠层电容的结构由金属层-电介质-金属层构成。
5.根据权利要求4所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：构成所述叠层电容的金属层为TiN，构成所述叠层电容的电介质为氮化硅、AL2O3、HfO2或高K电介质中的一种。
6.根据权利要求4所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：所述高K电介质包括氧化铝或二氧化铪。
7.根据权利要求1所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：所述大像元的尺寸为3微米以上。
8.根据权利要求1所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：所述沟槽隔离区域的宽度为0.3-0.5微米。
9.根据权利要求1所述的大像元图像传感器中嵌入高密度叠层电容的结构，其特征在于：该结构还包括覆盖于所述第一层间电介质上的第二层间电介质。
CN201910659197.2A 2019-07-22 2019-07-22 一种大像元图像传感器中嵌入高密度叠层电容的结构 Pending CN110400793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910659197.2A CN110400793A (zh) 2019-07-22 2019-07-22 一种大像元图像传感器中嵌入高密度叠层电容的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910659197.2A CN110400793A (zh) 2019-07-22 2019-07-22 一种大像元图像传感器中嵌入高密度叠层电容的结构

Publications (1)

Publication Number Publication Date
CN110400793A true CN110400793A (zh) 2019-11-01

Family

ID=68325286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910659197.2A Pending CN110400793A (zh) 2019-07-22 2019-07-22 一种大像元图像传感器中嵌入高密度叠层电容的结构

Country Status (1)

Country Link
CN (1) CN110400793A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797951B (zh) * 2021-08-31 2023-04-01 台灣積體電路製造股份有限公司 金屬-絕緣體-金屬裝置、半導體裝置及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121730A (ja) * 1997-10-08 1999-04-30 Toshiba Corp 撮像装置
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US20040099886A1 (en) * 2002-11-26 2004-05-27 Howard Rhodes CMOS imager pixel designs
CN1849816A (zh) * 2003-07-15 2006-10-18 微米技术有限公司 设有浮置扩散栅电容的四晶体管cmos图像传感器
US20080157152A1 (en) * 2006-12-27 2008-07-03 Dongbu Hitek Co., Ltd. CMOS image sensor and manufacturing method thereof
CN108475691A (zh) * 2016-01-29 2018-08-31 索尼公司 固态成像装置和电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121730A (ja) * 1997-10-08 1999-04-30 Toshiba Corp 撮像装置
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US20040099886A1 (en) * 2002-11-26 2004-05-27 Howard Rhodes CMOS imager pixel designs
CN1849816A (zh) * 2003-07-15 2006-10-18 微米技术有限公司 设有浮置扩散栅电容的四晶体管cmos图像传感器
US20080157152A1 (en) * 2006-12-27 2008-07-03 Dongbu Hitek Co., Ltd. CMOS image sensor and manufacturing method thereof
CN108475691A (zh) * 2016-01-29 2018-08-31 索尼公司 固态成像装置和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797951B (zh) * 2021-08-31 2023-04-01 台灣積體電路製造股份有限公司 金屬-絕緣體-金屬裝置、半導體裝置及其製造方法

Similar Documents

Publication Publication Date Title
US12080738B2 (en) Image sensor having stacked metal oxide films as fixed charge film
CN108962924B (zh) 形成图像传感器的吸收增强结构的方法
US11121166B2 (en) Image sensor device
TWI691065B (zh) 影像感測裝置、影像感測系統及其形成方法
CN103227178B (zh) 用于改进图像传感器的反射率光学栅格的方法和装置
CN106229322A (zh) 一种背照堆叠式全局曝光像素单元结构及其形成方法
US20130307040A1 (en) Image sensors and methods of fabricating the same
CN107240593B (zh) 一种堆叠式全局曝光像素单元结构及其形成方法
KR20190038432A (ko) 톱니 모양의 포토다이오드 구조물을 갖는 cmos 이미지 센서
CN115881750B (zh) 图像传感器及其制作方法
WO2009149222A1 (en) Delamination and crack resistant image sensor structures and methods
US20140263958A1 (en) Oxide film formation of a bsi image sensor device
CN107195648B (zh) 一种低噪声高灵敏度全局像素单元结构及其形成方法
US20190157332A1 (en) Back-side Illumination CMOS Image Sensor and Forming Method Thereof
WO2017061295A1 (ja) 固体撮像素子および製造方法、並びに電子機器
TW202131506A (zh) 具有部分封裝衰減層之影像感測器
CN109860031A (zh) 半导体装置和设备
CN110400793A (zh) 一种大像元图像传感器中嵌入高密度叠层电容的结构
US7449359B2 (en) Fabricating method of CMOS image sensor
CN105762160B (zh) 背照式全局像素单元结构及其制备方法
CN107680977B (zh) 一种减小暗电流的背照式像素单元结构及其形成方法
CN105552097B (zh) 全局曝光像素单元、电容结构及制备方法
CN110707113B (zh) 一种全局曝光像素单元及其制备方法
CN104282628B (zh) 一种cmos图像传感器全局像元存储电容的制作方法
CN114613793A (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191101