CN110391215A - 功率模块及其制造方法 - Google Patents

功率模块及其制造方法 Download PDF

Info

Publication number
CN110391215A
CN110391215A CN201910502083.7A CN201910502083A CN110391215A CN 110391215 A CN110391215 A CN 110391215A CN 201910502083 A CN201910502083 A CN 201910502083A CN 110391215 A CN110391215 A CN 110391215A
Authority
CN
China
Prior art keywords
chip
metal column
electrode
power module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910502083.7A
Other languages
English (en)
Other versions
CN110391215B (zh
Inventor
杜玉杰
吴鹏飞
孙帅
崔梅婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201910502083.7A priority Critical patent/CN110391215B/zh
Publication of CN110391215A publication Critical patent/CN110391215A/zh
Application granted granted Critical
Publication of CN110391215B publication Critical patent/CN110391215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本申请公开了一种功率模块及其制造方法，属于半导体封装技术领域。所述功率模块包括：基板；位于基板上方的至少两个芯片；位于芯片上方的连接组件，该连接组件包括金属柱和位于金属柱上方的复合母排，至少两个芯片通过金属柱和复合母排电气连接。本申请通过在功率模块的基板上方设置至少两个芯片，在芯片上方设置连接组件连接至少两个芯片，连接组件包括金属柱和复合母排，由于芯片之间通过金属柱和复合母排进行连接，从而较大程度降低了相关技术中通过铝线键合的方式连接芯片产生的寄生参数，提高了模块的可靠性。

Description

功率模块及其制造方法
技术领域
本申请涉及半导体封装技术领域，具体涉及一种功率模块及其制造方法。
背景技术
碳化硅(Silicon Carbide，SiC)是第三代半导体材料，其具有宽禁带、高临界击穿电场和高热导率等特点，相比传统的硅器件，碳化硅器件在高温、高压、高频、大功率等领域中具备很大的优势。
功率模块是用于电力设备的电能变换和控制电路方面的功率的电子器件。相关技术中，碳化硅功率模块通常包括多个碳化硅芯片，多个碳化硅芯片之间通过铝线键合的方式实现电气连接。
发明内容
本申请实施例提供了一种，可以解决相关技术中的问题。
一方面，本申请实施例提供了一种功率模块，包括：
基板；
位于所述基板上方的至少两个芯片；
位于所述芯片上方的连接组件，所述连接组件包括金属柱和位于所述金属柱上方的复合母排，所述至少两个芯片通过所述金属柱和所述复合母排电气连接。
在一个可选的实施例中，所述基板和所述芯片之间设置有导电层；
所述至少两个芯片构成至少一个半桥，所述半桥的桥臂包括金属氧化物半导体场效应晶体管MOSFET芯片以及二极管芯片；
所述MOSFET芯片和所述二极管芯片通过所述导电层、所述金属柱和所述复合母排并联连接。
在一个可选的实施例中，所述半桥包括第一桥臂和第二桥臂，所述第一桥臂包括第一MOSFET芯片和第一二极管芯片，所述第二桥臂包括第二MOSFET芯片和第二二极管芯片；
所述导电层包括第一导电层和第二导电层，所述复合母排包括第一电极和第二电极，所述金属柱包括第一金属柱、第二金属柱、第三金属柱和第四金属柱；
所述第一MOSFET芯片的漏极通过所述第一导电层与所述第一二极管芯片的阴极连接，所述第一MOSFET芯片的源极通过所述第一金属柱、所述第二金属柱以及所述第一电极与所述第一二极管芯片的阳极连接；
所述第二MOSFET芯片的漏极通过所述第二导电层与所述第二二极管芯片的阴极连接，所述第二MOSFET芯片的源极通过所述第三金属柱、所述第四金属柱以及所述第二电极与所述第二二极管芯片的阳极连接。
在一个可选的实施例中，所述复合母排还包括第三电极，所述金属柱还包括第五金属柱和第六金属柱，所述基板上还设置有第四电极以及第五电极；
所述第一导电层通过所述第五金属柱与所述第三电极连接，所述第二导电层通过所述第六金属柱与所述第一电极连接；
所述第一MOSFET芯片的栅极与所述第四电极连接，所述第二MOSFET芯片的栅极与所述第五电极连接。
在一个可选的实施例中，还包括第一键合线和第二键合线；
所述第一MOSFET芯片的栅极通过所述第一键合线与所述第四电极连接，所述第二MOSFET芯片的栅极通过所述第二键合线与所述第五电极连接。
在一个可选的实施例中，所述第一电极、第二电极以及第三电极两两之间设置有绝缘层。
在一个可选的实施例中，所述MOSFET芯片为碳化硅MOSFET芯片，所述二极管芯片为碳化硅肖特基二极管芯片。
在一个可选的实施例中，所述基板的膨胀系数与碳化硅的膨胀系数相同。
在一个可选的实施例中，所述基板的材料包括氮化铝、氧化铝或者氮化硅中的至少一种。
一方面，本申请实施例提供了一种功率模块的制造方法，包括：
筛选和清洗候选芯片得到至少两个芯片；
将至少两个芯片固定在基板上；
将至少两个芯片与金属柱进行焊接；
将复合母排与金属柱固定连接，得到功率模块。
本申请技术方案，至少包括如下优点：
通过在功率模块的基板上方设置至少两个芯片，在芯片上方设置连接组件连接至少两个芯片，连接组件包括金属柱和复合母排，由于芯片之间通过金属柱和复合母排进行连接，从而较大程度降低了相关技术中通过铝线键合的方式连接芯片产生的寄生参数，提高了模块的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个示例性实施例提供的功率模块的剖视图；
图2为本申请一个示例性实施例提供的功率模块的剖视图；
图3为本申请一个示例性实施例提供的功率模块的电路图；
图4为本申请一个示例性实施例提供的功率模块中的MOSFET芯片的俯视图；
图5为本申请一个示例性实施例提供的功率模块中的二极管芯片的俯视图；
图6为本申请一个示例性实施例提供的功率模块的剖视图；
图7为本申请一个示例性实施例提供的功率模块的俯视图
图8为本申请一个示例性实施例提供的功率模块的制造方法流程图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
相关技术中的功率模块是通过铝线键合的方式对多个碳化硅芯片进行连接，模块中寄生参数主要由铝线键合的连接方式贡献，因此相关技术中的功率模块的寄生参数较大，在碳化硅器件高速开通关断过程中容易引起过电压，造成模块失效；同时，由于键合点在芯片的周期开关的过程中承受横向作用力，从而引起芯片上的键合点疲劳，出现键合线脱落、断裂现象，从而导致碳化硅功率模块的可靠性较差。
图1，示出了本申请一个示例性实施例提供的功率模块的剖视图。如图1所示，功率模块100包括基板110、位于基板110上方的至少两个芯片(图1中以第一芯片121、第二芯片122做示例性说明)，以及位于第一芯片121、第二芯片122上方的连接组件130。
示例性的，连接组件130包括位于第一芯片121、第二芯片122上方的金属柱131、金属柱132，以及位于金属柱131、金属柱132上方的复合母排133，第一芯片121、第二芯片122之间通过金属柱131、金属柱132以及复合母排133实现电气连接。
其中，复合母排133上设置有电极，金属柱131分别与第一芯片121上的电极以及复合母排133上的电极连接，金属柱132分别与第二芯片122上的电极以及复合母排133上的电极连接，从而实现第一芯片121、第二芯片122之间的电气连接。复合母排133上的电极连接有输入接口和输出接口，可通过输入接口和输出接口将功率模块100连接在使用环境中。
可选的，金属柱131、金属柱132为铜柱；第一芯片121、第二芯片122为碳化硅芯片。
综上所述，本申请实施例中，通过在功率模块的基板上方设置至少两个芯片，在芯片上方设置连接组件连接至少两个芯片，连接组件包括金属柱和复合母排，由于芯片之间通过金属柱和复合母排进行连接，从而解决了相关技术中通过铝线键合的方式连接芯片导致的寄生损耗较大的问题，降低了功率模块的寄生损耗。
图2，示出了本申请一个示例性实施例提供的功率模块的剖视图。如图2所示，本申请实施例提供的功率模块200包括基板210、位于基板210上方的至少两个芯片(图2中以第一MOSFET芯片221、第一二极管芯片222、第二MOSFET芯片223以及第二二极管芯片224做示例性说明)以及位于第一MOSFET芯片221、第一二极管芯片222、第二MOSFET芯片223以及第二二极管芯片224上方的连接组件230。
示例性的，基板210的上方设置有第一导电层211以及第二导电层212。可选的，第一导电层211和第二导电层212为铜导电层；基板210采用的材料通常为具有良好的机械性能的材料，例如，基板210采用的材料可以包括铝基碳化硅颗粒增强复合材料。可选的，基板210上设置有第四电极2101以及第五电极2102。其中，第四电极2101和第五电极2102可作为MOSFET芯片的栅极电极。
可选的，基板210为双面覆铜绝缘基板(Direct Bonding Copper，DBC)。其中，构成双面覆铜绝缘基板中的绝缘基板的材料具备良好导热率，其热膨胀系数应与碳化硅接近，并具有优良的绝缘性能(体积固有电阻＞1014Ω·cm2)。例如，绝缘基板的材料可以是氮化铝、氧化铝、或者氮化硅中的至少一种。
本申请实施例中，至少两个芯片构成至少一个半桥。示例性的，如图3所示，第一MOSFET芯片221、第一二极管芯片222、第二MOSFET芯片223以及第二二极管芯片224通过第一导电层211、第二导电层212以及连接组件230构成一个半桥300，该半桥300的第一桥臂310包括并联的第一MOSFET芯片221和第一二极管芯片222，该半桥300的第二桥臂320包括并联的第二MOSFET芯片223和第二二极管芯片224。
如图2所示，连接组件230包括金属柱231和复合母排232。其中，金属柱231包括第一金属柱2311、第二金属柱2312、第三金属柱2313、第四金属柱2314、第五金属柱2315以及第六金属柱2316。复合母排232上设置有第一电极2321、第二电极2322以及第三电极2323。可选的，本申请实施例中的金属柱为铜柱。
可选的，第一电极2321可作为第一桥臂310的源极电极(图3中的D1)，第二电极2322可作为第二桥臂的漏极电极(图3中的S2)，第三电极2323可作为第一桥臂310的漏极电极或第二桥臂320的源极电极(图3中的S1/D2)。可选的，第一电极2321、第二电极2322以及第三电极2323之间设置有绝缘层2324。
以第一导电层211和第二导电层212所在的平面为正面，以基板210上与第一导电层211和第二导电层212所在的平面处于相对位置的平面为反面进行说明。如图4所示，本申请实施例中涉及的MOSFET芯片的正面包括栅极410和源极420，背面包括漏极430；如图5所示，本申请实施例中涉及的二极管芯片的正面包括阳极510，背面包括阴极520。
如图2所示，第一MOSFET芯片221的漏极通过第一导电层211与第一二极管芯片222的阴极连接，第一MOSFET芯片221的源极通过第一金属柱2311、第二金属柱2312以及第一电极2321与第一二极管芯片222的阳极连接，从而实现第一MOSFET芯片221与第一二极管芯片222的并联连接。
第二MOSFET芯片223的漏极通过第二导电层212与第二二极管芯片224的阴极连接，第二MOSFET芯片223的源极通过第三金属柱2313、第四金属柱2314以及第三电极2323与第二二极管芯片224的阳极连接，从而实现第二MOSFET芯片223与第二二极管芯片224的并联连接。
第一导电层221通过第五金属柱2315与第三电极2323连接，第二导电层222通过第六金属柱2316与第二电极2322连接，由于第一导电层211分别与第一MOSFET芯片221的漏极以及第一二极管芯片222的阴极连接，第二导电层212分别与第二MOSFET芯片223的漏极以及第二二极管芯片224的阴极连接，从而实现第一桥臂310和第二桥臂320的连接。
第一MOSFET芯片221的栅极与第四电极2101连接，第二MOSFET芯片223的栅极与第五电极2102连接。可选的，第一MOSFET芯片221的栅极通过键合线与第四电极2101连接，第二MOSFET芯片223的栅极通过键合线与第五电极2102连接。
综上所述，本申请实施例中，本申请实施例中，通过在功率模块的基板上方设置至少两个芯片，在芯片上方设置连接组件连接至少两个芯片，连接组件包括金属柱和复合母排，由于芯片之间通过金属柱和复合母排进行连接，从而解决了相关技术中通过铝线键合的方式连接芯片导致的寄生损耗较大的问题，降低了功率模块的寄生损耗。
可选的，本申请实施例中，通过将至少两个芯片设置为至少一个半桥，由于半桥结构的可拓展性，从而降低了功率模块之间并联的难度，提高了功率模块的适用性。
可选的，本申请实施例中，通过将基板的材料设置为膨胀系数与碳化硅的膨胀系数相同，在一定程度上能够降低功率模块中的碳化硅芯片与基板在开关过程的中的应力差，从而提高了碳化硅功率模块的可靠性。
图6，示出了本申请一个示例性实施例提供的功率模块的示意图。如图6所示，本申请实施例提供的功率模块600包括底板610、位于底板610上方的基板620、位于基板620上方的至少两个碳化硅芯片(包括碳化硅MOSFET芯片以及碳化硅二极管芯片，可选的，本申请实施例中的碳化硅二极管芯片为碳化硅肖特基二极管芯片)630以及位于至少两个碳化硅芯片630上方的连接组件640。其中，基板620上设置有第一栅极电极621、第二栅极电极622以及导电层623，碳化硅芯片630中的MOSFET芯片可通过键合线624与第一栅极电极621或第二栅极电极622连接；连接组件640包括铜柱641以及复合母排642。
图7示出了图6实施例中的功率模块600的俯视图，如图7所示，至少两个碳化硅芯片620组成了至少两个半桥(图7中以3个半桥做示例性说明)，以至少两个半桥中的一个半桥710做示例性说明。半桥710可以是图3实施例中的半桥300，其包括上半桥711(其可以是图3实施例中的第一桥臂310)和下半桥712(其可以是图3实施例中的第二桥臂320)。上半桥711包括并联的第一碳化硅MOSFET芯片631和第一碳化硅二极管芯片632，下半桥712包括并联的第二碳化硅MOSFET芯片633和第二碳化硅二极管芯片634。
复合母排642包括上半桥的漏电极6421、下半桥的源电极6422以及上下半桥的连接电极6423(可作为上半桥的源电极或下半桥的漏电极)。
第一碳化硅MOSFET芯片631的源极和第一碳化硅二极管芯片632的阳极可通过铜柱641以及连接电极6423实现连接；第一碳化硅MOSFET芯片631的漏极可通过导电层623与第一碳化硅二极管632的阴极连接，第一碳化硅MOSFET芯片631的漏极以及第一碳化硅二极管632的阴极可通过导电层623以及铜柱641与漏电极6421实现连接。
第二碳化硅MOSFET芯片633的源极和第二碳化硅二极管芯片634的阳极可通过铜柱641以及源电极6422实现连接；第二碳化硅MOSFET芯片633的漏极可通过导电层623与第二碳化硅二极管634的阴极连接，第二碳化硅MOSFET芯片633的漏极以及第二碳化硅二极管634的阴极可通过导电层623以及铜柱641与连接电极6423实现连接。
本申请实施例中，上半桥的第一碳化硅MOSFET芯片631和第一碳化硅二极管632的连接方式可参考图2实施例；下半桥的第二碳化硅MOSFET芯片633和第二碳化硅二极管634的连接方式可参考图2实施例，在此不做赘述。
表一示出了本申请实施例中的功率模块与相关技术中的功率模块的寄生电感，如表一所示，本申请实施例中上下半桥的MOSFET芯片的总体寄生电感小于相关技术中的总体寄生电感。
表一
图8，示出了本申请一个示例性实施例提供的功率模块的制造方法。该方法包括：
步骤801，筛选和清洗候选芯片得到至少两个芯片。
示例性的，可将候选的碳化硅MOSFET芯片和碳化硅二极管芯片进行电气性能筛选和清洗，得到至少两个碳化硅MOSFET芯片和碳化硅二极管芯片。
步骤802，将至少两个芯片固定在基板上。
示例性的，可将碳化硅MOSFET芯片的漏极以及碳化硅二极管芯片的阴极焊接在基板上的导电层上，将碳化硅MOSFET芯片的栅极和源极通过键合工艺与基板的指定区域进行连接，使电流导通。
可选的，可将上述完成焊接和键合工艺的半成品电子器件经过二次电气性能筛选和二次清洗后，焊接在底板的指定位置。
步骤803，将至少两个芯片与金属柱进行焊接。
示例性的，可将碳化硅MOSFET芯片的源极以及碳化硅二极管芯片的阳极与金属柱进行焊接。可将装配有栅极电极的外壳结构件与底板进行装配，并将基板与栅极电极通过键合工艺进行连接。
步骤804，将复合母排与金属柱固定连接，得到功率模块。
将负荷母排的与金属柱进行装配，并完成顶盖等结构件装配，利用灌胶工艺将模块中的芯片及键合线进行绝缘胶灌封处理，进行电气、空气等隔绝，得到功率模块。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种功率模块，其特征在于，包括：
基板；
位于所述基板上方的至少两组芯片；
位于所述芯片上方的连接组件，所述连接组件包括金属柱和位于所述金属柱上方的复合母排，所述至少两个芯片通过所述金属柱和所述复合母排电气连接。
2.根据权利要求1所述的功率模块，其特征在于，所述基板和所述芯片之间设置有导电层；
所述至少两组芯片构成至少一个半桥，所述半桥的桥臂包括金属氧化物半导体场效应晶体管MOSFET芯片以及二极管芯片；
所述MOSFET芯片和所述二极管芯片通过所述导电层、所述金属柱和所述复合母排并联连接。
3.根据权利要求2所述的功率模块，其特征在于，所述半桥包括第一桥臂和第二桥臂，所述第一桥臂包括第一MOSFET芯片和第一二极管芯片，所述第二桥臂包括第二MOSFET芯片和第二二极管芯片；
所述导电层包括第一导电层和第二导电层，所述复合母排包括第一电极和第二电极，所述金属柱包括第一金属柱、第二金属柱、第三金属柱和第四金属柱；
所述第一MOSFET芯片的漏极通过所述第一导电层与所述第一二极管芯片的阴极连接，所述第一MOSFET芯片的源极通过所述第一金属柱、所述第二金属柱以及所述第一电极与所述第一二极管芯片的阳极连接；
所述第二MOSFET芯片的漏极通过所述第二导电层与所述第二二极管芯片的阴极连接，所述第二MOSFET芯片的源极通过所述第三金属柱、所述第四金属柱以及所述第二电极与所述第二二极管芯片的阳极连接。
4.根据权利要求3所述的功率模块，其特征在于，所述复合母排还包括第三电极，所述金属柱还包括第五金属柱和第六金属柱，所述基板上还设置有第四电极以及第五电极；
所述第一导电层通过所述第五金属柱与所述第三电极连接，所述第二导电层通过所述第六金属柱与所述第一电极连接；
所述第一MOSFET芯片的栅极与所述第四电极连接，所述第二MOSFET芯片的栅极与所述第五电极连接。
5.根据权利要求4所述的功率模块，其特征在于，还包括第一键合线和第二键合线；
所述第一MOSFET芯片的栅极通过所述第一键合线与所述第四电极连接，所述第二MOSFET芯片的栅极通过所述第二键合线与所述第五电极连接。
6.根据权利要求5所述的功率模块，其特征在于，所述第一电极、第二电极以及第三电极两两之间设置有绝缘层。
7.根据权利要求1至6任一所述的功率模块，其特征在于，所述MOSFET芯片为碳化硅MOSFET芯片，所述二极管芯片为碳化硅肖特基二极管芯片。
8.根据权利要求7所述的功率模块，其特征在于，所述基板的膨胀系数与碳化硅的膨胀系数相同。
9.根据权利要求8所述的功率模块，其特征在于，所述基板的材料包括氮化铝、氧化铝或者氮化硅中的至少一种。
10.一种功率模块的制造方法，其特征在于，所述方法包括：
筛选和清洗候选芯片得到至少两个芯片；
将至少两个芯片固定在基板上；
将至少两个芯片与金属柱进行焊接；
将复合母排与金属柱固定连接，得到功率模块。
CN201910502083.7A 2019-06-11 2019-06-11 功率模块及其制造方法 Active CN110391215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910502083.7A CN110391215B (zh) 2019-06-11 2019-06-11 功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910502083.7A CN110391215B (zh) 2019-06-11 2019-06-11 功率模块及其制造方法

Publications (2)

Publication Number Publication Date
CN110391215A true CN110391215A (zh) 2019-10-29
CN110391215B CN110391215B (zh) 2021-03-23

Family

ID=68285531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910502083.7A Active CN110391215B (zh) 2019-06-11 2019-06-11 功率模块及其制造方法

Country Status (1)

Country Link
CN (1) CN110391215B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662975A (zh) * 2022-10-27 2023-01-31 北京智慧能源研究院 一种功率芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018842A (ja) * 2014-07-07 2016-02-01 富士電機株式会社 半導体装置
CN107170720A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种叠层封装双面散热功率模块
CN107369657A (zh) * 2017-08-30 2017-11-21 扬州国扬电子有限公司 一种多区域并列排布的双面散热功率模块
CN107393901A (zh) * 2017-08-30 2017-11-24 扬州国扬电子有限公司 一种叠层基板的双面散热功率模块
CN109768694A (zh) * 2018-10-14 2019-05-17 深圳市慧成功率电子有限公司 一种具有熔断器的功率模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018842A (ja) * 2014-07-07 2016-02-01 富士電機株式会社 半導体装置
CN107170720A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种叠层封装双面散热功率模块
CN107369657A (zh) * 2017-08-30 2017-11-21 扬州国扬电子有限公司 一种多区域并列排布的双面散热功率模块
CN107393901A (zh) * 2017-08-30 2017-11-24 扬州国扬电子有限公司 一种叠层基板的双面散热功率模块
CN109768694A (zh) * 2018-10-14 2019-05-17 深圳市慧成功率电子有限公司 一种具有熔断器的功率模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662975A (zh) * 2022-10-27 2023-01-31 北京智慧能源研究院 一种功率芯片封装结构

Also Published As

Publication number Publication date
CN110391215B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
CN104170086B (zh) 半导体装置及半导体装置的制造方法
US10123443B2 (en) Semiconductor device
KR100430772B1 (ko) 반도체장치
CN203165891U (zh) 半导体模块
US11251106B2 (en) Packaging structure of a SiC MOSFET power module and manufacturing method thereof
JP2004080993A (ja) パワー半導体モジュールのための低インダクタンスの回路装置
EP2164100A2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
CN105575920A (zh) 双面冷却功率模块及其制造方法
CN101263547A (zh) 具有低电感的半导体半桥模块
JP3941728B2 (ja) 電力用半導体装置
TW201719856A (zh) 半導體裝置及使用其之交流發電機
CN105932016A (zh) 动静态均流的多芯片并联的功率模块
DiMarino et al. Design of a novel, high-density, high-speed 10 kV SiC MOSFET module
WO2014030254A1 (ja) 半導体装置
Mouawad et al. Hybrid half-bridge package for high voltage application
WO2008001413A1 (en) Power converter
CN205657051U (zh) 一种半桥结构的全SiC功率半导体模块
JP2014022580A (ja) パワーモジュール半導体装置
CN110391215A (zh) 功率模块及其制造方法
KR20210076469A (ko) 파워 모듈 및 그 제조 방법
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
KR101776425B1 (ko) 파워 모듈
Passmore et al. Wide bandgap packaging for next generation power conversion systems
CN114121923A (zh) 一种功率半导体模块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant