CN110383419B - 用于电测试预测的装置和方法 - Google Patents

用于电测试预测的装置和方法 Download PDF

Info

Publication number
CN110383419B
CN110383419B CN201880013951.9A CN201880013951A CN110383419B CN 110383419 B CN110383419 B CN 110383419B CN 201880013951 A CN201880013951 A CN 201880013951A CN 110383419 B CN110383419 B CN 110383419B
Authority
CN
China
Prior art keywords
ocd
structures
test structure
test
compatible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880013951.9A
Other languages
English (en)
Other versions
CN110383419A (zh
Inventor
尹戈尔·蒂罗韦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novell Ltd
Original Assignee
Novell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novell Ltd filed Critical Novell Ltd
Priority to CN202311172653.3A priority Critical patent/CN117219530A/zh
Publication of CN110383419A publication Critical patent/CN110383419A/zh
Application granted granted Critical
Publication of CN110383419B publication Critical patent/CN110383419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开了一种测试站和方法，用于预测E‑测试结构(片内结构)和/或装置性能。测试站包含E‑测试结构和E‑测试结构附近的OCD兼容的多个结构，以允许光学散射测量(OCD)。通过选自(a)叠加类型修改技术、(b)仿制类型修改技术、(c)特殊目标设计类型修改技术以及(d)((a)、(b)及(c)的至少一种组合)用于具有与E‑测试结构的性能相当的性能中的至少一种修改技术来修改OCD兼容的多个结构。

Description

用于电测试预测的装置和方法
技术领域
本发明涉及IC制造工艺。更具体地，本发明涉及IC制造工艺中的工艺控制。
背景技术
IC器件尺寸的持续缩小导致集成电路器件密度的持续增加、功能复杂性的增加以及相对长的多步骤制造工艺。
由于IC器件的制造工艺相对较长，并且由于电子性能读数(测试)是在工艺的相对较晚阶段进行的，因此通过在线测量在制造过程的早期阶段预测器件的电性能对于实现改变/改进制造过程非常有用。
最近，已经有许多尝试在现有的E-测试结构上使用在线测量以具有E-测试性能的早期预测。一些方法包括对E-测试结构特征的所有几何参数的严格建模。
拉纳N等人的，“在IC制造中机器学习和预测数据分析实现计量和过程控制”(Machine Learning and Predictive Data Analytics Enabling Metrology andProcess Control in IC Fabrication)，Proc.SPIE，Vol.9424，提供了先进的半导体开发和制造中的机器学习和高级分析应用的概述，以及布列塔尼M等人的，“基于混合计量和机器学习的电气测试预测”(Electrical Test Prediction Using Hybrid Metrology andMachine Learning)，Proc.SPIE，Vol 10145，通过(a)在非OCD兼容的测试结构上结合基于快速参考的机器学习，以及(b)将OCD与XRF技术(混合计量)相结合，证明了ILT预测能力的改进。
发明内容
本发明的目的是提供一种精确的方法，用于通过诸如散射测量法(OCD)的光学计量来预测制造过程早期阶段的IC器件的电性能。为此，在E-测试结构或类似结构上需要光学测量。
目前，在制造过程的早期阶段使用散射测量法(OCD)来测量前端(FE)E-测试结构是不可能的，因为FE E-测试结构通常不是“散射测量友好的”。
为了进行OCD测量，应修改此类FE E-测试结构以具有以下特征：
(a)在相关的在线处理步骤中，与要进行散射测量的区域相同或更大的区域，即，与光束的光斑尺寸相同或更大的区域；以及
(b)在要监测的相关在线工艺步骤中对目标参数提高灵敏度。
根据本发明的一些实施例，提供了用于预测E-测试结构(片内结构(in-diestructure))和/或装置性能的方法，包括：
(i)提供E-测试结构和在所述E-测试结构附近OCD兼容的多个结构，以允许光学散射测量(OCD)测量；
(ii)对所述多个结构进行光学散射(OCD)测量；
(iii)对所述E-测试结构进行电测量；
(iv)建立通过所述多个结构上的所述OCD测量可获得的OCD测量数据与通过所述E-测试结构上的所述电测量可获得的电参数之间的相关性；以及
(v)使用所述相关性来预测所述E-测试结构的性能。
根据本发明的一些实施例，该方法包括通过应用选自以下的至少一种修改技术来修改所述E-测试结构附近的OCD兼容的多个结构：
(a)叠加(multiplicaiton)类型修改技术；
(b)仿制(dummification)类型修改技术；
(c)特殊目标设计类型修改技术；以及
(d)(a)，(b)和(c)中的至少一种组合。
根据本发明的一些实施例，通过所述叠加类型修改技术修改所述OCD兼容的多个结构包括创建与所述E-测试结构相同且在所述E-测试结构附近的多个结构。
根据本发明的一些实施例，通过所述仿制类型修改技术修改所述OCD兼容的多个结构，包括在所述E-测试结构附近添加仿制结构。
根据本发明的一些实施例，通过所述特殊目标设计类型修改技术修改所述OCD兼容的多个结构包括：根据设计规则限制和/或工艺限制和/或图案化限制，修改所述E-测试结构的所述布局和/或所述E-测试结构附近的所述多个结构的所述布局。
根据本发明的一些实施例，修改所述与OCD兼容的多个结构包括应用所述修改技术的至少一种组合。
根据本发明的一些实施例，该方法包括选择多个结构(目标(tarets))产生可通过所述多个结构上的OCD测量获得的所述电/几何参数与可通过所述电测试结构上的所述电测量获得的所述电参数之间的最佳相关性。
根据本发明的一些实施例，该方法包括在导频运行中验证所述最佳相关。
根据本发明的一些实施例，该方法包括使用所述最佳相关以及在HVM期间对所述OCD兼容的多个结构执行所述光学散射测量(OCD)测量，激活在生产过程中所述装置性能的早期在线预测。
根据本发明的一些实施例，该方法包括在大批量制造过程中激活所述最佳相关性。
根据本发明的一些实施方案，该方法包括在所述装置的至少一层上提供所述E-测试结构和所述OCD兼容的多个结构，用于预测所述E-测试结构(片内结构)和/或所述装置性能。
根据本发明的一些实施例，该方法包括将所述E-测试结构定位在所述多个结构的可在其上进行散射测量(OCD)测量的区域内或在所述区域的周边上。
根据本发明的一些实施例，该方法包括创建至少一个另外的E-测试结构，以确保所述多个结构的性能等于所述E-测试结构的性能。
根据本发明的一些实施例，该方法包括将所述方法应用于逻辑片内“准可重复”(quasi-repeatable)结构。
根据本发明的一些实施例，该方法包括将所述方法应用于选自DRAM、交叉点、VNAND、MRAM等的复合片内存储结构。
根据本发明的一些实施例，还提供了用于预测E-测试结构(片内结构)和/或装置性能的测试站，其包括E-测试结构和在所述E-测试结构附近的OCD兼容的多个结构，以允许光学散射测量(OCD)测量，所述OCD兼容的多个结构通过选自以下的至少一种修改技术进行修改：
(a)叠加类型修改技术；
(b)仿制类型修改技术；
(c)特殊目标设计类型修改技术；以及
(d)(a)、(b)及(c)的至少一种组合；
具有与所述E-测试结构的性能相当的性能。
根据本发明的一些实施例，E-测试结构位于所述多个结构的可在其上进行散射测量(OCD)测量的区域内或在所述区域的所述周边上。
根据本发明的一些实施例，测试站包括创建至少一个另外的E-测试结构以确保所述多个结构的性能等同于所述E-测试结构的性能。
根据本发明的一些实施例，通过所述叠加类型修改而修改的OCD兼容的多个结构包括与所述E-测试结构相同且在所述E-测试结构附近的多个结构。
根据本发明的一些实施例，通过所述仿制类型修改技术修改的OCD兼容的多个结构包括在所述E-测试结构附近的仿制结构。
根据本发明的一些实施例，通过所述特殊目标设计类型修改技术修改的OCD兼容的多个结构包含根据设计规则限制和/或工艺限制和/或图案化限制修改的所述E-测试结构的布局和/或所述多个结构的布局。
根据本发明的一些实施例，通过选自叠加类型修改技术、仿制类型修改技术和特殊目标设计类型修改技术的修改技术的至少一种组合，来修改OCD兼容的多个结构。
根据本发明的一些实施例，测试站设置在所述装置的至少一层上。
具体实施方式
根据本发明的一些实施例，提供了一种用于半导体制造的高级过程控制和晶体管的电性能和可靠性的早期预测的方法和测试站。
图1示出了根据本发明一些实施例的用于预测E-测试结构和/或装置性能的方法100。
方法100包括以下步骤：
步骤(102)-提供E-测试结构和在E-测试结构附近的OCD兼容的多个结构，以允许精确和准确的在线光学散射测量(OCD)；
步骤(104)-对多个结构进行OCD测量以提供OCD测量数据(例如，原始数据作为散射特征和/或几何(维度)参数等)；
步骤(106)-在所述E-测试结构上进行电测量；
步骤(108)-建立步骤104中获得的OCD测量数据与步骤106中通过电测量获得的电参数之间的相关性；
步骤(110)-选择多个结构(目标)，产生OCD测量数据和电参数之间的最佳相关性；
步骤(112)-使用在步骤110中选择的最佳相关性来预测所述E-测试结构的性能并验证导频运行中的相关性；以及
步骤(114)-激活大批量制造过程中E-测试性能的早期在线预测。
根据本发明的一些实施例，使用在HVM期间对OCD兼容的多个结构执行的光学散射测量(OCD)测量以及在步骤110中选择的最佳相关性，激活生产过程中E-测试性能的早期在线预测。
根据本发明的一些实施例，修改E-测试站附近的OCD兼容的多个结构(FEOL和/或BEOL)基于以下规则：
(a)对E-测试结构附近的修改不应改变E-测试结构的性能和可靠性；
(b)对E-测试结构附近的修改应该用于创建光学在线测量的附加测试点，以“模仿”E-测试结构的性能；
(c)应该对每个E-测试结构的附近进行修改，以获得最佳的OCD测量性能，并尽可能与E-测试性能相关联；以及
(d)E-测试附近的修改应允许OCD计量具有完整的几何/材料建模和/或具有对感兴趣的特征进行部分建模和/或具有基于机器学习和/或神经网络算法的无模式方法之一。
根据本发明的一些实施例，通过应用选自以下的至少一种修改技术来修改E-测试站(FEOL和/或BEOL)附近的OCD兼容的多个结构：
(a)“叠加”
(b)“仿制”
(c)“特殊目标设计”
(d)上述所有可能的组合
(a)“叠加”类型修改-在原始E-测试结构周围创建多个相同的E-测试结构，以形成允许OCD测量的“可重复E-测试阵列”。
在这种情况下，附加结构可以具有与E-测试结构的布局相同的布局，并且可以通过相同的制造过程来处理。然而，附加结构可能不通过电测量而是通过OCD测量。
图2A示出了NMOS DUT类型的E-测试结构200，而图2B示出了通过“叠加”类型修改产生的NMUS DUT类型E-测试结构300的可重复阵列，即，通过多次重复的NMUS DUT类型的E-测试结构200。
根据本发明的一些实施例，E-测试结构200的尺寸可以大于10乘10微米。
(b)“仿制”类型修改-在E-测试结构附近添加仿制结构以覆盖适合于OCD测量的区域。
在这种情况下，仿制结构具有与E-测试结构类似的布局，并且通过相同的制造过程进行处理。
图3A示出了根据本发明一些实施例的围绕E-测试结构404的仿制结构的阵列400。阵列400通过“仿制”类型修改来创建，即，通过添加仿制结构，例如围绕E-测试结构402的结构406。
根据本发明的一些实施例，E-测试结构402的尺寸可以大于10乘10微米。
应当注意，在“仿制”类型修改的情况下，可以稍微修改E-测试结构402的周围以允许“散射测量友好”布局并提高对目标参数的敏感度，如线CD’s、SWA(侧壁角)等。
根据本发明的一些实施例，在E-测试结构附近的简化的“散射测量友好”布局对于(a)减少E-测试结构的几何复杂性和/或(b)简化相对复杂的3D结构、和/或(c)将某些层中的3D布局修改为2D布局可能是必要的。
图3B是根据本发明的一些实施例的围绕E-测试结构402的仿制结构的NMOS DUT“散射对称友好”阵列500。通过将图3A的仿制结构修改为诸如E-测试结构402周围的结构504的简化结构来创建阵列500。更具体地说，图3A中所见的仿制结构的N阱(N well)区404被转换成图3B中所示的有源(active)区502。
根据本发明的一些实施例，E-测试结构302的总尺寸大于10乘10微米。
(c)“特殊目标设计”类型修改-可以在E-测试结构上执行，以在设计规则和/或工艺限制和/或图案化限制的限制内，提高E-测试结构和/或E-测试结构周围的多个结构的性能。
图4是NMOS DUT阵列600，其中NMOS DUT E-测试站402附近的结构604通过“特殊目标设计”类型修改被修改为根据本发明的一些实施例的有源/翅片(fin)/多边形2D设计的简单布局。
如图3B所示，围绕NMOS DUT E-测试站402的一些结构(例如，结构604)的布局被修改为排除E-测试结构402附近的触点和金属线。这种修改可以在某些处理步骤(例如，在自对准触点(SAC)之后)对Gate和Fin参数实现相对高的灵敏度。然而，这种修改可能不会影响E-测试结构的电性能和可靠性。
如Nova测量仪器有限公司的PCT公开号2015193904中所述，使用“特殊目标设计”类型修改可以无限制地创建用于模拟片内或E-测试性能的暗视场光学测量的非对称目标，同时在某些工艺步骤中提高对感兴趣参数的在线灵敏度。
(d)(a)-(c)中列出的修改类型的各种组合-上述修改类型的各种不同组合可以应用于制造过程的每个处理步骤。例如，“特殊目标设计”类型修改可以应用于翅片级别并且可以包括翅片的2D设计，“叠加”类型修改可以应用于SAC级别，可以在多晶硅水平上应用次要布局修改以提供更小的周期性。根据本发明的一些实施例，上述修改技术的某些组合可以允许仅包含PFET或仅包含NFETS的“类SRAM”结构，或者完全或部分缺少S/D处理的某些步骤的“类SRAM”结构，例如EPI层(SiGe等)、和/或阱(Well)、和/或植入物等。
根据本发明的一些实施例，E-测试结构可以位于“散射测量友好”区域内或其周边。
为了选择最佳修改技术，并且为了确保多个结构的性能等同于E-测试结构的性能，应该在E-测试结构附近创建额外的E-测试结构。
E-测试结构应该具有相对大的焊盘，焊盘之间具有相对大的分离距离，以使得能够接触金属层(M1或Mx)以进行电测量，并且能够修改E-测试结构周围的布局以便成功进行所有FEOL操作的光学测量。
应当注意，可以在制造结构的至少一层上进行E-测试结构附近的修改，即可能/可能不与要在E-测试结构上进行的测量相关的在至少一个层上。
应该进一步注意的是，将E-测试结构修改为“散射测量友好”结构可以使先前处理步骤对散射测量(OCD)结果的影响最小化，即，结果可以反映E-测试结构相对于进行测量的特定工艺步骤的特性。
根据本发明的一些实施例，上述修改技术可以基于SW模拟，其包括灵敏度的计量考虑和目标参数的相关性，以及设计规则的一致性和可制造性。
根据本发明的一些实施例，上述方法可以应用于各种复杂的片内存储结构，例如DRAM、交叉点、VNAND、MRAM以及其他逻辑片内“准可重复”结构。
根据本发明的一些实施例，在线散射测量法(OCD)可包括以下方法：角度和光谱反射测量法、椭圆测量法和/或散射仪、明场或暗场、和/或使用扩展IR(EIR)、深UV(DUV)、真空UV(VUV)和X射线，和/或以上所有的组合的类似方法。

Claims (19)

1.一种用于预测E-测试结构性能的方法，包括：
(i)提供E-测试结构和在所述E-测试结构附近的光学散射OCD兼容的多个结构，以允许光学散射OCD测量；
(ii)对所述OCD兼容的多个结构进行光学散射OCD测量；
(iii)对所述E-测试结构进行电测量；
(iv)建立通过所述OCD兼容的多个结构上的所述OCD测量而获得的OCD测量数据与通过所述E-测试结构上的所述电测量而获得的电参数之间的相关性；以及
(v)使用所述相关性来预测所述E-测试结构的性能，其中，
所述OCD兼容的多个结构通过所述E-测试结构应用以下中的的一种或多种修改技术进行修改来获得：
(a)叠加类型修改技术；
(b)仿制类型修改技术；
(c)特殊目标设计类型修改技术；并且其中，
通过所述特殊目标设计类型修改技术修改所述OCD兼容的多个结构包括根据设计规则限制和/或工艺限制，修改所述E-测试结构的布局和/或所述E-测试结构附近的所述OCD兼容的多个结构的布局。
2.根据权利要求1所述的方法，其中，通过所述特殊目标设计类型修改技术修改所述OCD兼容的多个结构包括根据图案化限制，修改所述E-测试结构的布局和/或所述E-测试结构附近的所述OCD兼容的多个结构的布局。
3.根据权利要求2所述的方法，其中，通过所述叠加类型修改技术修改所述OCD兼容的多个结构包括创建与所述E-测试结构相同且在所述E-测试结构附近的多个结构。
4.根据权利要求2所述的方法，其中，通过所述仿制类型修改技术修改所述OCD兼容的多个结构包括在所述E-测试结构附近添加仿制结构。
5.根据权利要求1至4中任一项所述的方法，包括选择所述OCD兼容的多个结构，产生所述OCD测量数据和所述电参数之间的最佳相关性。
6.根据权利要求5所述的方法，包括在导频运行中验证所述最佳相关性。
7.根据权利要求5所述的方法，包括使用所述最佳相关性以及在大批量制造HVM期间对所述OCD兼容的多个结构执行所述OCD测量来激活在生产过程中所述E-测试结构性能的早期在线预测。
8.根据权利要求1所述的方法，包括在一装置的至少一层上提供所述E-测试结构和所述OCD兼容的多个结构，用于预测所述E-测试结构性能。
9.根据权利要求1所述的方法，包括将所述E-测试结构定位在所述OCD兼容的多个结构的能在其上进行光学散射OCD测量的区域内或在所述区域的周边上。
10.根据权利要求1所述的方法，包括创建至少一个第二E-测试结构，以确保所述OCD兼容的多个结构的性能等于所述E-测试结构的性能。
11.根据权利要求1所述的方法，包括将所述方法应用于逻辑的片内准可重复结构。
12.根据权利要求1所述的方法，包括将所述方法应用于选自DRAM、交叉点存储器、VNAND和MRAM的复合片内存储结构。
13.一种用于预测E-测试结构性能的测试站，包括E-测试结构和在所述E-测试结构附近的光学散射OCD兼容的多个结构，以允许光学散射OCD测量，其中，所述测试站被配置为对所述OCD兼容的多个结构进行光学散射OCD测量；对所述E-测试结构进行电测量；建立通过所述OCD兼容的多个结构上的所述OCD测量而获得的OCD测量数据与通过所述E-测试结构上的所述电测量而获得的电参数之间的相关性；以及使用所述相关性来预测所述E-测试结构的性能；其中，
所述OCD兼容的多个结构通过所述E-测试结构应用以下中的的一种或多种修改技术进行修改来获得：
(a)叠加类型修改技术；
(b)仿制类型修改技术；
(c)特殊目标设计类型修改技术；并且其中，
通过所述特殊目标设计类型修改技术修改所述OCD兼容的多个结构包括根据设计规则限制和/或工艺限制，修改所述E-测试结构的布局和/或所述E-测试结构附近的所述OCD兼容的多个结构的布局。
14.根据权利要求13所述的测试站，其中，通过所述特殊目标设计类型修改技术修改所述OCD兼容的多个结构包括根据图案化限制，修改所述E-测试结构的布局和/或所述E-测试结构附近的所述OCD兼容的多个结构的布局。
15.根据权利要求14所述的测试站，其中，所述E-测试结构位于所述OCD兼容的多个结构的能在在其上进行光学散射OCD测量的区域内或在所述区域的周边上。
16.根据权利要求14所述的测试站，其中，创建至少一个第二E-测试结构以确保所述OCD兼容的多个结构的性能等于所述E-测试结构的性能。
17.根据权利要求14所述的测试站，其中，通过所述叠加类型修改而修改的所述OCD兼容的多个结构以包括与所述E-测试结构相同且在所述E-测试结构附近的多个结构。
18.根据权利要求14所述的测试站，其中，通过所述仿制类型修改技术修改的所述OCD兼容的多个结构以包括在所述E-测试结构附近的仿制结构。
19.根据权利要求13至18中任一项所述的测试站，其中，所述测试站设置在一装置的至少一层上。
CN201880013951.9A 2017-02-27 2018-02-27 用于电测试预测的装置和方法 Active CN110383419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311172653.3A CN117219530A (zh) 2017-02-27 2018-02-27 用于预测e-测试结构性能的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762463761P 2017-02-27 2017-02-27
US62/463,761 2017-02-27
PCT/IL2018/050221 WO2018154588A1 (en) 2017-02-27 2018-02-27 An apparatus and method for electrical test prediction

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311172653.3A Division CN117219530A (zh) 2017-02-27 2018-02-27 用于预测e-测试结构性能的方法

Publications (2)

Publication Number Publication Date
CN110383419A CN110383419A (zh) 2019-10-25
CN110383419B true CN110383419B (zh) 2023-09-26

Family

ID=63254221

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311172653.3A Pending CN117219530A (zh) 2017-02-27 2018-02-27 用于预测e-测试结构性能的方法
CN201880013951.9A Active CN110383419B (zh) 2017-02-27 2018-02-27 用于电测试预测的装置和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311172653.3A Pending CN117219530A (zh) 2017-02-27 2018-02-27 用于预测e-测试结构性能的方法

Country Status (3)

Country Link
US (1) US11335612B2 (zh)
CN (2) CN117219530A (zh)
WO (1) WO2018154588A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11927620B2 (en) 2021-01-28 2024-03-12 Changxin Memory Technologies, Inc. Method for simulating electricity of wafer chip
CN114823398A (zh) * 2021-01-28 2022-07-29 长鑫存储技术有限公司 模拟晶圆芯片的电性的方法及半导体工艺方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
EP1352211A1 (en) * 2000-12-07 2003-10-15 Nova Measuring Instruments Limited A method and system for measuring in patterned structures
US6791697B1 (en) * 2002-03-21 2004-09-14 Advanced Micro Devices, Inc. Scatterometry structure with embedded ring oscillator, and methods of using same
TW200818365A (en) * 2006-04-21 2008-04-16 Timbre Tech Inc Optimized characterization of wafer structures for optical metrology
US7659126B1 (en) * 2007-01-22 2010-02-09 Kla-Tencor Technologies Corporation Electrical test method and apparatus
US8005638B1 (en) * 2007-10-23 2011-08-23 Altera Corporation Distributed test system and method
CN104778181A (zh) * 2014-01-14 2015-07-15 睿励科学仪器（上海）有限公司 一种进行测量光谱与库光谱匹配的方法及其设备
CN106463430A (zh) * 2014-05-12 2017-02-22 科磊股份有限公司 用于测量半导体参数的设备、技术和目标设计

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8185230B2 (en) * 2002-08-22 2012-05-22 Advanced Micro Devices, Inc. Method and apparatus for predicting device electrical parameters during fabrication
US7196350B2 (en) * 2005-05-12 2007-03-27 Applied Materials, Inc. Method and apparatus for characterizing features formed on a substrate
US7893703B2 (en) * 2005-08-19 2011-02-22 Kla-Tencor Technologies Corp. Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
US7736579B2 (en) * 2006-07-21 2010-06-15 Quadrant Epp Ag Production of UHMWPE sheet materials
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US7838309B1 (en) * 2007-09-07 2010-11-23 Kla-Tencor Corporation Measurement and control of strained devices
US8219964B2 (en) * 2010-01-14 2012-07-10 International Business Machines Corporation Method for creating electrically testable patterns
JP5876040B2 (ja) * 2010-06-17 2016-03-02 ノヴァ・メジャーリング・インストゥルメンツ・リミテッド パターン化構造の光学検査を最適化するための方法およびシステム
US8959464B2 (en) * 2013-03-14 2015-02-17 Coventor, Inc. Multi-etch process using material-specific behavioral parameters in 3-D virtual fabrication environment
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
EP3221897A1 (en) * 2014-09-08 2017-09-27 The Research Foundation Of State University Of New York Metallic gratings and measurement methods thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
EP1352211A1 (en) * 2000-12-07 2003-10-15 Nova Measuring Instruments Limited A method and system for measuring in patterned structures
US6791697B1 (en) * 2002-03-21 2004-09-14 Advanced Micro Devices, Inc. Scatterometry structure with embedded ring oscillator, and methods of using same
TW200818365A (en) * 2006-04-21 2008-04-16 Timbre Tech Inc Optimized characterization of wafer structures for optical metrology
US7659126B1 (en) * 2007-01-22 2010-02-09 Kla-Tencor Technologies Corporation Electrical test method and apparatus
US8005638B1 (en) * 2007-10-23 2011-08-23 Altera Corporation Distributed test system and method
CN104778181A (zh) * 2014-01-14 2015-07-15 睿励科学仪器（上海）有限公司 一种进行测量光谱与库光谱匹配的方法及其设备
CN106463430A (zh) * 2014-05-12 2017-02-22 科磊股份有限公司 用于测量半导体参数的设备、技术和目标设计

Also Published As

Publication number Publication date
US20200006165A1 (en) 2020-01-02
WO2018154588A1 (en) 2018-08-30
US11335612B2 (en) 2022-05-17
CN117219530A (zh) 2023-12-12
CN110383419A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN109216348A (zh) 改进光学邻近修正模型的方法和制造半导体装置的方法
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
US8332797B2 (en) Parameterized dummy cell insertion for process enhancement
US20200026819A1 (en) Semiconductor fab's defect operating system and method thereof
WO2021011355A1 (en) Methods and systems for printed circuit board design based on automatic corrections
WO2014160731A1 (en) Statistical model-based metrology
CN110383053A (zh) 用于小角度x射线散射测量的x射线变焦镜头
KR102622415B1 (ko) 표준 셀 설계 시스템, 그것의 표준 셀 설계 최적화 방법, 및 반도체 설계 시스템
Khare et al. From contamination to defects, faults and yield loss: simulation and applications
CN110383419B (zh) 用于电测试预测的装置和方法
Dong et al. Wafer yield prediction using derived spatial variables
US20070114396A1 (en) Critical area calculation method and yield calculation method
JP2005521261A (ja) 半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定（光波散乱計測）（ｓｃａｔｔｅｒｏｍｅｔｒｙ）に基づいた測定ツールを較正する方法と構造
US10068038B2 (en) Semiconductor process simulation device and simulation method thereof
JP5848328B2 (ja) 構造体の光学測定のための物質の光学的特性の決定方法
Sun et al. Nondestructive monitoring of annealing and chemical–mechanical planarization behavior using ellipsometry and deep learning
CN108073674B (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
Francisco et al. Multilayer CMP hotspot modeling through deep learning
TWI631636B (zh) 以模型爲基礎之量測及一製程模型的整合使用
Zhang et al. A workflow of hotspot prediction based on semi-supervised machine learning methodology
US20170286588A1 (en) Full-Chip Assessment Of Time-Dependent Dielectric Breakdown
Hargrove et al. Review of virtual wafer process modeling and metrology for advanced technology development
US20130252350A1 (en) System and method for generating care areas for defect inspection
Das et al. Scatterometry solutions for 14nm half-pitch BEOL layers patterned by EUV single exposure
Ghulghazaryan et al. Application of machine learning and neural networks for generation of pre-cmp profiles of advanced deposition processes for cmp modeling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Rehovot

Applicant after: Novell Ltd.

Address before: Rehovot

Applicant before: NOVA MEASURING INSTRUMENTS Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant