CN110381663A - 一种印制板及印制板的加工方法、电子设备、存储介质 - Google Patents
一种印制板及印制板的加工方法、电子设备、存储介质 Download PDFInfo
- Publication number
- CN110381663A CN110381663A CN201910657171.4A CN201910657171A CN110381663A CN 110381663 A CN110381663 A CN 110381663A CN 201910657171 A CN201910657171 A CN 201910657171A CN 110381663 A CN110381663 A CN 110381663A
- Authority
- CN
- China
- Prior art keywords
- bending part
- area
- printed board
- track
- straight lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明实施例提供一种印制板及印制板的加工方法、电子设备、存储介质,其中,所述印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。本发明提供的印制板不仅可以降低或抑制电磁干扰的发生,还能够节约成本。
Description
技术领域
本发明属于印制板领域,具体涉及一种印制板及印制板的加工方法、电子设备、存储介质。
背景技术
现有技术中,在印制板上布设印制线时,由于其他各元件在印制板上的摆放位置的限制,印制线无法由讯号的发送端直接直线连接至接收端,也就是说,印制线在所述印制板上的走线通常需具有一定角度的弯折,尤其是当一对并列的印制线的走线具有弯折时,会引起电磁干扰的发生。对此,为了解决上述技术问题,通常是导入电阻、电容、电感、共模电感、铜箔、铝箔、吸波材料或屏蔽机壳等来印制电磁干扰的发生,但这无疑会增加成本。
因此,亟需一种新的印制板,使之不仅可以降低或抑制电磁干扰的发生,还能够节约成本。
发明内容
本发明提供了一种印制板及印制板的加工方法、电子设备、存储介质。本发明提供的印制板不仅可以降低或抑制电磁干扰的发生,还能够节约成本。
为了解决上述技术问题,本发明实施例提供了如下的技术方案:
本发明第一方面提供一种印制板,所述印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。
作为优选,通过增加所述第一弯折部和第二弯折部中面积小的弯折部的面积,以使所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值。
作为优选,在两个直线部形成的夹角内延伸增补线。
作为优选,在两个直线部形成的夹角的平分线上延伸增补线。
作为优选,通过减小所述第一弯折部和第二弯折部中面积大的弯折部的面积,以使所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值。
作为优选,减少所述第一弯折部和第二弯折部中面积大的弯折部的线宽,以减小所述第一弯折部和第二弯折部中面积大的弯折部的面积。
作为优选,在所述第一弯折部和第二弯折部中面积大的弯折部处打孔,以减小所述第一弯折部和第二弯折部中面积大的弯折部的面积。
本发明第二方面提供一种电子设备,所述电子设备包括如上所述的印制板。
本发明第三方面提供一种印制板的加工方法,所述方法包括,在所述印制板上印制加工印制线,以使得印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。
本发明第四方面提供一种存储介质,存储有计算机程序,所述计算机程序被处理器执行时实现如上所述方法的步骤。
基于上述实施例的公开可以获知,本发明实施例具备如下的有益效果:
本发明提供的印制板不仅可以降低或抑制电磁干扰的发生,还能够节约成本。
附图说明
图1a为本发明实施例提供的具有90°弯折角度的并列的第一印制线和第二印制线;
图1b为本发明实施例提供的具有135°弯折角度的并列的第一印制线和第二印制线;
图1c为本发明实施例提供的具有150°弯折角度的并列的第一印制线和第二印制线;
图2a为本发明实施例提供的具有90°弯折角度的增补面积后的并列的第一印制线和第二印制线;
图2b为本发明实施例提供的具有135°弯折角度的增补面积后的并列的第一印制线和第二印制线;
图2c为本发明实施例提供的具有150°弯折角度的增补面积后的并列的第一印制线和第二印制线;
图3为本发明实施例提供的具有三个直线部的第一印制线和第二印制线;
图4a为本发明实施例提供的具有不同弯折角度的印制线进行面积修补前的共模电压对比图;
图4b为本发明实施例提供的具有不同弯折角度的印制线进行面积修补后的共模电压对比图;
图5a为本发明实施例提供的当弯折部的角度为90°时,未经过面积修补的信号完整度电压模拟值;
图5b为本发明实施例提供的当弯折部的角度为90°时,未经过面积修补的信号完整度电压实际测量值;
图5c为本发明实施例提供的当弯折部的角度为90°时,经过面积修补的信号完整度电压模拟值;
图5d为本发明实施例提供的当弯折部的角度为90°时,经过面积修补的信号完整度电压实际测量值;
图6a为本发明实施例提供的当弯折部的角度为135°时,未经过面积修补的信号完整度电压模拟值;
图6b为本发明实施例提供的当弯折部的角度为135°时,未经过面积修补的信号完整度电压实际测量值;
图6c为本发明实施例提供的当弯折部的角度为135°时,经过面积修补的信号完整度电压模拟值;
图6d为本发明实施例提供的当弯折部的角度为135°时,经过面积修补的信号完整度电压实际测量值;
图7a为本发明实施例提供的当弯折部的角度为150°时,未经过面积修补的信号完整度电压模拟值;
图7b为本发明实施例提供的当弯折部的角度为150°时,未经过面积修补的信号完整度电压实际测量值;
图7c为本发明实施例提供的当弯折部的角度为150°时,经过面积修补的信号完整度电压模拟值;
图7d为本发明实施例提供的当弯折部的角度为150°时,经过面积修补的信号完整度电压实际测量值;
其中,1-第一印制线;2-第二印制线。
具体实施方式
下面,结合附图对本发明的具体实施例进行详细的描述,但不作为本发明的限定。
应理解的是,可以对此处公开的实施例做出各种修改。因此,上述说明书不应该视为限制,而仅是作为实施例的范例。本领域的技术人员将想到在本公开的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本公开的实施例,并且与上面给出的对本公开的大致描述以及下面给出的对实施例的详细描述一起用于解释本公开的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述,本发明的这些和其它特性将会变得显而易见。
还应当理解,尽管已经参照一些具体实例对本发明进行了描述,但本领域技术人员能够确定地实现本发明的很多其它等效形式,它们具有如权利要求所述的特征并因此都位于借此所限定的保护范围内。
当结合附图时,鉴于以下详细说明,本公开的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本公开的具体实施例;然而,应当理解,所公开的实施例仅仅是本公开的实例,其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本公开模糊不清。因此,本文所公开的具体的结构性和功能性细节并非意在限定,而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本公开。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”,其均可指代根据本公开的相同或不同实施例中的一个或多个。
下面,结合附图详细的说明本发明实施例:
本发明第一个实施例提供一种印制板,所述印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。
在本实施例中,对于两个第一直线部连接形成的角度没有任何限制,同样地,对于两个第二直线部连接形成的角度也没有任何限制,只要是形成的第一弯折部的角度和第二弯折部的角度相等即可。例如,如图1所示,第一弯折部的角度和第二弯折部的角度可以分别为90°,135°和150°,从图1中还可以看出,由于第一印制线和第二印制线具有弯折,所以会导致第一印制线和第二印制线在弯折处产生面积不相等的情况,例如,如图1a所示,当弯折部的角度为90°时,第一弯折部的面积为X,第二弯折部的面积为X’,第一弯折部和第二弯折部的面积不相等;如图1b所示,当弯折部的角度为135°时,第一弯折部的面积为Y,第二弯折部的面积为Y’,第一弯折部和第二弯折部的面积不相等;如图1c所示,当弯折部的角度为150°时,第一弯折部的面积为Z,第二弯折部的面积为Z’,第一弯折部和第二弯折部的面积不相等。
由于第一弯折部和第二弯折部具有不同的面积进而会产生电磁干扰。如表1所示,表示具有不同角度的弯折部的第一印制线和第二印制线所产生的等效电容差异。
表1
从表1可以看出,在第一印制线和第二印制线的面积相差较大时,第一印制线和第二印制线的等效电容差异较大,也就是说,电磁干扰较大。例如,当弯折部的角度为90°时,第一弯折部和第二弯折部的差值为46.81-38.06=8.75mm2,此时,第一印制线和第二印制线所产生的等效电容差异为0.1091pF;当弯折部的角度为135°时,第一弯折部和第二弯折部的差值为18.46-14.83=3.63mm2,此时,第一印制线和第二印制线所产生的等效电容差异为0.0462pF;当弯折部的角度为150°时,第一弯折部和第二弯折部的差值为17.67-14.28=3.39mm2,此时,第一印制线和第二印制线所产生的等效电容差异为0.0317pF。同时,由该表1还可以看出,当弯折部的角度越大时,第一印制线和第二印制线所产生的等效电容差异越低,也就是说,产生的电磁干扰越小。
故在本发明提供的实施例中,要使第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,也就是说,使得第一弯折部和第二弯折部的面积尽量接近,优选使第一弯折部和第二弯折部的面积相等,以减少电磁干扰。
在本发明提供的一个实施例中,通过增加所述第一弯折部和第二弯折部中面积小的弯折部的面积,以使所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值。
在本实施例中,如图2所示,在不同的弯折部的角度下,第一弯折部的面积小于第二弯折部的面积,因此,可以通过增加第一弯折部的面积的方式来使得第一弯折部和第二弯折部的面积接近或相等。例如,由上述表1可知,当弯折部的角度为90°时,第一弯折部和第二弯折部的差值为8.75mm2,此时,如图2a所示,可以在第一弯折部处增补8.7mm2的面积,以使得第一弯折部和第二弯折部的面积接近;由上述表1可知,当弯折部的角度为135°时,第一弯折部和第二弯折部的差值为3.63mm2,此时,如图2b所示,可以在第一弯折部处增补3.5mm2的面积,以使得第一弯折部和第二弯折部的面积接近;由上述表1可知,当弯折部的角度为150°时,第一弯折部和第二弯折部的差值为3.39mm2,此时,如图2c所示,可以在第一弯折部处增补2.4mm2的面积,以使得第一弯折部和第二弯折部的面积接近。
在本发明提供的另一个具体实施例中,当对第一弯折部的面积增加,使得第一弯折部和第二弯折部具有接近的面积时,会产生较少的电磁干扰。如表2所示,表示对第一弯折部的面积增加后,具有不同角度的弯折部的第一印制线和第二印制线所产生的等效电容差异。
表2
从表2可以看出,在第一印制线和第二印制线的面积相差较小时,第一印制线和第二印制线的等效电容差异较小,也就是说,电磁干扰较小。例如,当弯折部的角度为90°时,当经过面积修补后,第一弯折部和第二弯折部的差值为46.81-46.76=0.05mm2,此时,第一印制线和第二印制线所产生的等效电容差异为0.0012pF;当弯折部的角度为135°时,当经过面积修补后,第一弯折部和第二弯折部的差值为28.96-28.89=0.07mm2,此时,第一印制线和第二印制线所产生的等效电容差异为0.0012pF;当弯折部的角度为150°时,当经过面积修补后,第一弯折部和第二弯折部的差值为28.17-28.17=0mm2,此时,第一印制线和第二印制线所产生的等效电容差异为0.0010pF。由此可见,第一印制线和第二印制线的面积相差越小,第一印制线和第二印制线的等效电容差异越小,当第一印制线和第二印制线的面积相差为0时,第一印制线和第二印制线所产生的等效电容差异可达到0.0010pF。
在本发明提供的一个实施例中,所述两个第一直线部直接成角度连接,连接处形成一个所述第一弯折部,与此同时,所述两个第二直线部直接成角度连接,连接处形成一个所述第二弯折部;或,所述两个第一直线部由再一个第一直线部连接,连接处形成两个所述第一弯折部,与此同时,所述两个第二直线部由再一个第二直线部连接,连接处形成两个所述第二弯折部。在本实施例中,图1a表示,两个直线部直接成角度连接,形成一个弯折部的情况;图3表示,两个直线部由再一个直线部连接,形成两个弯折部的情况。
为了进一步说明通过对弯折处进行面积增补可以降低电磁干扰,本发明还对具有不同角度的弯折部的第一印制线和第二印制线所产生的共模电压进行测试,如图4所示,其中图4a表示,没有经过面积修补的不同角度的弯折部的第一印制线和第二印制线所产生的共模电压,图4b表示,经过面积修补的不同角度的弯折部的第一印制线和第二印制线所产生的共模电压,经过图4a和图4b的峰值对比可知,在同一弯折角度下,经过面积修补所产生的共模电压明显低于没有经过面积修补所产生的共模电压,也就是说,经过面积修补后,可以显著降低电磁干扰。具体地,如表3所示,表示在不同弯折角度下的经过面积修补与未经面积修补所产生的共模电压峰值。
表3
由表3可以看出,当弯折部的角度为90°时,未经过面积修补时,产生的共模电压为58mV,经过面积修补后,产生的共模电压为52mV,可见,经过面积修补后,共模电压降低了10%;同时,当弯折部的角度增大时,共模电压也会降低,例如,同样未经过面积修补,当弯折部的角度为90°时,共模电压为58mV,当弯折部的角度增大到135°时,共模电压为51mV,可见,共模电压降低了12%,进一步将弯折部的角度增大到150°时,共模电压为42mV,可见,共模电压与90°的弯折部相比降低了27%;若同时使用面积修补和增加弯折部角度的方式,则共模电压进一步降低,例如,经过面积修补的135°的弯折部产生的共模电压与未经过面积修补的90°的弯折部产生的共模电压相比,降低了27%,经过面积修补的150°的弯折部产生的共模电压与未经过面积修补的90°的弯折部产生的共模电压相比,降低了41%。可见,采用本发明实施例提供的面积增补的方式来降低共模电压十分有效。
如图5所示,当弯折部的角度为90°时,信号的完整度(SI)情况;图5a表示,未经过面积修补的信号完整度电压模拟值;图5b表示,未经过面积修补的信号完整度电压实际测量值;图5c表示,经过面积修补的信号完整度电压模拟值;图5d表示,经过面积修补的信号完整度电压实际测量值。由上面的图可以看出,无论是模拟值还是实际测量值,在经过面积修补之后,电压值均没有太大的变化,也就是说,经过面积修补之后并不会影像信号的完整度,经过面积修补之后,依然可以正常运作。
如图6所示,当弯折部的角度为135°时,信号的完整度(SI)情况;图6a表示,未经过面积修补的信号完整度电压模拟值;图6b表示,未经过面积修补的信号完整度电压实际测量值;图6c表示,经过面积修补的信号完整度电压模拟值;图6d表示,经过面积修补的信号完整度电压实际测量值。由上面的图可以看出,无论是模拟值还是实际测量值,在经过面积修补之后,电压值均没有太大的变化,也就是说,经过面积修补之后并不会影像信号的完整度,经过面积修补之后,依然可以正常运作。
如图7所示,当弯折部的角度为150°时,信号的完整度(SI)情况;图7a表示,未经过面积修补的信号完整度电压模拟值;图7b表示,未经过面积修补的信号完整度电压实际测量值;图7c表示,经过面积修补的信号完整度电压模拟值;图7d表示,经过面积修补的信号完整度电压实际测量值。由上面的图可以看出,无论是模拟值还是实际测量值,在经过面积修补之后,电压值均没有太大的变化,也就是说,经过面积修补之后并不会影像信号的完整度,经过面积修补之后,依然可以正常运作。
为了进一步降低电磁干扰,在本发明提供的一个实施例中,在两个直线部形成的夹角内延伸增补线。在一个优选实施例中,在两个直线部形成的夹角的平分线上延伸增补线。在本发明提供的实施例中,所述增补线的材质与所述印制线相同,增加增补线的目的是为了增加弯折部的面积。
除了可以增加较小的弯折部的面积外,还可以通过减小较大的弯折部的面积的方式来使得二者的面积接近,例如,在一个实施例中,通过减小所述第一弯折部和第二弯折部中面积大的弯折部的面积,以使所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值。
在本发明提供的另一个实施例中,通过减少所述第一弯折部和第二弯折部中面积大的弯折部的线宽,以减小所述第一弯折部和第二弯折部中面积大的弯折部的面积。或者,在其他实施例中,在所述第一弯折部和第二弯折部中面积大的弯折部处打孔,以减小所述第一弯折部和第二弯折部中面积大的弯折部的面积。
本发明第二个实施例提供一种电子设备,所述电子设备包括如上所述的印制板。
基于同一发明构思,本发明第三个实施例提供一种印制板的加工方法,所述方法包括,在所述印制板上印制加工印制线,以使得印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。
本发明第四个实施例提供一种存储介质,存储有计算机程序,所述计算机程序被处理器执行时实现如上所述方法的步骤。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的数据处理方法所应用于的电子设备,可以参考前述产品实施例中的对应描述,在此不再赘述。
以上实施例仅为本发明的示例性实施例,不用于限制本发明,本发明的保护范围由权利要求书限定。本领域技术人员可以在本发明的实质和保护范围内,对本发明做出各种修改或等同替换,这种修改或等同替换也应视为落在本发明的保护范围内。
Claims (10)
1.一种印制板,其特征在于,所述印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。
2.根据权利要求1所述的印制板,其特征在于,通过增加所述第一弯折部和第二弯折部中面积小的弯折部的面积,以使所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值。
3.根据权利要求2所述的印制板,其特征在于,在两个直线部形成的夹角内延伸增补线。
4.根据权利要求3所述的印制板,其特征在于,在两个直线部形成的夹角的平分线上延伸增补线。
5.根据权利要求1所述的印制板,其特征在于,通过减小所述第一弯折部和第二弯折部中面积大的弯折部的面积,以使所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值。
6.根据权利要求5所述的印制板,其特征在于,减少所述第一弯折部和第二弯折部中面积大的弯折部的线宽,以减小所述第一弯折部和第二弯折部中面积大的弯折部的面积。
7.根据权利要求5所述的印制板,其特征在于,在所述第一弯折部和第二弯折部中面积大的弯折部处打孔,以减小所述第一弯折部和第二弯折部中面积大的弯折部的面积。
8.一种电子设备,其特征在于,所述电子设备包括如权利要求1所述的印制板。
9.一种印制板的加工方法,其特征在于,所述方法包括,在所述印制板上印制加工印制线,以使得印制板上至少具有相互并列设置的第一印制线和第二印制线,所述第一印制线包括至少两个第一直线部,所述两个第一直线部成角度连接,连接处形成第一弯折部,所述第二印制线包括至少两个第二直线部,所述两个第二直线部成角度连接,连接处形成第二弯折部,其中,所述第一弯折部和与其并列的第二弯折部的面积差值小于一阈值,以减少电磁干扰。
10.一种存储介质,存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求9所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910657171.4A CN110381663A (zh) | 2019-07-19 | 2019-07-19 | 一种印制板及印制板的加工方法、电子设备、存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910657171.4A CN110381663A (zh) | 2019-07-19 | 2019-07-19 | 一种印制板及印制板的加工方法、电子设备、存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110381663A true CN110381663A (zh) | 2019-10-25 |
Family
ID=68254347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910657171.4A Pending CN110381663A (zh) | 2019-07-19 | 2019-07-19 | 一种印制板及印制板的加工方法、电子设备、存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110381663A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170746A (zh) * | 2010-02-26 | 2011-08-31 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板及其差分线布线方法 |
US20130015925A1 (en) * | 2011-07-14 | 2013-01-17 | Chung Yuan Christian University | Delay line structure |
CN108124375A (zh) * | 2016-11-30 | 2018-06-05 | 南宁富桂精密工业有限公司 | 克服传输线相位差的方法及其传输线布线结构 |
CN208369936U (zh) * | 2018-05-31 | 2019-01-11 | 郑州云海信息技术有限公司 | 一种pcb板 |
-
2019
- 2019-07-19 CN CN201910657171.4A patent/CN110381663A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102170746A (zh) * | 2010-02-26 | 2011-08-31 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板及其差分线布线方法 |
US20130015925A1 (en) * | 2011-07-14 | 2013-01-17 | Chung Yuan Christian University | Delay line structure |
CN108124375A (zh) * | 2016-11-30 | 2018-06-05 | 南宁富桂精密工业有限公司 | 克服传输线相位差的方法及其传输线布线结构 |
CN208369936U (zh) * | 2018-05-31 | 2019-01-11 | 郑州云海信息技术有限公司 | 一种pcb板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070093107A1 (en) | Printed board, electronic device, and apparatus with controlled impedance | |
CN101384130B (zh) | 印刷电路板 | |
JPWO2015147323A1 (ja) | タッチセンサ | |
US8609996B2 (en) | Printed circuit board and layout method thereof | |
CN1691433A (zh) | 用于邻近放置的连接器的外加近端串扰补偿 | |
US20130299330A1 (en) | Touch panel having a single-sided sensing pattern | |
US8013255B2 (en) | Printed circuit board with high density differential pairs | |
CN100541778C (zh) | 避免存储器芯片周围阻抗不匹配的方法、存储系统及模板 | |
US20090002916A1 (en) | Interdigital capacitor | |
CN110381663A (zh) | 一种印制板及印制板的加工方法、电子设备、存储介质 | |
US10199363B2 (en) | Semiconductor memory device including output buffer | |
US8238115B2 (en) | Computer motherboard | |
CN212393045U (zh) | 柔性电路板 | |
CN112020207A (zh) | 柔性印刷电路板及显示装置 | |
US6839241B2 (en) | Circuit module | |
CN206991335U (zh) | 指纹识别模组及终端设备 | |
CN109904693A (zh) | 一种fpc数据线 | |
JP5366020B2 (ja) | 電子筆記装置 | |
CN220915492U (zh) | 一种柔性电路板的可拉伸电路连接结构 | |
CN114217704B (zh) | 电子设备 | |
EP0848424A2 (en) | Improved wiring structure for high performance chips | |
CN206539599U (zh) | 一种横格式分样机分离板连接器 | |
CN216057615U (zh) | 提升vpx信号质量的叠层结构 | |
CN216057643U (zh) | PCIe板卡 | |
CN207969103U (zh) | 一种低阻抗插接型多层线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191025 |
|
RJ01 | Rejection of invention patent application after publication |