CN110364622A - 基于层状α-MoO3纳米片的夹层结构及其制备方法 - Google Patents

基于层状α-MoO3纳米片的夹层结构及其制备方法 Download PDF

Info

Publication number
CN110364622A
CN110364622A CN201910604069.8A CN201910604069A CN110364622A CN 110364622 A CN110364622 A CN 110364622A CN 201910604069 A CN201910604069 A CN 201910604069A CN 110364622 A CN110364622 A CN 110364622A
Authority
CN
China
Prior art keywords
moo
nanometer sheet
electrode
stratiform
hearth electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910604069.8A
Other languages
English (en)
Inventor
何军
王俊俊
王峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Nanosccience and Technology China
Original Assignee
National Center for Nanosccience and Technology China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Nanosccience and Technology China filed Critical National Center for Nanosccience and Technology China
Priority to CN201910604069.8A priority Critical patent/CN110364622A/zh
Publication of CN110364622A publication Critical patent/CN110364622A/zh
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种基于层状α‑MoO3纳米片的夹层结构及其制备方法,所述夹层结构包括层状α‑MoO3纳米片、顶电极和底电极,其中层状α‑MoO3纳米片为夹芯层,顶电极和底电极分别位于层状α‑MoO3纳米片的上下两侧;层状α‑MoO3纳米片、顶电极和底电极有重叠的区域,且顶电极和底电极不直接接触。本发明用宽带隙的二维结构的α‑MoO3纳米片作为阻变开关活性层,并与顶电极和底电极构成夹层结构,使该结构化学性质稳定,将其用于阻变存储器件中,表现出超大的存储窗口和稳定的耐受性。本发明的制备方法具有成本低、工艺简单、合成速度快等优点。

Description

基于层状α-MoO3纳米片的夹层结构及其制备方法
技术领域
本发明涉及无机半导体纳米材料技术领域,尤其涉及一种基于层状α-MoO3纳米片的夹层结构及其制备方法。
背景技术
二维层状材料由于其特殊的结构、新的性能和巨大的潜在市场,近年来在材料研究领域得到了广泛的关注。研究表明,它们在基本和应用电子方向的研究已经成为了关键目标领域之一。例如,二维层状材料已经被用来制备各种各样的电子器件,例如结晶体管、隧穿晶体管和场效应晶体管。
最近,它们还被考虑作为最有前景的候选材料制备电阻式随机存取存储器(RRAM),简称阻变存储器。在二维层状材料基的阻变存储器中,石墨烯主要被用作电极或者是可以阻止活性离子扩散和限制导电细丝数量的界面层(处于电极和电阻开关层之间)。除了石墨烯之外,其他的二维层状材料也已经被用作活性层制备RRAM了,如过渡金属硫化物(TMDs)、六方氮化硼和黑磷。与传统的金属氧化物(HfOx,ZrOx,AlOx等)基的RRAM相比,二维层状材料基RRAM表现出很多优势。一方面,二维层状材料固有的层状晶体结构产生了尖锐的界面,可以防止过大的漏出,并提供稳定的现象。例如,耐高温(高达340℃)和耐机械弯曲(超过1000次)已经在一个MoS2基的鲁棒性RRAM器件中得到了证明。另一方面,二维层状材料的超薄厚度可以降低RRAM的工作电压。例如,基于单层TMDs的RRAM显示相对低的工作电压(<1V),暗示了在神经突触和人工智能中的应用前景。
然而,基于二维层状材料的RRAM也存在一些问题,这些问题可能会严重阻碍它们的实际应用和发展。首先,由于一些二维层状材料在环境中的敏感性甚至性质退化,RRAM的存储性能将会很容易受到周围环境的不可控制的影响。因此,相应的保护策略方面的研究是亟待需要的。而且,一些TMDs基的RRAM只能通过外来引入氧缺陷来实现阻变行为,例如MoS2-xOx基鲁棒性RRAM和MoS2-MoOx异质结非易失性存储器,这样一来就增加了器件制备的复杂性和性能的不可控性。
发明内容
针对现有技术存在的问题,本发明提供一种基于层状α-MoO3纳米片的夹层结构及其制备方法。
第一方面,本发明提供一种基于层状α-MoO3纳米片的夹层结构,包括层状α-MoO3纳米片、顶电极和底电极,其中所述层状α-MoO3纳米片为夹芯层,所述顶电极和所述底电极分别位于所述层状α-MoO3纳米片的上下两侧;所述层状α-MoO3纳米片、所述顶电极和所述底电极有重叠的区域,且所述顶电极和所述底电极不直接接触。
上述技术方案中,用宽带隙(Eg=2.9eV)的具有二维结构的α-MoO3纳米片作为阻变开关活性层,与顶电极和底电极构成夹层结构,该结构化学性质稳定。将这样高质量的夹层结构用于阻变存储器件中,使得阻变存储器件具有非常好的存储性能,表现出超大的存储窗口和稳定的耐受性。
优选地,所述层状α-MoO3纳米片为多层α-MoO3纳米片,厚度范围为20~70nm。
本发明中所述层状α-MoO3纳米片为利用常压物理气相沉积法在基底表面外延生长制得。
优选地,所述顶电极和所述底电极均为金属电极,具体为铬金复合层,下层为铬,上层为金;所述顶电极的铬层厚度为6~10nm,优选为8nm,金层厚度为50~80nm,优选为60nm;所述底电极的铬层厚度为2~3nm,优选为3nm;金层厚度为15~20nm,优选为20nm。优选地,所述金属电极通过热蒸镀或电子束蒸发制得。
或者,所述顶电极和所述底电极均为石墨烯电极,优选地,石墨烯层数的可选范围为2~10层。优选地,使用透明胶带机械剥离石墨烯块体材料获得所述石墨烯。
当用Cr/Au金属层或者具有二维结构的石墨烯纳米片作为顶电极和底电极时,该夹层结构化学性质更加稳定。
第二方面,本发明提供上述夹层结构的制备方法,包括:利用常压物理气相沉积法在基底表面外延生长所述层状α-MoO3纳米片。
上述技术方案中,利用物理气相沉积法进行制备,不同于传统的水热合成法,不会给量子点带来大量的体缺陷和界面缺陷,所以制备获得了高质量的α-MoO3纳米片。在应用于阻变存储器的阻变开关层时,既可以获得大的存储窗口又能有稳定的耐受性;而且上述制备方法成本低、工艺简单、合成速度快。
优选地,所述基底为云母、蓝宝石或硅片,更优选为云母。
优选地,所述常压物理气相沉积法具体包括:将所述基底和MoO3粉末分别置于三温区管式炉的下温区和上温区,持续通入氩气,使所述MoO3粉末在所述基底的表面外延生长成所述层状α-MoO3纳米片。
优选地,所述三温区管式炉的下温区温度为260~300℃,进一步优选为280℃。
所述三温区管式炉的中温区温度为260~300℃,优选为280℃。
所述三温区管式炉的上温区温度为750~800℃,优选为780℃。
优选地,所述通入氩气的流量为50~120sccm,进一步优选为100sccm。
优选地,所述外延生长的时间为10~30min,进一步优选为20min。
优选地,所述制备方法还包括:将所述层状α-MoO3纳米片转移到事先制备好的所述底电极上,再在所得层状α-MoO3纳米片/底电极表面制备所述顶电极。
优选地,通过PMMA转移和PPC转移将所述层状α-MoO3纳米片转移到事先制备好的所述底电极上。
作为一种优选的具体实施方式,上述基于层状α-MoO3纳米片的夹层结构的制备方法,具体包括以下步骤:
(1)将云母片基底和MoO3粉末分别置于三温区管式炉的下温区和上温区,用氩气清洗石英管后,将下温区温度升为260~300℃,中温区温度升为260~300℃,上温区温度升为750~800℃,持续通入氩气的流量为50~120sccm,生长时间为10~30min,得到生长在云母片表面的层状α-MoO3纳米片层;
(2)将步骤(1)得到的生长在云母片上的层状α-MoO3纳米片层均匀旋涂一层PMMA,并浸没在去离子水中,获得被转移到大面积的硅片上的层状α-MoO3纳米片;
(3)将步骤(2)得到的被转移到大面积硅片上的层状α-MoO3纳米片均匀旋涂一层PPC,并浸没在去离子水中,获得带有目标α-MoO3纳米片的PPC薄膜;
(4)将步骤(3)得到的带有目标α-MoO3纳米片的PPC薄膜在微操作平台的辅助下定位转移到事先准备的底电极上;
(5)借助电子束曝光技术,在步骤(4)得到的目标α-MoO3纳米片/底电极异质结表面刻蚀蒸镀顶电极,获得顶电极/层状α-MoO3纳米片/底电极的夹层结构。
第三方面,本发明还提供上述夹层结构或制备方法在阻变存储器中的应用。
本发明用宽带隙(Eg=2.9eV)的具有二维结构的α-MoO3纳米片作为阻变开关活性层,与顶电极和底电极构成夹层结构,该结构化学性质稳定。将本发明的夹层结构用于阻变存储器件中,使得阻变存储器件具有非常好的存储性能,表现出超大的存储窗口(~105)和稳定的耐受性(如持续时间超过3天和50次手动直流开关周期之后)和多值存储的优势;本发明通过物理气相沉积方法制备所述层状α-MoO3纳米片层,具有成本低、工艺简单、合成速度快等优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为基于层状α-MoO3纳米片的夹层结构示意图;
图2为基于层状α-MoO3纳米片的夹层结构的器件的制备流程图;
图3为本发明实施例中在云母片上外延生长的α-MoO3纳米片层的光学显微镜图;
图4为云母片衬底上外延生长的α-MoO3纳米片层的HRTEM图,插图是对应的选区电子衍射图案;
图5为外延生长的α-MoO3纳米片层的X射线光电子能谱;
图6为外延生长的α-MoO3纳米片层的X射线衍射谱线;
图7为外延生长在云母片上的α-MoO3纳米片层和单独的云母片的拉曼光谱;
图8为基于层状α-MoO3纳米片的夹层结构的器件示意图;
图9为本发明实施例中基于层状α-MoO3纳米片的夹层结构的器件的光学显微镜图,这里以铬/金复合层做电极;
图10为基于层状α-MoO3纳米片的金属作为电极的存储器的存储性能图;
图11为基于层状α-MoO3纳米片的金属作为电极的存储器的脉冲存储性能图;
图12为基于层状α-MoO3纳米片的金属作为电极的存储器的多值存储性能图;
图13为基于层状α-MoO3纳米片的石墨烯作为电极的存储器的光学显微镜图和存储性能图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
本实施例提供一种基于层状α-MoO3纳米片的夹层结构,其结构示意图如图1所示,包括层状α-MoO3纳米片、顶电极和底电极,其中所述层状α-MoO3纳米片为夹芯层,所述顶电极和所述底电极分别位于所述层状α-MoO3纳米片的上下两侧;所述层状α-MoO3纳米片、所述顶电极和所述底电极有重叠的区域,且所述顶电极和所述底电极不直接接触。
本实施例中所述层状α-MoO3纳米片为多层α-MoO3纳米片,总厚度为65.45nm;所述顶电极和所述底电极均为铬金复合层,下层为铬,上层为金,所述顶电极的铬层厚度为8nm,金层厚度为60nm,所述底电极的铬层厚度为3nm,金层厚度为20nm。
本实施例还提供了上述夹层结构的制备方法(制备流程图如图2部分所示),包括以下步骤:
(1)将双氧水和浓硫酸按体积比1:3的比例混合,放入切好的硅片,在110℃的温度下加热2h,然后依次用丙酮、乙醇和去离子水各超声20min,用氮气吹干,得到洁净硅片,利用电子束曝光和热蒸镀在洁净硅片上制备金属底电极;
(2)将云母片基底和MoO3粉末分别置于三温区管式炉的下温区和上温区,用氩气清洗石英管后,将下温区的温度升为280℃,上温区温度升为780℃,持续通入流量为100sccm的氩气,生长时间为20min,得到生长在云母片上的α-MoO3纳米片层;
(3)将步骤(2)得到的生长在云母片上的层状α-MoO3纳米片层均匀旋涂一层PMMA,并浸没在去离子水中,获得被转移到另一个清洗干净的大面积硅片上的层状α-MoO3
(4)将步骤(3)得到的被转移到大面积硅片上的层状α-MoO3均匀旋涂一层PPC,并浸没在去离子水中,获得带有目标α-MoO3纳米片层的PPC薄膜;
(5)将步骤(4)得到的带有目标α-MoO3纳米片层的PPC薄膜在微操作平台的辅助下定位转移到步骤(1)所得底电极上;
(6)借助电子束曝光技术,在步骤(5)得到的目标α-MoO3纳米片层/底电极异质结表面刻蚀蒸镀顶电极,获得金属顶电极/层状α-MoO3纳米片/金属底电极的夹层结构,金属顶电极、层状α-MoO3纳米片和金属底电极在垂直于衬底硅片方向上有重叠区域,且金属顶电极与金属底电极不直接接触。
首先,对步骤(2)所得外延生长的α-MoO3纳米片层进行性能测试,结果如下:
图3为在云母片基底上外延生长的α-MoO3纳米片层的光学显微镜图,可以看出纳米片表面很平滑,而且厚度均匀。
图4为外延生长的α-MoO3纳米片层的HRTEM图,插图是对应的选区电子衍射图,可以看出纳米片在<100>和<001>晶向的晶格间距分别是0.392nm和0.369nm,这与文献报道的内容是相符的,证明本实施例所得外延生长的纳米片确实是层状的α-MoO3;而且清晰可见的原子排布证实了所述纳米片的质量非常好。
图5为外延生长的α-MoO3纳米片层的X射线光电子能谱图,从图中可以看出,只有六价钼离子的存在,排除了其它价态钼离子,证明了所述α-MoO3纳米片的纯度。
图6为外延生长的α-MoO3纳米片层的X射线衍射谱线,图中显示三个主要的峰,分别出现在12.8°、25.7°和39°,这些峰恰好分别对应于α-MoO3的(020)、(040)和(060)晶面。而且只有(0l0)晶面衍射峰的存在表示所述外延生长的α-MoO3纳米片层是高度沿b轴取向生长的。
图7为外延生长在云母片上的α-MoO3纳米片层和单独的云母片的拉曼光谱图,三个主要峰位158、819和996cm-1的出现,再一次证实了所述外延生长的纳米片是层状的α-MoO3纳米片。
实施例2
本实施例提供一种基于层状α-MoO3纳米片的夹层结构,包括层状α-MoO3纳米片、顶电极和底电极,其中所述层状α-MoO3纳米片为夹芯层,所述顶电极和所述底电极分别位于所述层状α-MoO3纳米片的上下两侧;所述层状α-MoO3纳米片、所述顶电极和所述底电极有重叠的区域,且所述顶电极和所述底电极不直接接触。
本实施例中所述层状α-MoO3纳米片为多层α-MoO3纳米片,厚度为48.35nm;所述顶电极和所述底电极均为石墨烯电极,所述顶电极为三层石墨烯,所述底电极为两层石墨烯。
本实施例还提供了上述夹层结构的制备方法(制备流程图如图2部分所示),包括以下步骤:
(1)用透明胶带机械剥离块体石墨烯的方法得到多层石墨烯,并转移至硅衬底上得到石墨烯底电极;
(2)将云母片基底和MoO3粉末分别置于三温区管式炉的下温区和上温区,用氩气清洗石英管后,将下温区的温度升为280℃,上温区温度升为780℃,持续通入流量为100sccm的氩气,生长时间为20min,得到生长在云母片上的α-MoO3纳米片层;
(3)将步骤(2)得到的生长在云母片上的层状α-MoO3纳米片层均匀旋涂一层PMMA,并浸没在去离子水中,获得被转移到另一个清洗干净的大面积硅片上的层状α-MoO3
(4)将步骤(3)得到的被转移到大面积硅片上的层状α-MoO3均匀旋涂一层PPC,并浸没在去离子水中,获得带有目标α-MoO3纳米片层的PPC薄膜;
(5)将步骤(4)得到的带有目标α-MoO3纳米片层的PPC薄膜在微操作平台的辅助下定位转移到步骤(1)所得底电极上;
(6)再次使用透明胶带机械剥离块体石墨烯的方法得到多层石墨烯,定位转移至步骤(5)得到的目标α-MoO3纳米片层/底电极表面,获得石墨烯顶电极/层状α-MoO3纳米片/石墨烯底电极的夹层结构,石墨烯顶电极、层状α-MoO3纳米片和石墨烯底电极在垂直于衬底硅片方向上有重叠区域,且石墨烯顶电极与石墨烯底电极不直接接触。
应用例1
将实施例1所得金属顶电极/层状α-MoO3纳米片/金属底电极的夹层结构,通过EBL以及蒸镀电极等工艺做成典型的阻变存储器件,器件制备流程图如图2所示,器件结构示意图如图8所示,对其进行性能检测。
如图9所示,是以金属Cr/Au作为顶电极和底电极的阻变存储器件的光学显微镜图,两个电极中间夹着的纳米片是所述的外延生长的α-MoO3纳米片层,在阻变存储器件中作为阻变开关层,在电压的作用下实现两个电阻态的转变。
如图10中a所示,是所得阻变存储器件的阻变行为的形成过程,形成电压为7.2V,这一大的形成电压用于初始化软击穿α-MoO3纳米片层以形成导电长丝,用于随后的非易失性阻变开关行为。
如图10中b所示,是50个循环周期下所得阻变存储器件的单极性阻变开关行为,从图中可以看出,在~4V时电流陡峭地跳到了一个高电流状态(~10-3A),将器件设置并保持在了一个低阻态;当电压增加到~5V时,电流开始逐渐下降最后稳定在一个高电阻态。50个扫描周期曲线的分布表示了该器件阻变行为的稳定性,曲线的轻微波动可能是由设置过程中的细丝形成的随机性质和在复位过程中部分导电细丝的存在引起的。
如图10中c所示,是从图10的b中50个扫描周期中提取获得的设置电压和复位电压的统计直方图。图中所示,设置电压的范围是3.05~3.9V,平均值为3.48V;复位电压的范围是4.45~5.9V,平均值为4.81V。这说明了器件在两个阻态的稳定性。
如图10中d所示,是所述器件在室温下读取电压为0.01V时,高阻态和低阻态的读取电阻。从图中可以看出器件的存储窗口~105,稳定持续时间超过104s,而且这么大的存储窗口也表明了基于该夹层结构的阻变存储器件可以被用于多值存储。
图11是在50个脉冲循环周期条件下,所述器件在高阻态和低阻态时的电阻分布图。从图中可以看出,存储窗口大于104,数值分布在较小的范围内,说明器件优秀的耐受性。
图12是所得存储器件在脉冲测试条件下的多值存储性能图。图中a显示在不同振幅的脉冲电压下,器件表现出4个明显的电流水平,表明四个不同的电阻态;图中b显示在同一振幅的脉冲电压多次加载在器件上时,器件表现出3个明显的电流水平,表明3个不同的电阻态。
应用例2
将实施例2中的石墨烯顶电极/层状α-MoO3纳米片/石墨烯底电极的夹层结构,通过机械剥离、定位转移、EBL以及蒸镀等工艺做成典型的阻变存储器件,器件制备流程图如图2所示,器件结构示意图如图8所示,检测其在数据存储方面的应用性能。
如图13中a所示,是以多层石墨烯纳米片层作为顶电极和底电极的阻变存储器件的光学显微镜图,两个石墨烯纳米片层中间夹着的纳米片是外延生长的α-MoO3纳米片层,在阻变存储器件中作为阻变开关层,在电压的作用下实现两个电阻态的转变。
如图13中b所示,虚线显示所得阻变存储器件的阻变行为的形成过程,形成电压为10.5V,这一大的形成电压用于初始化软击穿α-MoO3纳米片层以形成导电长丝,用于随后的非易失性阻变开关行为;剩余的实线是20个循环周期下器件的单极性阻变开关行为,可以看出,在~4V时电流陡峭地跳到了一个高电流状态(~10-5A),将器件设置并保持在了一个低阻态;当电压增加到10~11V时,电流陡峭地下降并稳定在一个高电阻态。20个扫描周期曲线的分布表示了该器件阻变行为的稳定性,曲线的轻微波动可能是由设置过程中的细丝形成的随机性质和在复位过程中部分导电细丝的存在引起的。
如图13中c所示,是从图13的b中20个扫描周期中提取获得的设置电压和复位电压的统计直方图。图中所示,设置电压平均值为3.54V;复位电压平均值为10.5V,表明了器件在两个阻态的稳定性。
如图13中d所示,是所述器件在室温下读取电压为0.01V时,高阻态和低阻态的读取电阻。从图中可以看出器件的存储窗口~105,稳定持续时间超过104s,而且应用石墨烯做电极的阻变存储器件表明了所述材料在全二维存储器方面的应用潜力。
由上述测试结果可以看出,明显的单极性阻变开关行为,较大的存储窗口以及超高的稳定性和耐受性,证明了所述基于层状α-MoO3纳米片的夹层结构在全二维存储器和多值存储器方面的应用潜力。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于层状α-MoO3纳米片的夹层结构,其特征在于,包括层状α-MoO3纳米片、顶电极和底电极,其中所述层状α-MoO3纳米片为夹芯层,所述顶电极和所述底电极分别位于所述层状α-MoO3纳米片的上下两侧;
所述层状α-MoO3纳米片、所述顶电极和所述底电极有重叠的区域,且所述顶电极和所述底电极不直接接触。
2.根据权利要求1所述的夹层结构,其特征在于,所述层状α-MoO3纳米片为多层α-MoO3纳米片,厚度范围为20~70nm。
3.根据权利要求1或2所述的夹层结构,其特征在于,所述顶电极和所述底电极均为金属电极,优选为铬金复合层,下层为铬,上层为金;更优选地,所述顶电极的铬层厚度为6~10nm,优选为8nm,金层厚度为50~80nm,优选为60nm;所述底电极的铬层厚度为2~3nm,优选为3nm,金层厚度为15~20nm,优选为20nm;
或者,所述顶电极和所述底电极均为石墨烯电极,优选地,石墨烯层数的选择范围为2~10层。
4.权利要求1~3任一项所述的夹层结构的制备方法,其特征在于,包括:利用常压物理气相沉积法在基底表面外延生长所述层状α-MoO3纳米片。
5.根据权利要求4所述的制备方法,其特征在于,所述基底为云母、蓝宝石或硅片,优选为云母。
6.根据权利要求4所述的制备方法,其特征在于,所述常压物理气相沉积法具体包括:将所述基底和MoO3粉末分别置于三温区管式炉的下温区和上温区,持续通入氩气,使所述MoO3粉末在所述基底的表面外延生长成所述层状α-MoO3纳米片。
7.根据权利要求6所述的制备方法,其特征在于,所述三温区管式炉的下温区温度为260~300℃,优选为280℃;
和/或,所述三温区管式炉的中温区温度为260~300℃,优选为280℃;
和/或,所述三温区管式炉的上温区温度为750~800℃,优选为780℃。
8.根据权利要求6或7所述的制备方法,其特征在于,所述通入氩气的流量为50~120sccm,优选为100sccm;
和/或,所述外延生长的时间为10~30min,优选为20min。
9.根据权利要求4~8任一项所述的制备方法,其特征在于,还包括:将所述层状α-MoO3纳米片转移到事先制备好的所述底电极上,再在所得层状α-MoO3纳米片/底电极表面制备所述顶电极;
优选地,通过PMMA转移和PPC转移将所述层状α-MoO3纳米片转移到事先制备好的所述底电极上。
10.权利要求1~3任一项所述的夹层结构或权利要求4~9任一项所述的制备方法在阻变存储器中的应用。
CN201910604069.8A 2019-07-05 2019-07-05 基于层状α-MoO3纳米片的夹层结构及其制备方法 Pending CN110364622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910604069.8A CN110364622A (zh) 2019-07-05 2019-07-05 基于层状α-MoO3纳米片的夹层结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910604069.8A CN110364622A (zh) 2019-07-05 2019-07-05 基于层状α-MoO3纳米片的夹层结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110364622A true CN110364622A (zh) 2019-10-22

Family

ID=68217953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910604069.8A Pending CN110364622A (zh) 2019-07-05 2019-07-05 基于层状α-MoO3纳米片的夹层结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110364622A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113570A (zh) * 2021-03-22 2021-07-13 大连理工大学 一种纳米碳壳负载钼基异质结的简易构筑方法及其在锂硫电池中的应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104726936A (zh) * 2015-03-27 2015-06-24 扬州大学 化学气相沉积制备正交相MoO3单晶纳米片方法
CN105810817A (zh) * 2016-05-31 2016-07-27 天津理工大学 一种二维纳米片层MoS2垂直结构阻变器件
CN108615809A (zh) * 2018-03-26 2018-10-02 北京大学 一种可控自毁阻变存储器阵列的实现方法
CN109065662A (zh) * 2018-06-29 2018-12-21 国家纳米科学中心 一种Te/MoS2范德华异质结构及其制备方法和应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104726936A (zh) * 2015-03-27 2015-06-24 扬州大学 化学气相沉积制备正交相MoO3单晶纳米片方法
CN105810817A (zh) * 2016-05-31 2016-07-27 天津理工大学 一种二维纳米片层MoS2垂直结构阻变器件
CN108615809A (zh) * 2018-03-26 2018-10-02 北京大学 一种可控自毁阻变存储器阵列的实现方法
CN109065662A (zh) * 2018-06-29 2018-12-21 国家纳米科学中心 一种Te/MoS2范德华异质结构及其制备方法和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113570A (zh) * 2021-03-22 2021-07-13 大连理工大学 一种纳米碳壳负载钼基异质结的简易构筑方法及其在锂硫电池中的应用
CN113113570B (zh) * 2021-03-22 2022-02-18 大连理工大学 一种纳米碳壳负载钼基异质结的简易构筑方法及其在锂硫电池中的应用

Similar Documents

Publication Publication Date Title
Jiang et al. Ferroelectric domain wall memory with embedded selector realized in LiNbO3 single crystals integrated on Si wafers
Fan et al. Ferroelectricity and ferroelectric resistive switching in sputtered Hf0. 5Zr0. 5O2 thin films
WO2020147584A1 (zh) 一种具有多值存储能力的各向异性浮栅存储器
KR20150062878A (ko) 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법
CN106229409B (zh) 一种Er-Se-Sb纳米相变薄膜材料及其制备方法和应用
CN104733612B (zh) 一种阻变存储器及其制备方法
Mähne et al. Analog resistive switching behavior of Al/Nb2O5/Al device
CN104617099B (zh) 有机铁电栅石墨烯柔性存储器件及其制造方法
Godel et al. WS2 2D semiconductor down to monolayers by pulsed-laser deposition for large-scale integration in electronics and spintronics circuits
Sun et al. Effect of carrier screening on ZnO-based resistive switching memory devices
CN106025065A (zh) 一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
Yang et al. Nanoscale multilevel switching in Ge2Sb2Te5 thin film with conductive atomic force microscopy
CN102244196A (zh) 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法
Bégon-Lours et al. Effect of cycling on ultra-thin HfZrO4, ferroelectric synaptic weights
Yang et al. Ferroelectric transistors based on shear-transformation-mediated rhombohedral-stacked molybdenum disulfide
CN110364622A (zh) 基于层状α-MoO3纳米片的夹层结构及其制备方法
Lu et al. Local phenomena at grain boundaries: An alternative approach to grasp the role of oxygen vacancies in metallization of VO2
Liu et al. Ferroelectric field-effect transistors for logic and in-situ memory applications
Romo et al. Optimizing energy storage performance of ALD YSZ thin film devices via yttrium concentration variations
Zou et al. Enhancement of ferroelectricity and homogeneity of orthorhombic phase in Hf0. 5Zr0. 5O2 thin films
CN203800041U (zh) 一种多层膜结构的多源调控的阻变存储器
Pandey et al. Ag nanoparticles capped TiO2 nanowires array based capacitive memory
Song et al. Properties of Resistive Switching in TiO₂ Nanocluster-SiO x (x< 2) Matrix Structure
CN106783854B (zh) 一种黑磷烯薄膜存储器及其制备方法
Guo et al. Tuning oxygen vacancies and resistive switching behaviors in amorphous Y2O3 film-based memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191022