CN110364522A - 能保护低电压元件的电路架构 - Google Patents

能保护低电压元件的电路架构 Download PDF

Info

Publication number
CN110364522A
CN110364522A CN201810254717.7A CN201810254717A CN110364522A CN 110364522 A CN110364522 A CN 110364522A CN 201810254717 A CN201810254717 A CN 201810254717A CN 110364522 A CN110364522 A CN 110364522A
Authority
CN
China
Prior art keywords
voltage
supply voltage
circuit
protection element
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810254717.7A
Other languages
English (en)
Other versions
CN110364522B (zh
Inventor
周纯明
董明辉
陈建文
刘宗延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810254717.7A priority Critical patent/CN110364522B/zh
Publication of CN110364522A publication Critical patent/CN110364522A/zh
Application granted granted Critical
Publication of CN110364522B publication Critical patent/CN110364522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种能保护低电压元件的电路架构，该电路架构包含：一接脚，用来接收一外部装置的信号；一控制电压产生电路，用来在一供应电压位于一高准位时，依据该供应电压产生一第一控制电压以使一保护元件导通，该控制电压产生电路另用来在该供应电压位于一低准位时，依据该接脚的电压产生一第二控制电压以使该保护元件导通；以及该保护元件，依据该第一控制电压与该第二控制电压的其中之一以导通，从而电性连接该接脚与一内部电路，其中该接脚的电压与该第一控制电压的电压差不大于该保护元件的最大耐压，且该接脚的电压与该第二控制电压的电压差不大于该保护元件的最大耐压。

Description

能保护低电压元件的电路架构
技术领域
本发明是关于一种保护电路，尤其是关于一种能保护低电压元件的电路架构。
背景技术
集成电路若要操作于高电压，通常会包含高电压元件以避免高电压造成电路损坏。然而，先进制程所制造的集成电路的元件可能仅能工作于低电压，或者集成电路的制作仅采用低电压制程而省略了高电压制程以节省成本，在上述情形下，集成电路通常会借由叠接方式的电路架构来获得保护。
图1示出一种叠接方式的电路架构用来保护具有低电压元件的集成电路。如图1所示，电路架构100包含一接脚110以及一N型金氧半导体(NMOS)电晶体120，其中NMOS电晶体120是一低电压元件，并与一内部电路12叠接以形成保护。接脚110接收一外部装置14的信号，并于NMOS电晶体120导通时，传送外部装置14的信号给内部电路12。NMOS电晶体120依据一参考电压VREF(例如：1.8V)以导通或关闭，该参考电压VREF通常源自于一稳定的供应电压，当该供应电压位于一高准位(例如：3.3V或1.8V)时，NMOS电晶体120会导通，此时即便接脚110的电压为一高电压(例如：3.3V)，NMOS电晶体120的不同端点的跨压也不会超过NMOS电晶体120的最大耐压(例如：1.8V)；然而，当该供应电压位于一低准位(例如：0V)时，NMOS电晶体120不会导通，此时若接脚110的电压为该高电压，NMOS电晶体120的不同端点的跨压会超过NMOS电晶体120的最大耐压，从而损伤NMOS电晶体120。举例而言，若内部电路12是一USB装置以及外部装置14是一主机，在外部装置14透过电路架构100与内部电路12形成电性连接的瞬间，外部装置14可能会输出一高电压至接脚110，此时该供应电压可能尚未产生或是处于前述低准位，因此NMOS电晶体120不会导通，接脚110的高电压会让NMOS电晶体120的不同端点的跨压超过NMOS电晶体120的最大耐压，从而损伤NMOS电晶体120。
发明内容
本发明的一目的在于提供一种能保护低电压元件的电路架构，以避免先前技术的问题。
本发明公开了一种能保护低电压元件的电路架构，该电路架构的一实施例包含一接脚、一控制电压产生电路、以及一保护元件。该接脚用来接收一外部装置的信号。该控制电压产生电路用来在一供应电压位于一高准位时，依据该供应电压产生一第一控制电压，使得该保护元件导通；该控制电压产生电路另用来在该供应电压位于一低准位时，依据该接脚的电压产生一第二控制电压，使得该保护元件导通。该保护元件依据该第一控制电压与该第二控制电压的其中之一以导通，从而电性连接该接脚与一内部电路，以允许该外部装置的信号传送至该内部电路，其中该接脚的电压与该第一控制电压的电压差不大于该保护元件的一最大耐压，且该接脚的电压与该第二控制电压的电压差也不大于该保护元件的该最大耐压。
有关本发明的特征、实际制作与功效，都配合图式作较佳实施例详细说明如下。
附图说明
图1示出现有技术的电路架构用来保护具有低电压元件的集成电路；
图2示出本发明的能保护低电压元件的电路架构的一实施例；
图3示出图2的控制电压产生电路的一实施例；
图4示出图3的分压电路的一实施例；
图5示出图4的检测电路的一实施例；以及
图6示出图5的检测电路的一实施例。
具体实施方式
以下说明内容的用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本发明的公开内容包含一种能保护低电压元件的电路架构，能够利用一接脚的电压来提供适当的控制电压，以避免低电压元件遭受过大的跨压而被损害。
图2示出本发明的电路架构的一实施例。图2的电路架构200包含一接脚210、一控制电压产生电路220、以及一保护元件230。
请参阅图2。接脚210用来接收一外部装置22的信号及/或用来传送一内部电路24的信号给外部装置22，其中外部装置22可以是/包含于一主机或是一电子装置，内部电路24则包含于可电性连接该主机的另一电子装置或是/包含于可电性连接该电子装置的另一主机，该主机是一电脑或是一能进行资料通讯/操作的装置，该电子装置与该另一电子装置的每一个可以是一USB装置，或是一可与主机物理性及电性分离及连接的电子装置。值得注意的是，本实施例中，电路架构200并不包含外部装置22与内部电路24；在一替代实施例中，电路架构可选择性地包含内部电路24。
请参阅图2。控制电压产生电路220用来在一供应电压端HV的电压(后称供应电压VHV)位于一高准位(例如：3.3V或1.8V)时，依据该供应电压VHV产生一第一控制电压(例如：1.8V)以使保护元件230导通，控制电压产生电路220另用来在该供应电压位于一低准位(例如：0V)时，依据接脚210的电压(例如：3.3V)产生一第二控制电压(例如：1.8V)以使保护元件230导通，其中该供应电压VHV可以是一不受接脚210的电压影响的电压(例如：一低压差稳压器(low-dropout regulator,LDO)的输出电压)，在外部装置22透过电路架构200与内部电路24形成电性连接的瞬间，外部装置22可能会输出一高电压(例如：3.3V)至接脚210，此时该供应电压VHV可能尚未产生或是处于该低准位，因此控制电压产生电路220会依据接脚210的高电压产生该第二控制电压，以避免保护元件230遭受过大的跨压。
请参阅图2。保护元件230(例如：一NMOS电晶体或其等效元件)用来依据该第一控制电压与该第二控制电压的其中之一以导通，从而经由接脚210电性连接外部装置22与内部电路24，其中借由控制电压产生电路220适当地提供该第一与该第二控制电压，接脚210的电压与该第一控制电压的电压差不大于保护元件230的一最大耐压(例如：1.8V)，且接脚210的电压与该第二控制电压的电压差也不大于保护元件230的该最大耐压。
图3示出图2的控制电压产生电路220的一实施例。图3的控制电压产生电路220包含一分压电路310与一检测电路320。分压电路310用来依据接脚210的电压产生一分压VDIV。检测电路320用来在该供应电压VHV位于该高准位时，输出该供应电压VHV作为该第一控制电压给保护元件230，检测电路320另用来在该供应电压VHV位于该低准位时，输出该分压VDIV或其衍生电压(例如：图5的电阻R3输出给保护元件230的电压，其实质等于分压VDIV)作为该第二控制电压给保护元件230。本实施例中，检测电路320包含复数个电晶体(例如：图6的第一、第二与第三检测电路510、520、530)，该复数个电晶体的每一个的一耐压等于/近似于保护元件230的最大耐压，或者不大于1.8V的1.1倍。
图4示出图3的分压电路310的一实施例。图4的分压电路310包含一第一电阻R1、一第二电阻R2以及一第三电阻R3，该第一电阻R1耦接于接脚210与一节点410之间，该第二电阻R2耦接于节点410与一低电源电压端GND(例如：一接地端)之间，该第三电阻R3耦接于节点410与检测电路320之间，其中节点410的电压为前述分压VDIV。在本实施例的一实施样态中，该第一电阻R1的电阻值(例如：300kΩ)小于该第二电阻R2的电阻值(例如：360kΩ)，且小于该第三电阻R3的电阻值(例如：360kΩ)，从而让检测电路320朝分压电路310看过去时等效上会看到一高阻抗，以在前述供应电压VHV位于该高准位时，减少经由该第三电阻R3与检测电路320流至该低电源电压端GND的电流。
图5示出图4的检测电路320的一实施例。图5的检测电路320包含一第一检测电路510、一第二检测电路520以及一第三检测电路530。第一检测电路510耦接于该第三电阻R3与该低电源电压端GND之间，用来在该供应电压VHV位于该高准位时导通，以输出该低电源电压端GND的电压给第二检测电路520。第二检测电路520耦接于该供应电压端HV与保护元件230之间，用来在该供应电压VHV位于该高准位时，依据该低电源电压端GND的电压而导通，从而输出该供应电压VHV作为该第一控制电压给保护元件230，第二检测电路520另用来在该供应电压VHV位于该低准位时，依据前述分压VDIV或其衍生电压而不导通。第三检测电路530耦接于该第三电阻R3与保护元件230之间，用来在该供应电压VHV位于该高准位时不导通，并用来在该供应电压VHV位于该低准位时导通，以输出该分压VDIV或其衍生电压作为该第二控制电压给保护元件230。
图6示出图5的检测电路320的一实施例。如图6所示，第一检测电路510是一NMOS电晶体，而第二检测电路520与第三检测电路530均为PMOS电晶体；另外，保护元件230在本实施例中为一NMOS电晶体。第一检测电路510的NMOS电晶体用来依据一供应电压检测信号HVDET(例如：1.8V)以导通或不导通，当该供应电压VHV位于该高准位时，该供应电压检测信号HVDET令该NMOS电晶体导通，从而该NMOS电晶体的汲极端的电压会等于该NMOS电晶体的源极端(即前述低电源电压端GND)的电压。第二检测电路520的PMOS电晶体用来在该NMOS电晶体导通时，依据该低电源电压端GND的电压而导通，从而输出该供应电压VHV作为该第一控制电压给保护元件230，第二检测电路520另用来在该NMOS电晶体不导通时，依据前述分压VDIV或其衍生电压而不导通。第三检测电路530的PMOS电晶体用来依据该供应电压检测信号HVDET以导通或不导通，当该供应电压VHV位于该高准位时，该供应电压检测信号HVDET令该PMOS电晶体不导通，当该供应电压VHV位于该低准位时，该供应电压检测信号HVDET令该PMOS电晶体导通，从而输出该分压VDIV或其衍生电压作为该第二控制电压给保护元件230。
请注意，在实施为可能的前提下，本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述复数个实施例中部分或全部技术特征的组合，藉此增加本发明实施时的弹性。
综上所述，本发明能够在一供应电压无法令一保护元件处于适当的偏压时，利用一接脚的电压来让该保护元件处于适当的偏压，从而避免该保护元件的不同端点(例如：栅极、漏极、源极与基极的任意二者)的跨压过大。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。
符号说明
100 电路架构
110 接脚
120 NMOS电晶体
12 内部电路
14 外部装置
VREF 参考电压
200 电路架构
210 接脚
220 控制电压产生电路
230 保护元件
22 外部装置
24 内部电路
HV 供应电压端
310 分压电路
320 检测电路
410 节点
R1 第一电阻
R2 第二电阻
R3 第三电阻
VDIV 分压
GND 低电源电压端
510 第一检测电路
520 第二检测电路
530 第三检测电路
HVDET 供应电压检测信号。

Claims (10)

1.一种能保护低电压元件的电路架构，包含：
一接脚，用来接收一外部装置的信号；
一控制电压产生电路，用来在一供应电压位于一高准位时，依据该供应电压产生一第一控制电压以使一保护元件导通，该控制电压产生电路另用来在该供应电压位于一低准位时，依据该接脚的电压产生一第二控制电压以使该保护元件导通；以及
该保护元件，依据该第一控制电压与该第二控制电压的其中之一以导通，从而电性连接该接脚与一内部电路，
其中该接脚的电压与该第一控制电压的电压差不大于该保护元件的一最大耐压，且该接脚的电压与该第二控制电压的电压差不大于该保护元件的该最大耐压。
2.如权利要求1所述的能保护低电压元件的电路架构，其中该控制电压产生电路包含：
一分压电路，用来依据该接脚的电压产生一分压；以及
一检测电路，用来在该供应电压位于该高准位时，输出该供应电压作为该第一控制电压给该保护元件，该检测电路另用来在该供应电压位于该低准位时，输出该分压或其衍生电压作为该第二控制电压给该保护元件。
3.如权利要求2所述的能保护低电压元件的电路架构，其中该检测电路包含复数个电晶体，该复数个电晶体的每一个的一耐压等于该最大耐压或不大于1.8V的1.1倍。
4.如权利要求2所述的能保护低电压元件的电路架构，其中该分压电路包含：
一第一电阻，耦接于该接脚与一节点之间；
一第二电阻，耦接于该节点与一低电源电压端之间；以及
一第三电阻，耦接于该节点与该检测电路之间，
其中该节点的电压为该分压。
5.如权利要求4所述的能保护低电压元件的电路架构，其中该第一电阻的电阻值小于该第二电阻的电阻值，且小于该第三电阻的电阻值。
6.如权利要求5所述的能保护低电压元件的电路架构，其中该第二电阻的电阻值等于该第三电阻的电阻值。
7.如权利要求4所述的能保护低电压元件的电路架构，其中该检测电路包含：
一第一检测电路，耦接于该第三电阻与一低电源电压端之间，用来在该供应电压位于该高准位时导通，以输出该低电源电压端的电压给一第二检测电路；
该第二检测电路，耦接于一供应电压端与该保护元件之间，用来在该供应电压位于该高准位时，依据该低电源电压端的电压而导通，从而输出该供应电压作为该第一控制电压给该保护元件，该第二检测电路另用来在该供应电压位于该低准位时不导通；以及
一第三检测电路，耦接于该第三电阻与该保护元件之间，用来在该供应电压位于该高准位时不导通，并用来在该供应电压位于该低准位时导通，以输出该分压或其衍生电压作为该第二控制电压给该保护元件。
8.如权利要求7所述的能保护低电压元件的电路架构，其中该第一检测电路是一NMOS电晶体，该第二检测电路与该第三检测电路均为PMOS电晶体。
9.如权利要求2所述的能保护低电压元件的电路架构，其中该检测电路包含：
一第一检测电路，耦接于该分压电路与一低电源电压端之间，用来在该供应电压位于该高准位时导通，以输出该低电源电压端的电压给一第二检测电路；
该第二检测电路，耦接于一供应电压端与该保护元件之间，用来在该供应电压位于该高准位时，依据该低电源电压端的电压而导通，从而输出该供应电压作为该第一控制电压给该保护元件，该第二检测电路另用来在该供应电压位于该低准位时不导通；以及
一第三检测电路，耦接在该分压电路与该保护元件之间，用来在该供应电压位于该高准位时不导通，并用来在该供应电压位于该低准位时导通，以输出该分压作为该第二控制电压给该保护元件。
10.如权利要求9所述的能保护低电压元件的电路架构，其中该第一检测电路是一NMOS电晶体，该第二检测电路与该第三检测电路均为PMOS电晶体。
CN201810254717.7A 2018-03-26 2018-03-26 能保护低电压元件的电路架构 Active CN110364522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810254717.7A CN110364522B (zh) 2018-03-26 2018-03-26 能保护低电压元件的电路架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810254717.7A CN110364522B (zh) 2018-03-26 2018-03-26 能保护低电压元件的电路架构

Publications (2)

Publication Number Publication Date
CN110364522A true CN110364522A (zh) 2019-10-22
CN110364522B CN110364522B (zh) 2021-10-08

Family

ID=68213017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810254717.7A Active CN110364522B (zh) 2018-03-26 2018-03-26 能保护低电压元件的电路架构

Country Status (1)

Country Link
CN (1) CN110364522B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212509A (zh) * 1997-07-28 1999-03-31 日本电气株式会社 静电保护电路
CN1542859A (zh) * 2003-01-22 2004-11-03 半导体存储器件
CN102647176A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 输出驱动器
CN102738765A (zh) * 2011-04-06 2012-10-17 台达电子工业股份有限公司 电路保护装置及保护方法
CN103166210A (zh) * 2011-12-19 2013-06-19 隆达电子股份有限公司 过电压保护电路及驱动电路
CN104039053A (zh) * 2014-06-20 2014-09-10 美芯晟科技（北京）有限公司 低电压供电控制方法、电路及应用其的低电压供电电路
CN107346769A (zh) * 2016-05-04 2017-11-14 扬智科技股份有限公司 静电放电保护装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212509A (zh) * 1997-07-28 1999-03-31 日本电气株式会社 静电保护电路
CN1542859A (zh) * 2003-01-22 2004-11-03 半导体存储器件
CN102647176A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 输出驱动器
CN102738765A (zh) * 2011-04-06 2012-10-17 台达电子工业股份有限公司 电路保护装置及保护方法
CN103166210A (zh) * 2011-12-19 2013-06-19 隆达电子股份有限公司 过电压保护电路及驱动电路
CN104039053A (zh) * 2014-06-20 2014-09-10 美芯晟科技（北京）有限公司 低电压供电控制方法、电路及应用其的低电压供电电路
CN107346769A (zh) * 2016-05-04 2017-11-14 扬智科技股份有限公司 静电放电保护装置

Also Published As

Publication number Publication date
CN110364522B (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN104319275A (zh) 静电放电保护电路
CN105591355B (zh) Usb-c控制芯片及其保护电路和usb-c系统
CN108628787A (zh) 接口控制电路
CN103269217A (zh) 输出缓冲器
US20180159485A1 (en) Source follower
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
CN106033240A (zh) 接口供电电路
TWI612771B (zh) 具有用於傳輸信號之可組態可變供應電壓之介面電路
CN110364522A (zh) 能保护低电压元件的电路架构
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
US20170251294A1 (en) Clamping audio signal paths
CN100573401C (zh) 半导体器件
US20120250235A1 (en) Interface module with protection circuit and electronic device
TWI674751B (zh) 可保護低電壓元件的電路架構
CN208001272U (zh) 防闩锁电路及集成电路
CN113572484A (zh) 发射器装置与校正方法
TWI501498B (zh) 靜電放電保護電路及其靜電保護方法
CN106708149A (zh) 缓冲器电路及应用其的电压产生器
CN104467799A (zh) 输入输出电路装置
CN111987707A (zh) 应用于c型通用串行总线连接器的过电压保护电路
US20160187913A1 (en) Power supply system
CN214098415U (zh) 一种基于usb接口的切换控制电路
US11031776B2 (en) Overvoltage protection device and a method for operating an overvoltage protection device
TWI743755B (zh) 發射器裝置與校正方法
CN112068634B (zh) 参考电压产生装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant