CN110349874A - 一种套刻对准的检测方法 - Google Patents

一种套刻对准的检测方法 Download PDF

Info

Publication number
CN110349874A
CN110349874A CN201810302059.4A CN201810302059A CN110349874A CN 110349874 A CN110349874 A CN 110349874A CN 201810302059 A CN201810302059 A CN 201810302059A CN 110349874 A CN110349874 A CN 110349874A
Authority
CN
China
Prior art keywords
film layer
alignment
pattern
value
detection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810302059.4A
Other languages
English (en)
Other versions
CN110349874B (zh
Inventor
柏耸
陈可
宋涛
沈满华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxin Nanfang integrated circuit manufacturing Co.,Ltd.
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810302059.4A priority Critical patent/CN110349874B/zh
Publication of CN110349874A publication Critical patent/CN110349874A/zh
Application granted granted Critical
Publication of CN110349874B publication Critical patent/CN110349874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种套刻对准的检测方法。所述方法包括:提供第一膜层,在所述第一膜层中形成有若干间隔设置的参照图案;在第一膜层上对准地形成第二膜层并获取对准偏差数值,在所述第二膜层上形成有开口,以相对于所述开口的中心轴对称地露出部分所述参照图案;以所述第二膜层为掩膜蚀刻所述参照图案,以去除露出的所述参照图案;去除所述第二膜层;获取剩余的所述参照图案的信号不对称值;根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。本发明提供了一种套刻对准的检测方法,所述方法可以对所述第一膜层和第二膜层之间是否对准进行准确的判断,以确保第一膜层和第二膜层之间完全对准,避免由对准偏差导致器件的性能和良率下降。

Description

一种套刻对准的检测方法
技术领域
本发明涉及半导体技术领域,具体而言涉及一种套刻对准的检测方法。
背景技术
集成电路制造技术是一个复杂的工艺,技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸,即关键尺寸(critical dimension,CD),随着关键尺寸的缩小,甚至缩小至纳米级,而正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
在半导体器件的制备过程中通常需要形成上下叠层的多个膜层,并在相应的膜层中形成各种元件,其中上下叠层的膜层中当层和前层需要对准,以便在当层中形成的某个元件与下层的某个元件上下对应或上下连接等,因此上下层之间的对准、套刻(Overlay)成为影响器件性能的重要因素。
目前对于上下层是否对准的方法有多重,例如CDSEM、基于衍射的套刻标记(DBO)或基于成像的套刻标记(IBO)等方法,但是每种方法得到的对准误差并不一致,因此并不能确定哪种方法确定的对准误差是准确的,应该采用哪种对准方法进行对准,给实际生产带来难题。所以,在本申请中所述套刻标记的形成方法可以参照目前公知的方法,并不局限于某一种。
鉴于上述技术问题的存在,有必要提出一种套刻对准的检测方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明提供了一种套刻对准的检测方法,所述方法包括:
提供第一膜层,在所述第一膜层中形成有若干间隔设置的参照图案;
在所述第一膜层上对准地形成第二膜层并获取对准偏差数值,在所述第二膜层上形成有开口,以相对于所述开口的中心轴对称地露出部分所述参照图案;
以所述第二膜层为掩膜蚀刻所述参照图案,以去除露出的所述参照图案;
去除所述第二膜层;
获取剩余的所述参照图案的信号不对称值;
根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。
可选地,获取剩余的所述参照图案的信号不对称值的方法包括:
对剩余的所述参照图案进行照射并收集反射光信号的强度和位置,以得到处理前信号不对称值;
对所述反射光信号的强度和位置进行求导处理,以得到处理后信号不对称值;
计算所述处理前信号不对称值和所述处理后信号不对称值的差值,以得到所述信号不对称值。
可选地,判断所述第一膜层和所述第二膜层是否对准的方法包括:
当所述信号不对称值为零时,则所述第一膜层和所述第二膜层完全对准。
可选地,判断所述第一膜层和所述第二膜层是否对准的方法包括:
以所述对准偏差数值为横坐标,以所述信号不对称值为纵坐标建立坐标系,以得到点状图;
若所述点状图相对于坐标原点对称,则判断所述第一膜层和所述第二膜层对准;
若所述点状图相对于所述坐标原点不对称,则判断所述第一膜层和所述第二膜层没有对准。
可选地,若所述点状图相对于所述坐标原点不对称,则根据所述点状图的实际对称点和所述坐标原点的关系修正所述第二膜层中的对准值,以使所述点状图的实际对称点和所述坐标原点重合。
可选地,在所述第一膜层上形成有第一对准标记,在所述第二膜层上形成有第二对准标记,通过将所述第一对准标记和所述第二对准标记对准以实现所述第一膜层和所述第二膜层的对准。
可选地,修正所述第二膜层中的对准值之后,还包括:
在第二膜层中形成修正的第二对准标记。
可选地,获取对准偏差数值的方法包括:
将所述第一膜层和所述第二膜层对准之后,检查所述第一膜层和所述第二膜层中需要对准的图案之间发生偏移的数值,以得到所述对准偏差数值。
可选地,当所述第一膜层和所述第二膜层的所述对准偏差数值为零时,剩余的所述参照图案仍是对称的,当所述第一膜层和所述第二膜层的所述对准偏差数值不为零时,剩余的所述参照图案是不对称的。
可选地,每个所述参照图案为若干套刻图形组合形成的阵列;
所述参照图案在基底上投影图案为方形、梯形、三角形和圆形中的任一种。
可选地,所述第二膜层包括依次形成的抗反射层和光刻胶层。
本发明提供了一种套刻对准的检测方法,所述方法可以对所述第一膜层和第二膜层之间是否对准进行准确的判断,以确保第一膜层和第二膜层之间完全对准,避免由对准偏差导致器件的性能和良率下降。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A至图1E示出了本发明一个实施方式的套刻对准检测过程中形成的器件的结构示意图;
图2A和2B示出了本发明一个实施方式的套刻对准检测方法中形成的点状图;
图3示出了本发明一实施例中的获取信号不对称值的示意图;
图4示出了本发明一实施例中的套刻对准的检测方法的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
为了解决目前检测方法不够准确和确定的技术问题,本发明提供了一种套刻对准的检测方法,其中图4示出了本发明一实施例中的套刻对准的检测方法的工艺流程图,所述方法主要包括:
步骤S1:提供第一膜层,在所述第一膜层中形成有若干间隔设置的参照图案;
步骤S2:在所述第一膜层上对准地形成第二膜层并获取对准偏差数值,在所述第二膜层上形成有开口,以相对于所述开口的中心轴对称地露出部分所述参照图案;
步骤S3:以所述第二膜层为掩膜蚀刻所述参照图案,以去除露出的所述参照图案;
步骤S4:去除所述第二膜层;
步骤S5:获取剩余的所述参照图案的信号不对称值;
步骤S6:根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。
本发明提供了一种套刻对准的检测方法,所述方法可以对所述第一膜层和第二膜层之间是否对准进行准确的判断,以确保第一膜层和第二膜层之间完全对准,避免由对准偏差导致器件的性能和良率下降。
具体地,下面参考图1A至图1E对本发明的套刻对准的检测方法做详细描述,其中,图1A至图1E示出了本发明一个实施方式的套刻对准检测的结构示意图。
首先,执行步骤一,提供第一膜层,在所述第一膜层中形成有若干间隔设置的参照图案。
具体地,如图1A所示,提供基底,在所述基底上形成有第一膜层,其中所述基底未示出,所述基底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述基底上形成有第一膜层,在所述第一膜层中形成有若干间隔并且对称设置的参照图案101,其中,所述参照图案可以为一组对准标记,其在基底上投影图案为方形、梯形、三角形和圆形中的任一种。其中,每个所述参照图案均为若干个更小的图案组成。
例如在本申请的一实施例中所述参照图案101在基底上投影图案为梯形,所述参照图案为鳍片,但并不局限于该示例。
其中所述参照图案的数目为若干个并且按照规则的排列为阵列,在该阵列中所述若干参照图案对称的分布,例如当所述参照图案为奇数个,则以最中心的该参照图案为对称轴左右对称,当参照图案为偶数个,则以该阵列的中心线为对称轴左右对称。
其中,在所述第一膜层中还形成有若干第一对准标记,其中,所述第一对准标记为若干组,分布在所述第一膜层的不同位置,具体的分布位置可以根据实际需要进行设置,并不局限于某一区域。
其中,所述第一对准标记的形状可以为方形、梯形、三角形和圆形和十字形等形状,并不局限于某一种。
在本发明的一实施例中所述第一对准标记在基底上投影图案为梯形,所述第一对准标记为鳍片,其可以与所述参照图案在同一工艺中形成。
在第一膜层上形成多个鳍片的方法包括:例如,在所述基底上形成若干组鳍片,每组中所述若干鳍片的宽度全部相同并且对称分布。
具体地,所述鳍片结构的形成方法并不局限于某一种,下面给出一种示例性的形成方法:在第一膜层上形成硬掩膜层(图中未示出),形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺,例如化学气相沉积工艺,所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层;图案化所述硬掩膜层,形成用于蚀刻第一膜层以在其上形成鳍片的多个彼此隔离的掩膜,在一个实施例中,采用自对准双图案(SADP)工艺实施所述图案化过程;蚀刻第一膜层以在其上形成鳍片结构。
执行步骤二,在所述第一膜层上对准地形成第二膜层并获取对准偏差数值(OVLvalue),在所述第二膜层上形成有开口,以相对于所述开口的中心轴对称地露出部分所述参照图案。
具体地,在该步骤中,如图1B所示,提供第二膜层102并在所述第一膜层上对准地形成所述第二膜层,以覆盖所述第一膜层。
其中所述第二膜层中形成有第二对准标记,通过将所述第一对准标记和所述第二对准标记对准以实现所述第一膜层和所述第二膜层的对准。
其中,所述第二对准标记的形状可以为方形、梯形、三角形和圆形和十字形等形状,并不局限于某一种。
可选地,在本申请中所述第二膜层包括依次形成的底部抗反射层和光刻胶层,但并不绝限于该示例。
其中,所述第二膜层上形成有开口,所述开口露出部分所述参照图案,其中露出的部分所述参照图案关于所述开口的中心轴对称,如图1B所示。
其中,形成所述开口的方法包括但不局限于以下步骤:依次形成所述底部抗反射层和光刻胶层,并对所述光刻胶层进行曝光显影,以形成开口,然后以所述光刻胶层为掩膜蚀刻所述底部抗反射层,以将所述开口转移至所述底部抗反射层中,并露出部分所述参照图案,如图1B所示。
在将第一膜层和所述第二膜层对准之后,检查所述第一膜层和所述第二膜层的对准情况,并获得对准偏差数值(OVL value),其中所述对准偏差数值(OVL value)是指第一膜层和第二膜层中需要对准的图案存在的对准偏差,例如若第一膜层和第二膜层中需要对准的图案完全对准,则对准偏差数值(OVL value)为零,若第一膜层和第二膜层中需要对准的图案没有完全对准,则对准偏差数值(OVL value)为发生偏移的数值,例如为1nm,2nm,3nm等。
执行步骤三,以所述第二膜层为掩膜蚀刻所述参照图案,以去除露出的所述参照图案。
具体地,以所述第二膜层为掩膜选用干法蚀刻或者湿法蚀刻去除露出的所述参照图案。
在一具体实施方式中,选用干法蚀刻形成所述参照图案,并且在干法蚀刻中可以选用CF4、CHF3另外加上N2、CO2、O2中的一种作为蚀刻气氛,其中气体流量为CF4 10-200sccm,CHF310-200sccm,N2或CO2或O210-400sccm,所述蚀刻压力为30-150mTorr,蚀刻时间为5-120s。
其中,当所述第一膜层和所述第二膜层的对准误差为零时,去除的参照图案是对称的,剩余的所述参照图案仍是对称的,如图1C所示;当所述第一膜层和所述第二膜层的对准误差不为零时,去除的所述参照图案是不对称的,剩余的所述参照图案是不对称的,如图1D所示。
执行步骤四,去除所述第二膜层;获取剩余的所述参照图案的信号不对称值(Qmerit)。
其中,量测信号确立的标记位置和用量测信号的导数信号确立的标记位置的差来代表信号的不对称特性。
具体地,如图1E所示,首先去除剩余的第二膜层,露出剩余的所述参照图案。
其中所述第二膜层的去除方法可以选用常规的方法,并不局限于某一种,例如可以通过灰化的方法去除。
在去除所述第二膜层之后,接着获取剩余的所述参照图案的信号不对称值,获取剩余的所述参照图案的信号不对称值的方法包括:
对剩余的所述参照图案进行照射并收集反射光信号的强度和位置,以得到处理前信号不对称值;
对所述反射光信号的强度和位置进行求导处理,以得到处理后信号不对称值;
计算所述处理前信号不对称值和所述处理后信号不对称值的差值,以得到信号不对称值。
其中,所述参照图案的信号不对称值为图案对准过程中图案的中心位置发生偏移的值。
具体地,如图3所示,剩余的所述参照图案进行照射并收集反射光信号,对所述反射光信号进行处理,以得到剩余参照图案的中线值,即所有剩余图案的中心位置,如图3中上半部分的图形,其中线值为黑点所示的位置;然后对所述光发射信号的强度和位置进行求导处理,以得到处理后的参照图案的中线值,其中处理前和处理后的中线值的差即为发生偏移的差,即所述参照图案的信号不对称值。
执行步骤五,根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。
具体地,判断所述第一膜层和所述第二膜层是否对准的方法包括:
当所述信号不对称值为零时,则所述第一膜层和所述第二膜层完全对准;
当所述信号不对称值不为零时,则所述第一膜层和所述第二膜层没有对准。
在本发明的一个实施例中,如图3所示,当对所述反射光信号进行处理,以得到剩余参照图案的中线值,然后对所述光发射信号进行求导处理,以得到处理后的参照图案的中线值,当处理前的中线值和处理后的中线值重合,则所述第一膜层和所述第二膜层完全对准;当处理前的中线值和处理后的中线值没有重合,则所述第一膜层和所述第二膜层没有对准。
本发明提供了一种套刻对准的检测方法,所述方法可以对所述第一膜层和第二膜层之间是否对准进行准确的判断,以确保第一膜层和第二膜层之间完全对准,避免由对准偏差导致器件的性能和良率下降。
实施例二
实施例一提供了一种套刻对准的检测方法,所述方法可以对第一膜层和第二膜层是否对准进行定性的检测,即可以准确的判断第一膜层和第二膜层是否对准,但是若第一膜层和第二膜层没有对准也不能对该情况进行定量的校对,为了弥补该缺陷本发明的实施例二提供了一种对准误差的定量分析,在第一膜层和第二膜层没有对准时可以对第二膜层上的对准标记进行调整或补偿,以使第一膜层和第二膜层对准。
具体地,所述方法包括:
执行步骤一,提供基底,在所述基底上形成有第一膜层,在所述第一膜层中形成有若干间隔设置的参照图案;
执行步骤二,在所述第一膜层上对准地形成第二膜层并获取对准偏差数值(OVLvalue),在所述第二膜层上形成有开口,以相对于所述开口的中心轴对称地露出部分所述参照图案;
执行步骤三,以所述第二膜层为掩膜蚀刻所述参照图案,以去除露出的所述参照图案;
执行步骤四,去除所述第二膜层;获取剩余的所述参照图案的信号不对称值;
其中步骤一至步骤四可以参照实施例一中的描述,当然还可以对所述步骤中的操作进行常规的变换,在此不再赘述。
在该实施例中,判断所述第一膜层和所述第二膜层是否对准的方法包括:
以所述准偏差数值为横坐标,以所述信号不对称值为纵坐标建立坐标系,以得到点状图;
若所述点状图相对于所述坐标原点对称,则判断所述第一膜层和所述第二膜层对准;
若所述点状图相对于所述坐标原点不对称,则判断所述第一膜层和所述第二膜层没有对准。
具体地,如图2A所示,根据步骤二中获取的对准偏差数值(OVL value)和步骤四中得到的信号不对称值建立坐标系,其中,对准偏差数值(OVL value)为横坐标,信号不对称值为纵坐标,将每个参照图案和对准标记的值标记到坐标系中即可得到如图2A和2B所示的点状图,其中每个点代表一个对准标记或参照图案。
其中右侧图形为坐标系原点附近区域的局部放大图,若所述点状图相对于所述坐标原点对称,即所述点状图通过坐标系的原点,则判断所述第一膜层和所述第二膜层对准,如图2A所示;若所述点状图相对于所述坐标原点不对称,即所述点状图没有通过坐标系的原点,则判断所述第一膜层和所述第二膜层没有对准,如图2B所示。
若所述点状图相对于所述坐标原点不对称,则根据所述点状图的实际对称点和所述坐标原点的关系修正所述第二膜层中的对准值,以使所述点状图的实际对称点和所述坐标原点重合。
具体地,在本发明的一实施例中,如图2B所示,特别是右侧的局部放大图,可以看出所述点状图并没有通过坐标原点,而是移动了一定的距离,点状图相对于坐标(0.21,0.6)对称,即调整步骤二中的所述对准偏差数值(OVL value),以使(0.21,0.6)移动到原点位置即可消除对准带来的偏差。
本发明提供了一种套刻对准的检测方法,所述方法不仅可以对所述第一膜层和第二膜层之间是否对准进行准确的判断,还可以定量的得到第一膜层和第二膜层之间发生偏移的误差,并根据该误差对当层的对准进行调整,以使第一膜层和第二膜层之间完全对准,避免由对准偏差导致器件的性能和良率下降。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种套刻对准的检测方法,其特征在于,所述方法包括:
提供第一膜层,在所述第一膜层中形成有若干间隔设置的参照图案;
在所述第一膜层上对准地形成第二膜层并获取对准偏差数值,在所述第二膜层上形成有开口,以相对于所述开口的中心轴对称地露出部分所述参照图案;
以所述第二膜层为掩膜蚀刻所述参照图案,以去除露出的所述参照图案;
去除所述第二膜层;
获取剩余的所述参照图案的信号不对称值;
根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。
2.根据权利要求1所述的检测方法,其特征在于,获取剩余的所述参照图案的信号不对称值的方法包括:
对剩余的所述参照图案进行照射并收集反射光信号的强度和位置,以得到处理前信号不对称值;
对所述反射光信号的强度和位置求导处理,以得到处理后信号不对称值;
计算所述处理前信号不对称值和所述处理后信号不对称值的差值,以得到所述信号不对称值。
3.根据权利要求1所述的检测方法,其特征在于,判断所述第一膜层和所述第二膜层是否对准的方法包括:
当所述信号不对称值为零时,则所述第一膜层和所述第二膜层完全对准。
4.根据权利要求1所述的检测方法,其特征在于,判断所述第一膜层和所述第二膜层是否对准的方法包括:
以所述对准偏差数值为横坐标,以所述信号不对称值为纵坐标建立坐标系,以得到点状图;
若所述点状图相对于坐标原点对称,则判断所述第一膜层和所述第二膜层对准;
若所述点状图相对于所述坐标原点不对称,则判断所述第一膜层和所述第二膜层没有对准。
5.根据权利要求4所述的检测方法,其特征在于,若所述点状图相对于所述坐标原点不对称,则根据所述点状图的实际对称点和所述坐标原点的关系修正所述第二膜层中的对准值,以使所述点状图的实际对称点和所述坐标原点重合。
6.根据权利要求5所述的检测方法,其特征在于,在所述第一膜层上形成有第一对准标记,在所述第二膜层上形成有第二对准标记,通过将所述第一对准标记和所述第二对准标记对准以实现所述第一膜层和所述第二膜层的对准。
7.根据权利要求6所述的检测方法,其特征在于,修正所述第二膜层中的对准值之后,还包括:
在第二膜层中形成修正的第二对准标记。
8.根据权利要求1所述的检测方法,其特征在于,获取对准偏差数值的方法包括:
将所述第一膜层和所述第二膜层对准之后,检查所述第一膜层和所述第二膜层中需要对准的图案之间发生偏移的数值,以得到所述对准偏差数值。
9.根据权利要求1所述的检测方法,其特征在于,当所述第一膜层和所述第二膜层的所述对准偏差数值为零时,剩余的所述参照图案仍是对称的,当所述第一膜层和所述第二膜层的所述对准偏差数值不为零时,剩余的所述参照图案是不对称的。
10.根据权利要求1所述的检测方法,其特征在于,每个所述参照图案为若干套刻图形组合形成的阵列;
所述参照图案在基底上投影图案为方形、梯形、三角形和圆形中的任一种。
11.根据权利要求1所述的检测方法,其特征在于,所述第二膜层包括依次形成的抗反射层和光刻胶层。
CN201810302059.4A 2018-04-04 2018-04-04 一种套刻对准的检测方法 Active CN110349874B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810302059.4A CN110349874B (zh) 2018-04-04 2018-04-04 一种套刻对准的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810302059.4A CN110349874B (zh) 2018-04-04 2018-04-04 一种套刻对准的检测方法

Publications (2)

Publication Number Publication Date
CN110349874A true CN110349874A (zh) 2019-10-18
CN110349874B CN110349874B (zh) 2021-06-04

Family

ID=68172902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810302059.4A Active CN110349874B (zh) 2018-04-04 2018-04-04 一种套刻对准的检测方法

Country Status (1)

Country Link
CN (1) CN110349874B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477610A (zh) * 2020-04-21 2020-07-31 錼创显示科技股份有限公司 对准结构
US11181834B2 (en) 2020-04-21 2021-11-23 PlayNitride Display Co., Ltd. Alignment structure
CN114428444A (zh) * 2020-10-29 2022-05-03 中芯国际集成电路制造(上海)有限公司 套刻量测系统矫正方法
CN115145127A (zh) * 2022-09-05 2022-10-04 上海传芯半导体有限公司 套刻精度的检测结构及其制备方法、套刻精度的检测方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590382A (en) * 1983-05-31 1986-05-20 Kabushiki Kaisha Toshiba Method of aligning two members utilizing marks provided thereon
TW425602B (en) * 1999-09-06 2001-03-11 Taiwan Semiconductor Mfg Method for monitoring the alignment of overlay layers in exposure machine
JP2005032911A (ja) * 2003-07-10 2005-02-03 Sony Corp アライメント誤差検出装置およびアライメント誤差検出方法
US6949462B1 (en) * 2002-04-04 2005-09-27 Nanometrics Incorporated Measuring an alignment target with multiple polarization states
CN103972119A (zh) * 2013-01-25 2014-08-06 北大方正集团有限公司 一种测试装置和使用该测试装置测量对准偏差的方法
CN104216234A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 光刻系统光源对称性的检测方法
US20150285627A1 (en) * 2012-07-06 2015-10-08 Hitachi High-Technologies Corporation Overlay error measuring device and computer program for causing computer to measure pattern
US20160146740A1 (en) * 2014-11-21 2016-05-26 Asml Netherlands B.V. Metrology method and apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590382A (en) * 1983-05-31 1986-05-20 Kabushiki Kaisha Toshiba Method of aligning two members utilizing marks provided thereon
TW425602B (en) * 1999-09-06 2001-03-11 Taiwan Semiconductor Mfg Method for monitoring the alignment of overlay layers in exposure machine
US6949462B1 (en) * 2002-04-04 2005-09-27 Nanometrics Incorporated Measuring an alignment target with multiple polarization states
JP2005032911A (ja) * 2003-07-10 2005-02-03 Sony Corp アライメント誤差検出装置およびアライメント誤差検出方法
US20150285627A1 (en) * 2012-07-06 2015-10-08 Hitachi High-Technologies Corporation Overlay error measuring device and computer program for causing computer to measure pattern
CN103972119A (zh) * 2013-01-25 2014-08-06 北大方正集团有限公司 一种测试装置和使用该测试装置测量对准偏差的方法
CN104216234A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 光刻系统光源对称性的检测方法
US20160146740A1 (en) * 2014-11-21 2016-05-26 Asml Netherlands B.V. Metrology method and apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477610A (zh) * 2020-04-21 2020-07-31 錼创显示科技股份有限公司 对准结构
US11181834B2 (en) 2020-04-21 2021-11-23 PlayNitride Display Co., Ltd. Alignment structure
CN111477610B (zh) * 2020-04-21 2022-07-12 錼创显示科技股份有限公司 对准结构
CN114428444A (zh) * 2020-10-29 2022-05-03 中芯国际集成电路制造(上海)有限公司 套刻量测系统矫正方法
CN114428444B (zh) * 2020-10-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 套刻量测系统矫正方法
CN115145127A (zh) * 2022-09-05 2022-10-04 上海传芯半导体有限公司 套刻精度的检测结构及其制备方法、套刻精度的检测方法

Also Published As

Publication number Publication date
CN110349874B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN110349874A (zh) 一种套刻对准的检测方法
US8956976B2 (en) Methods of processing semiconductor substrates in forming scribe line alignment marks
US9123729B2 (en) Alignment mark design for semiconductor device
US7556898B2 (en) Overlay target for polarized light lithography
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
JP4511582B2 (ja) マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
TWI509657B (zh) 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法
CN117311108B (zh) 套刻标记及其制备方法
US20160079182A1 (en) Method for processing a carrier and a carrier
TWI736317B (zh) 用於黃光製程的辨識方法與半導體元件
US9983154B2 (en) Method for inspecting a pattern of features on a semiconductor die
JP2001217187A (ja) 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法
JP4525067B2 (ja) 位置ずれ検出用マーク
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
CN108227390B (zh) 一种光刻机的像质检测方法
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
US6068955A (en) Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks
JP3788422B2 (ja) 半導体装置の検査方法
KR20060038617A (ko) 불량패턴 검출을 위한 테스트 패턴 및 그를 이용한불량패턴 검출 방법
JPH10186634A (ja) フォトマスク
KR20080000124A (ko) 노광 공정의 디포커스 검출 방법
JP2000133572A (ja) 重ね合わせ精度測定用パターン
JPH03107845A (ja) レジストパターンの検査方法
KR20060069999A (ko) 오버레이 측정 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211217

Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201203

Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co.,Ltd.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Address before: 201203 18 Zhangjiang Road, Shanghai, Pudong New Area

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee before: SMIC international integrated circuit manufacturing (Beijing) Co., Ltd