CN110336644A - 一种高维调制下的分层编码方法 - Google Patents

Abstract

本发明公开了一种高维调制下的分层编码方法，涉及通信编码技术领域。本发明包括如下步骤：步骤S1：串行数据输入端向串并转换器输入串行数据流；步骤S2：串并转换器处理后的数据流输入多层编码器；步骤S3：各层编码器之间相互关联并在高维调制下进行信息的传递；步骤S4：各层编码器处理后将数据流输入调制器进行调制映射处理；步骤S5：最终从调制器输出端输出。本发明通过将多层编码器之间相互关联，每一层编码器对本层数据进行编码的同时将数据传递到高一层的编码器进行保护直至到最高一层，提高了多层编码器编码速率、纠错能力以及处理数据的性能。

Description

一种高维调制下的分层编码方法

技术领域

本发明属于通信编码技术领域，特别是涉及一种高维调制下的分层编 码方法。

背景技术

在数字通信领域中，使用纠错编码去纠正数据传输过程中发生的误码 是一种被广泛采用的差错控制技术。通常纠错编码是对二进制数据进行编 码，而编码的性能好坏由码字集合的最小汉明距离(Hamming distance) 决定。Ungerboeck在他的先驱性文献中指出：在高维调制(即一个调制符 号携带着多个比特的信息数据)的情况下，决定编码的性能好坏的因素不 是汉明距离，而是欧氏距离(Euclidean distance)，即编码调制后的信 号在传输空间上的实际距离。Ungerboeck提出了一种在不增加系统带宽的 情况下通过提高调制维数而获得的冗余信息去提高调制信号序列的欧氏距 离的编码方法。

在高维调制的情况下，不同层次上的数据通常具有不同的传输错误概 率。通常越低层次上的数据具有越高的错误概率。因此分层编码方案通常 在不同的层次上配备不同强度的编码器—越低的层次配备越强的编码，所 以分层编码又通常被称为不等保护度编码。但是如何平衡不同层次上的传 输错误概率以达到系统的最佳性能是一件困难的事情。

对此本发明提出了一种高维调制下分层编码的新方法，能够有效平衡 不同层次上的传输错误率达到系统的最佳性能。

发明内容

本发明的目的在于提供一种高维调制下的分层编码方法，通过将多层 编码器之间相互关联，使各层编码器之间能够具有相同的编码速度，每一 层编码器对本层数据进行编码的同时将数据传递到高一层的编码器进行保 护直至到最高一层，解决了现有的多层编码器编码速率低、纠错能力差以 及性能不佳的问题。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明为一种高维调制下的分层编码方法，包括如下步骤：

步骤S1：串行数据输入端向串并转换器输入串行数据流；

步骤S2：串并转换器处理后的数据流输入多层编码器；

步骤S3：各层编码器之间相互关联并在高维调制下进行信息的传递；

步骤S4：各层编码器处理后将数据流输入调制器进行调制映射处理；

步骤S5：最终从调制器输出端输出。

优选地，所述步骤S1中，所述串行数据输入端用于供给数据比特序列 的串行数据流；所述串并转换器用于将数据比特序列的串行数据流转换成 并行数据流。

优选地，所述步骤S2中，多层编码器包括基础层处理器和至少一个增 强层处理器；所述增强层处理器包括增强层编码器和至少两个参考处理单 元。

优选地，所述步骤S3中，在多层编码器中，较低层的编码器需要对本 层的数据进行编码，同时要将编码器的信息传递到高一层的编码器中；较 高层的编码器不但要对本层的数据及低一层的编码信息进行编码，同时要 将本层编码器的信息传递到更高一层的编码器中，直至最高一层编码器。

优选地，所述多层编码器的层数不少于3层。

优选地，所述编码器包括非系统卷积码编码器和系统卷积码编码器； 所述非系统卷积码编码器和系统卷积码编码器均采用八进制数进行表述。

优选地，所述步骤S4中，调制映射处理用于将数据流处理到高频信号 中来进行信号传输。

本发明具有以下有益效果：

(1)本发明通过将多层编码器之间相互关联，每一层编码器对本层数 据进行编码的同时将数据数据传递到高一层的编码器进行保护直至到最高 一层，提高了多层编码器编码速率、纠错能力以及处理数据的性能。

(2)本发明的多层编码结构使各层编码器之间不在相互独立，摆脱了 原先各层编码器必须具有不同编码强度的规定，这样多层编码器具有了相 同的编码速率以及纠错能力，这种相互的信息传递，使各层编码能力之间 达成了一种自然的平衡。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有 优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动 的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一种高维调制下的分层编码的基本编码结构；

图2为本实施例一中，一个1/2速率(15,13)的非系统卷积码编码器；

图3为本实施例二中，一个1/2速率(15,13)的系统卷积码编码器；

图4为本实施例三中，一个((15，13)，12；(15，13))非系统 码两层编码器；

图5为本实施例三中，一个((15，13)，12；(15，13))系统码 两层编码器；

图6为以四进制连续相位4CPFSK调制为例对两层编码方案进行了计算 机仿真的结果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进 行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没 有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的 范围。

请参阅图1所示，本发明为一种高维调制下的分层编码方法，包括如 下步骤：

步骤S1：串行数据输入端向串并转换器输入串行数据流；

步骤S2：串并转换器处理后的数据流输入多层编码器；

步骤S3：各层编码器之间相互关联并在高维调制下进行信息的传递；

步骤S4：各层编码器处理后将数据流输入调制器进行调制映射处理；

步骤S5：最终从调制器输出端输出。

其中，步骤S1中，串行数据输入端用于供给数据比特序列的串行数据 流；串并转换器用于将数据比特序列的串行数据流转换成并行数据流。

其中，步骤S2中，多层编码器包括基础层处理器和至少一个增强层处 理器；增强层处理器包括增强层编码器和至少两个参考处理单元。

其中，步骤S3中，在多层编码器中，较低层的编码器需要对本层的数 据进行编码，同时要将编码器的信息传递到高一层的编码器中；较高层的 编码器不但要对本层的数据及低一层的编码信息进行编码，同时要将本层 编码器的信息传递到更高一层的编码器中，直至最高一层编码器。

其中，多层编码器的层数不少于3层。

其中，编码器包括非系统卷积码编码器和系统卷积码编码器；非系统 卷积码编码器和系统卷积码编码器均采用八进制数进行表述。

其中，步骤S4中，调制映射处理用于将数据流处理到高频信号中来进 行信号传输。

本实施例的一个具体应用为：

实施例一

请参阅图2所示，每1比特输入数据b产生2比特的输出c1及c0。由 于输入数据序列不再原始地重现在编码器的输出序列中，这种编码被称为 非系统卷积码。当编码速率提高时，c1及c0会遵循一定的规则进行删除。 图中D2～D0是3级移位寄存器，而代表模2加的加法器。对卷积码而言， 寄存器的阶数及编码速率决定了该编码的纠错能力。

卷积码的编码器通常可用八进制数进行表述。首先观察D2～D0输出、 输入端的连接关系—连接的点记为1、无连接的记为0。然后由右至左每3 点为一组，这样xor0与D2～D0的连接关系便可由八进制数15表述。同理，xor1与D2～D0的连接关系便可由八进制数13表述；所以该编码器可用(15， 13)表示。

实施例二

请参阅图3所示，一个1/2速率系统码的卷积码编码器，编码后的信息 位保持不变。由于xor0及xor1与D2～D0的连接关系与图2相同，因此编码 器的八进制表述与图2的编码器相同。当采用更高的编码速率时，只需按一 定的比例删除一定数量的校验比特c。

实施例三

请参阅图4-5所示，两层编码在进行编码器之间信息传递时，将两层 编码器以格式(C0，I0；C1)来表述，其中C0为编码器0的八进制表示； I0为编码器0传递的信息的八进制表示；C1为编码器1的八进制表示。 I0的八进制表述与编码器的八进制表述基于相同的规则；

实施例四

请参阅图6所示，以四进制连续相位4CPFSK调制为例对两层编码方案 进行了计算机仿真。一个4CPFSK调制符号携带两比特数字信息(m1m0)共 有四种取值；调制映射采用{00，01，10，11}→{-3，-1，+3，+1}。调 制指数采用1/4。首先我们需要选择具有良好欧氏距离的分层编码器。在仿 真中采用了4阶寄存器的非系统(31，35)卷积码，两层编码速率均取4/5。 具有信息传递的两层卷积码为((31，35)，25；(31，35))。图中4CPFSK 曲线为未编码系统。为对比起见，对不具有信息传递的编码方案((31， 35)，0；(31，35))也进行了仿真。实际上，两层编码可采用不同的编 码器；

由图6对比可以看出，当信噪比较低时多层编码之间的信息传递并没 有明显的效果。因为此时4/5速率的编码对信道噪声而言不具有足够强的 能力，上层编码并没有多余的能力分享给下层编码。随着信噪比的增加， 没有信息传递的系统的误码性能主要由底层编码的性能左右。这时将高层 编码器的多余能力分配到低层编码上去即可获得两层编码能力之间的良好 平衡。

仿真结果表明：多层编码之间的信息传递对系统的误码性能的提高有 着显著的效果。当调制维数提高时，这种效果会愈加显著。经过多次反复 试验发现，在四进制连续相位调制的情况下，非系统卷积码(13，11)、 (31，35)、(35，35)及系统卷积码(15，6)、(35，15)、(21，13) 的欧氏距离特性最好。

值得注意的是，上述系统实施例中，所包括的各个单元只是按照功能 逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即 可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限 制本发明的保护范围。

另外，本领域普通技术人员可以理解实现上述各实施例方法中的全部 或部分步骤是可以通过程序来指令相关的硬件来完成，相应的程序可以存 储于一计算机可读取存储介质中。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例 并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。 显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具 体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使 所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求 书及其全部范围和等效物的限制。

Claims (7)

1.一种高维调制下的分层编码方法，其特征在于，包括如下步骤：

步骤S1：串行数据输入端向串并转换器输入串行数据流；

步骤S2：串并转换器处理后的数据流输入多层编码器；

步骤S3：各层编码器之间相互关联并在高维调制下进行信息的传递；

步骤S4：各层编码器处理后将数据流输入调制器进行调制映射处理；

步骤S5：最终从调制器输出端输出。

2.根据权利要求1所述的一种高维调制下的分层编码方法，其特征在于，所述步骤S1中，所述串行数据输入端用于供给数据比特序列的串行数据流；所述串并转换器用于将数据比特序列的串行数据流转换成并行数据流。

3.根据权利要求1所述的一种高维调制下的分层编码方法，其特征在于，所述步骤S2中，多层编码器包括基础层处理器和至少一个增强层处理器；所述增强层处理器包括增强层编码器和至少两个参考处理单元。

4.根据权利要求1所述的一种高维调制下的分层编码方法，其特征在于，所述步骤S3中，在多层编码器中，较低层的编码器需要对本层的数据进行编码，同时要将编码器的信息传递到高一层的编码器中；较高层的编码器不但要对本层的数据及低一层的编码信息进行编码，同时要将本层编码器的信息传递到更高一层的编码器中，直至最高一层编码器。

5.根据权利要求1所述的一种高维调制下的分层编码方法，其特征在于，所述多层编码器的层数不少于3层。

6.根据权利要求1所述的一种高维调制下的分层编码方法，其特征在于，所述编码器包括非系统卷积码编码器和系统卷积码编码器；所述非系统卷积码编码器和系统卷积码编码器均采用八进制数进行表述。

7.根据权利要求1所述的一种高维调制下的分层编码方法，其特征在于，所述步骤S4中，调制映射处理用于将数据流处理到高频信号中来进行信号传输。