CN110335851A - 一种新型的芯片封装结构及其制作方法 - Google Patents
一种新型的芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN110335851A CN110335851A CN201910567081.6A CN201910567081A CN110335851A CN 110335851 A CN110335851 A CN 110335851A CN 201910567081 A CN201910567081 A CN 201910567081A CN 110335851 A CN110335851 A CN 110335851A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- base material
- copper base
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title description 4
- 239000000463 material Substances 0.000 claims abstract description 99
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 67
- 239000010949 copper Substances 0.000 claims abstract description 67
- 229910052802 copper Inorganic materials 0.000 claims abstract description 67
- 238000001465 metallisation Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 11
- 239000005416 organic matter Substances 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000011133 lead Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000011135 tin Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000002787 reinforcement Effects 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 230000005855 radiation Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种新型的芯片封装结构，其特征在于：包括芯片本体(41)，所述芯片本体(41)底面粘接有导电胶(40)，所述导电胶(40)形成在导电层(20)上，所述导电层(20)具有第一开口，所述导电层(20)的底面形成有底部金属化层(81)，绝缘层(50)覆盖所述芯片本体(41)和所述导电层(20)，所述绝缘层(50)具有形成在所述底部金属化层(81)上的第二开口，铜基材(11)具有形成在所述绝缘层(50)上的平台部分和形成在所述第二开口中的突出部分，所述平台部分和所述突出部分形成阶梯铜基材(11)。本发明通过使用阶梯铜上下互联而使得本方案可以实现双面散热，具有更优异的刚性结构、低阻特性和散热特性。
Description
技术领域
本发明涉及半导体封装的技术领域，具体涉及一种新型的芯片封装结构及其制作方法。
背景技术
随着科技的迅速发展，MOSFET、IGBT功率模块等功率器件一方面朝着高密度、高性能、高可靠性、低成本的方向发展，另一方面不断向微型化、密间距发展，因此，电子产品在制作工艺上被提出了严苛的要求，尤其是对于芯片封装来说，芯片封装工艺，由于其结构和制作流程较复杂，这对芯片封装之后的散热、导通性提出了越来越高的挑战。传统的半导体键合金线(Wiring bonding)工艺难以满足目前的性能要求。
发明内容
本发明为解决现有技术中存在的芯片封装后结构刚性强度低、散热性差的技术问题，提出一种芯片封装结构简单、电气路径短、封装结构刚性高、散热效果好的新型的芯片封装结构及其制作方法。
为实现上述目的，本发明提供一种新型的芯片封装结构，其包括芯片本体，所述芯片本体底面粘接有导电胶，所述导电胶形成在导电层上，所述导电层具有第一开口，所述导电层的底面形成有底部金属化层，绝缘层覆盖所述芯片本体和所述导电层，所述绝缘层具有形成在所述底部金属化层上的第二开口，铜基材具有形成在所述绝缘层上的平台部分和形成在所述第二开口中的突出部分，所述平台部分和所述突出部分形成阶梯铜基材，其中所述芯片本体上的所述绝缘层和所述铜基材的所述平台部分共同形成有通孔，顶部金属化层填充所述通孔并覆盖所述铜基材顶面，所述铜基材和所述顶部金属化层的面积小于所述绝缘层以露出所述绝缘层的部分顶面，在所述绝缘层露出的所述部分顶面上形成有覆盖所述铜基材和顶部金属化层的整个侧面和部分顶面的顶部绝缘层，在所述底部金属化层中形成有第二开口以露出所述绝缘层的部分底面，在所述第二开口中和所述底部金属化层的侧边及部分顶面形成有底部绝缘层。
优选的，所述导电层的材料选自于铜、铝、金、银、锡、铅及其合金或填充金属的有机物。
优选的，所述顶金属化层、所述底金属化层的材料选自于铜、铝、金、银、其合金及填充金属的有机物。
优选的，所述绝缘层、所述顶部绝缘层、所述底部绝缘层材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。
同时，本发明还提供了一种新型的芯片封装结构的制作方法，包括以下步骤：
S101、提供作为补强载体用的可分离材料及铜基材；
S102、在所述可分离材料上制作导电层；
S103、对所述铜基材进行图案化，形成具有平台部分和突出部分的阶梯状铜基材，对所述导电层进行图案化以形成第一开口以露出部分所述可分离材料；
S104、在制作完成好图案化的所述导电层上依序粘接导电胶以及芯片本体；
S105、将所述铜基材的突出部分直接压合接触到所述分离材料上，采用套孔压合方法在所述分离材料层、所述铜基材、所述导电层、所述导电胶以及所述芯片本体之间的空间内压合绝缘层材料以形成绝缘层；
S106、将下层的所述分离材料层去除，以露出所述铜基材的突出部分、所述导电层以及所述绝缘层的部分底面，并对去除后的分离界面进行清洁；
S107、在所述芯片本体上的所述绝缘层中、所述铜基材制作通孔，所述通孔只制作到所述芯片本体的上表面；
S108、在贯穿所述绝缘层、所述铜基材的所述通孔中填充金属并制作覆盖所述铜基材上表面的顶部金属化层，在底部露出所述铜基材的突出部分、所述导电层以及所述绝缘层的外露界面上制作底部金属化层；
S109、对所述顶部金属化层以及所述底部金属化层上进行图案化处理，以露出所述绝缘层的部分上表面，以及在所述底部金属化层中形成第三开口；
S110、在完成上述图案化的所述顶部金属化层、所述的形成具有平台部分的阶梯状铜基材以及所述底部金属化层、以及外露的所述绝缘层上制作顶部绝缘层以及底部绝缘层；
S111、通过切割、测试等工艺流程完成芯片嵌入式封装。
优选的，所述S103、S109中的所述图案化通过化学刻蚀或离子蚀刻方法完成。
优选的，所述S107中通过镭射钻孔或化学腐蚀的方法制作所述通孔。
优选的，所述S108所述顶部金属化层以及所述底部金属化层可通过金属化学沉积、金属化学电镀或涂布填充金属有机物方法制作。
优选的，所述导电层的材料选自于铜、铝、金、银、锡、铅及其合金或填充金属的有机物。
优选的，所述顶金属化层、所述底金属化层的材料选铜、铝、金、银、其合金及填充金属的有机物。
优选的，所述绝缘层、所述顶部绝缘层、所述底部绝缘层的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。
附图说明
图1是本发明实施例1提供的新型的芯片封装结构的截面图。
图2-11是本发明实施例2提供的新型的芯片封装结构的制作方法的步骤示意图。
图中：10为分离材料层，11为铜基材，20为导电层，40为导电胶，41为芯片本体，50为绝缘层，80为顶部金属化层，81为底部金属化层，100为顶部绝缘层，101为底部绝缘层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。
鉴于现有技术中存在的芯片封装后结构刚性强度低、散热性差的技术问题，提出一种芯片封装结构简单、电气路径短、封装结构刚性高、散热效果好的新型的芯片封装结构及其制作方法。以下结合附图对本发明进行详细说明。
实施例1
本实施例提供一种新型的芯片封装结构，如图1所示，包括芯片本体41，所述芯片本体41底面粘接有导电胶40，所述导电胶40形成在导电层20上，所述导电层20具有第一开口，所述导电层20的底面形成有底部金属化层81，绝缘层50覆盖所述芯片本体11和所述导电层20，所述绝缘层50具有形成在所述底部金属化层81上的第二开口，铜基材11具有形成在所述绝缘层50上的平台部分和形成在所述第二开口中的突出部分，所述平台部分和所述突出部分形成阶梯铜基材11，其中所述芯片本体41上的所述绝缘层50和所述铜基材11的所述平台部分共同形成有通孔，顶部金属化层80填充所述通孔并覆盖所述铜基材11顶面，所述铜基材11和所述顶部金属化层80的面积小于所述绝缘层50以露出所述绝缘层50的部分顶面，在所述绝缘层50露出的所述部分顶面上形成有覆盖所述铜基材11和顶部金属化层80的整个侧面和部分顶面的顶部绝缘层100，在所述底部金属化层81中形成有第二开口以露出所述绝缘层50的部分底面，在所述第二开口中和所述底部金属化层81的侧面及部分顶部形成有底部绝缘层101。
在一些优选的实施例中，所述导电层20的材料选自于铜、铝、金、银、锡、铅及其合金或填充金属的有机物；在另一些优选实施例中，所述顶金属化层80、所述底金属化层81的材料选自于铜、铝、金、银、其合金及填充金属的有机物。
在一些优选的实施例中，所述绝缘层50、所述顶部绝缘层100、所述底部绝缘层101的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。
实施例2
本实施例提供一种新型的芯片封装结构的制作方法，如图2-11所示，包括以下步骤：
S101、提供作为补强载体用的可分离材料10及铜基材11；如图2所示。
S102、在所述可分离材料10上制作导电层20；如图3所示。
S103、对所述铜基材11进行图案化，形成具有平台部分和突出部分的阶梯状铜基材11，对所述导电层20进行图案化以形成第一开口以露出部分所述可分离材料10；如图4所示。
S104、在制作完成好图案化的所述导电层20上依序粘接导电胶40以及芯片本体41；如图5所示。
S105、将所述铜基材11的突出部分直接压合接触到所述分离材料10上，采用套孔压合方法在所述分离材料层10、所述铜基材11、所述导电层20、所述导电胶40以及所述芯片本体41之间的空间内压合绝缘层材料以形成绝缘层50；如图6所示。
S106、将下层的所述分离材料层10去除，以露出所述铜基材11的突出部分、所述导电层20以及所述绝缘层50的部分底面，并对去除后的分离界面进行清洁；如图7所示。
S107、在所述芯片本体41上的所述绝缘层50及所述的形成具有平台部分的阶梯状铜基材11中制作通孔，所述通孔只制作到所述芯片本体41的上表面；如图8所示。
S108、在贯穿所述绝缘层50、所述铜基材11的所述通孔中填充金属并制作覆盖所述铜基材11上表面的顶部金属化层80，在底部露出所述铜基材11的突出部分、所述导电层20以及所述绝缘层50的外露界面上制作底部金属化层81；如图9所示。
S109、对所述顶部金属化层80以及所述底部金属化层81上进行图案化处理，以露出所述绝缘层50的部分上/下表面，以及在所述底部金属化层81中形成第二开口；如图10所示。
S110、在完成上述图案化的所述顶部金属化层80以及所述底部金属化层81、以及外露的所述绝缘层50上制作顶部绝缘层100以及底部绝缘层101；如图11所示。
S111、通过切割、测试等工艺流程完成芯片嵌入式封装。
具体地，所述S103、S109中的所述图案化通过化学刻蚀或离子蚀刻方法完成。
具体地，所述S107中通过镭射钻孔或化学腐蚀的方法制作所述通孔。
具体地，所述S108顶部金属化层以及所述底部金属化层可通过金属化学沉积、金属化学电镀或涂布填充金属有机物方法制作。
具体地，所述导电层20的材料选自于铜、铝、金、银、锡、铅及其合金或填充金属的有机物。
具体地，所述顶金属化层80、所述底金属化层81的材料选自于铜、铝、金、银、其合金及填充金属的有机物。具体地，所述绝缘层50、所述顶部绝缘层100、所述底部绝缘层101的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。
本发明的实施例1-2提供的新型的芯片封装结构，具有以下有益效果：
(1)本发明的新型的芯片封装结构，与传统工艺结构相比，电气路径短、散热路径短，具有优异的低阻特性及散热效果，可以实现小型化、轻薄化的技术效果；
(2)本发明的新型的芯片封装结构的制作方法，通过采用分离材料层搭配阶梯结构的铜基材进行互联，铜占比例较大，结构刚性比较好，可实现双面散热，具有更优秀的电气特性以及散热特性；
(3)本发明的新型的芯片封装结构适用于Mosfet、IGBT、功率模块、芯片嵌入PCB等应用领域。
以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种新型的芯片封装结构，其特征在于：
包括芯片本体(41)，所述芯片本体(41)底面粘接有导电胶(40)，所述导电胶(40)形成在导电层(20)上，所述导电层(20)具有第一开口，所述导电层(20)的底面形成有底部金属化层(81)，绝缘层(50)覆盖所述芯片本体(41)和所述导电层(20)，所述绝缘层(50)具有形成在所述底部金属化层(81)上的第二开口，铜基材(11)具有形成在所述绝缘层(50)上的平台部分和形成在所述第二开口中的突出部分，所述平台部分和所述突出部分形成阶梯铜基材(11)，其中所述芯片本体(41)上的所述绝缘层(50)和所述铜基材(11)的所述平台部分共同形成有通孔，顶部金属化层(80)填充所述通孔并覆盖所述铜基材(11)顶面，所述铜基材(11)和所述顶部金属化层(80)的面积小于所述绝缘层(50)以露出所述绝缘层(50)的部分顶面，在所述绝缘层(50)露出的所述部分顶面部分及所述铜基材(11)和顶部金属化层(80)的侧面和部分顶面的顶部绝缘层(100)，在所述底部金属化层(81)中形成有第二开口以露出所述绝缘层(50)的部分底面，在所述第二开口中和所述底部金属化层(81)的侧面及部分顶部形成有底部绝缘层(101)。
2.一种如权利要求1所述的新型的芯片封装结构，其特征在于，其中所述导电层(20)的材料选自于铜、铝、金、银、锡、铅及其合金或填充金属的有机物。
3.一种如权利要求1所述的新型的芯片封装结构，其特征在于，其中所述顶金属化层(80)、所述底金属化层(81)的材料选自于铜、铝、金、银、其合金及有填充金属的有机物。
4.一种如权利要求1所述的新型的芯片封装结构，其特征在于，其中所述绝缘层(50)、所述顶部绝缘层(100)、所述底部绝缘层(101)的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。
5.一种如权利要求1所述的新型的芯片封装结构的制作方法，其特征在于，包括以下步骤：
S101、提供作为补强载体用的可分离材料(10)及铜基材(11)；
S102、在所述可分离材料(10)上制作导电层(20)；
S103、对所述铜基材(11)进行图案化，形成具有平台部分和突出部分的阶梯状铜基材(11)，对所述导电层(20)进行图案化以形成第一开口以露出部分所述可分离材料(10)；
S104、在制作完成好图案化的所述导电层(20)上依序粘接导电胶(40)以及芯片本体(41)；
S105、将所述铜基材(11)的突出部分直接压合接触到所述分离材料(10)上，采用套孔压合方法在所述分离材料层(10)、所述铜基材(11)、所述导电层(20)、所述导电胶(40)以及所述芯片本体(41)之间的空间内压合绝缘层材料以形成绝缘层(50)；
S106、将下层的所述分离材料层(10)去除，以露出所述铜基材(11)的突出部分、所述导电层(20)以及所述绝缘层(50)的部分底面，并对去除后的分离界面进行清洁；
S107、在所述芯片本体(41)上的所述绝缘层(50)及所述的形成具有平台部分的阶梯状铜基材(11)中制作通孔，所述通孔只制作到所述芯片本体(41)的上表面；
S108、在贯穿所述绝缘层(50)、所述铜基材(11)的所述通孔中填充金属并制作覆盖所述铜基材(11)上表面的顶部金属化层(80)，在底部露出所述铜基材(11)的突出部分、所述导电层(20)以及所述绝缘层(50)的外露界面上制作底部金属化层(81)；
S109、对所述顶部金属化层(80)以及所述底部金属化层(81)上进行图案化处理，以露出所述绝缘层(50)的部分上/下表面，以及在所述底部金属化层(81)中形成第二开口；
S110、在完成上述图案化的所述顶部金属化层(80)以及所述底部金属化层(81)、以及外露的所述绝缘层(50)上制作顶部绝缘层(100)以及底部绝缘层(101)；
S111、通过切割、测试工艺流程完成芯片嵌入式封装。
6.一种如权利要求5所述的新型的芯片封装结构的制作方法，其特征在于，其中所述S103、S109中的所述图案化通过化学刻蚀或离子蚀刻方法完成。
7.一种如权利要求5所述的新型的芯片封装结构的制作方法，其特征在于，其中所述S107中通过镭射钻孔或化学腐蚀的方法制作所述通孔。
8.一种如权利要求5所述的新型的芯片封装结构的制作方法，其特征在于，其中所述S108所述顶部金属化层(80)以及所述底部金属化层(81)可通过金属化学沉积、金属化学电镀或涂布填充金属有机物方法制作。
9.一种如权利要求5-7中任一项所述的新型的芯片封装结构的制作方法，其特征在于，其中所述导电层(20)的材料选自于铜、铝、金、银、锡、铅及填充金属的有机物。
10.一种如权利要求5-7中任一项所述的新型的芯片封装结构的制作方法，其特征在于，其中所述顶金属化层(80)、所述底金属化层(81)的材料选自于铜、铝、金、银及其合金或填充金属的有机物。
11.一种如权利要求5-7中任一项所述的新型的芯片封装结构的制作方法，其特征在于，其中所述绝缘层(50)、所述顶部绝缘层(100)、所述底部绝缘层(101)的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910567081.6A CN110335851B (zh) | 2019-06-27 | 2019-06-27 | 一种新型的芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910567081.6A CN110335851B (zh) | 2019-06-27 | 2019-06-27 | 一种新型的芯片封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110335851A true CN110335851A (zh) | 2019-10-15 |
| CN110335851B CN110335851B (zh) | 2021-04-30 |
Family
ID=68143542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910567081.6A Expired - Fee Related CN110335851B (zh) | 2019-06-27 | 2019-06-27 | 一种新型的芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110335851B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035724A (zh) * | 2021-02-22 | 2021-06-25 | 复旦大学 | 一种多芯片封装结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364548A (zh) * | 2007-08-10 | 2009-02-11 | 英飞凌科技股份有限公司 | 集成电路模块的制造方法 |
| US8138587B2 (en) * | 2008-09-30 | 2012-03-20 | Infineon Technologies Ag | Device including two mounting surfaces |
-
2019
- 2019-06-27 CN CN201910567081.6A patent/CN110335851B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101364548A (zh) * | 2007-08-10 | 2009-02-11 | 英飞凌科技股份有限公司 | 集成电路模块的制造方法 |
| US8138587B2 (en) * | 2008-09-30 | 2012-03-20 | Infineon Technologies Ag | Device including two mounting surfaces |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035724A (zh) * | 2021-02-22 | 2021-06-25 | 复旦大学 | 一种多芯片封装结构及其制作方法 |
| CN113035724B (zh) * | 2021-02-22 | 2022-07-22 | 复旦大学 | 一种多芯片封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110335851B (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100728856B1 (ko) | 회로 장치 및 그 제조 방법 | |
| US6350633B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| KR100721489B1 (ko) | 회로 장치 및 그 제조 방법 | |
| CN101834166A (zh) | 具有支架触点以及管芯附垫的无引脚集成电路封装 | |
| JP2008041930A5 (zh) | ||
| CN105448755B (zh) | 一种铜柱凸点的封装方法及封装结构 | |
| TWI239583B (en) | Semiconductor package and method for fabricating the same | |
| CN102931100B (zh) | 半导体封装结构的形成方法 | |
| CN104396008B (zh) | 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 | |
| CN102915978B (zh) | 半导体封装结构 | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| CN103066048A (zh) | 具有支撑体的封装基板、封装结构及其制法 | |
| CN202917474U (zh) | 半导体封装结构 | |
| CN110335851A (zh) | 一种新型的芯片封装结构及其制作方法 | |
| CN102403236B (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN218385195U (zh) | 一种扇出行芯片封装结构 | |
| CN103887187B (zh) | 半导体封装结构的形成方法 | |
| CN103972218B (zh) | 集成无源器件扇出型晶圆级封装结构及制作方法 | |
| CN102945836B (zh) | 半导体封装结构 | |
| US20110204521A1 (en) | Chip-scale semiconductor device package and method of manufacturing the same | |
| CN102931159B (zh) | 半导体封装结构 | |
| CN212303700U (zh) | Led芯片系统级封装结构 | |
| CN106356356B (zh) | 半导体结构及其制法 | |
| CN110349940B (zh) | 一种芯片封装结构及其制作方法 | |
| KR101030032B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230412 Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Southern University of Science and Technology Address before: Taizhou building, 1088 Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen, Guangdong 518051 Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210430 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |