CN110334419A - 一种基于近似电路脆弱性分析的电路测试方法 - Google Patents

一种基于近似电路脆弱性分析的电路测试方法 Download PDF

Info

Publication number
CN110334419A
CN110334419A CN201910531138.7A CN201910531138A CN110334419A CN 110334419 A CN110334419 A CN 110334419A CN 201910531138 A CN201910531138 A CN 201910531138A CN 110334419 A CN110334419 A CN 110334419A
Authority
CN
China
Prior art keywords
circuit
approximation
approximation circuit
output
crash rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910531138.7A
Other languages
English (en)
Inventor
王真
温蜜
刘伟景
王勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai University of Electric Power
University of Shanghai for Science and Technology
Original Assignee
Shanghai University of Electric Power
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai University of Electric Power filed Critical Shanghai University of Electric Power
Priority to CN201910531138.7A priority Critical patent/CN110334419A/zh
Publication of CN110334419A publication Critical patent/CN110334419A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种基于近似电路脆弱性分析的电路测试方法，该测试方法包括以下步骤：步骤1：针对近似电路推导某个节点信号翻转时的可靠度公式，进而得到此节点感染时近似电路失效率的计算方法；步骤2：以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点；步骤3：根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。本发明可以应用于超大规模集成电路可靠性分析和评估过程，主要针对近年来集成电路领域的研究热点近似电路，分析其失效率和关键门节点，从而有助于改善近似电路设计，降低测试成本。与现有技术相比，本发明具有降低电路测试时间，降低测试成本等优点。

Description

一种基于近似电路脆弱性分析的电路测试方法
技术领域
本发明涉及一种电路测试方法，尤其是涉及一种基于近似电路脆弱性分析的电路测试方法。
背景技术
随着集成电路技术的发展，器件尺寸不断缩小，已经接近物理极限，随之而来的，噪声容限不断降低，故障(尤其是软故障)易感性不断升高，从而制造高可靠器件越来越难。传统电路的可靠性要求输出无差错。实际上，许多应用领域能够容忍一定的差错，例如，图像、音频、视频处理,数字信号处理，无线通讯，模式识别以及数据挖掘。在这些领域包含部分差错的器件并不影响效果，因此提出了差错容忍的近似电路，在一定程度上牺牲精确性，然而通过节省面积和功耗的设计可以提升性能。
近年来，近似计算和近似电路(Approximate Circuit，AC)引起了广泛的关注。为了保证AC的可用性，有少数研究针对电路的差错特性提出了度量标准和分析模型。例如，平均差错距离(Mean Error Distance，MED)和归一化差错距离(Normalized ErrorDistance，NED)，用以评估近似加法器错误输出和精确输出的距离。还有人提出了一种对近似电路建模和分析的方法(Modeling and Analysis of Circuits for ApproximateComputing，MACACO)，可以计算多种指标。除此之外，还有概率质量函数用以度量近似加法器和乘法器的差错。总结分析可知，这些研究中提到的差错是指近似电路与对应的传统精确电路不同的输出，衡量这种差错输出和精确输出的距离，评价的是AC的近似程度。而电路的可靠性是指在电路中的逻辑门存在故障情况下，得到正确输出的概率。AC的正确输出应当指可接受输出，即包含与精确电路不同却不影响应用的输出，因而AC可靠性指考虑内部节点故障的情况下得到可接受输出的概率。AC可靠性的相关研究，国内外目前的研究只面向单一应用，且面向固定1/0(stuck-at)硬故障，具有局限性。
实际上，目前对集成电路中硬故障的检测和防范技术已经比较成熟，而对软故障的分析在学术界和工业界仍被持续关注。软故障是指由于高能粒子(包括高空中的Alpha粒子和芯片封装材料中的中子)的辐射，电路中的门节点有可能发生位翻转，翻转概率取决于粒子能量、门的类型及大小等因素，若这种翻转传播到电路的原始输出端，将引起电路输出错误。面向传统电路的可靠性评估方法中，差错传播概率(Error PropagationProbability，EPP)方法以较小的时空开销计算软故障失效率，在本发明中得以应用。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种基于近似电路脆弱性分析的电路测试方法。
本发明的目的可以通过以下技术方案来实现：
一种基于近似电路脆弱性分析的电路测试方法，该测试方法包括以下步骤：
步骤1：针对近似电路推导某个节点信号翻转时的可靠度公式，进而得到此节点感染时近似电路失效率的计算方法；
步骤2：以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点；
步骤3：根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。
进一步地，所述的步骤2中的关键门节点搜索算法具体包括以下分步骤：
步骤21：解析近似电路网表，构建有向图并对其应用拓扑排序算法生成有序节点链表；
步骤22：在有序节点链表中设定某节点信号翻转，利用EPP算法求解近似电路中得不到近似无故障输出的失效率；
步骤23：与步骤22相同设定下，求解计算近似电路的可接受输出中与近似无故障输出不同部分的概率，在步骤22的基础上进一步操作并最终得到近似电路的失效率；
步骤24：遍历所有节点作为信号翻转源，得到近似电路失效率最大值的节点，并作为关键门节点。
进一步地，所述的步骤23中的可接受输出具体包括近似电路面向的应用可以接受的输出。
进一步地，所述的步骤22中的近似无故障输出具体包括无故障的近似电路得到的输出。
进一步地，所述步骤23中的在步骤22的基础上进一步操作具体包括运用步骤22得到的失效率减去步骤23算得的概率。
进一步地，所述的步骤1中可靠度公式为：
Rel＝Rel1+Rel2
式中，Rel1表示近似无故障输出部分对应的可靠度，Rel2表示近似电路可接受输出中去除近似无故障输出的剩余输出部分对应的可靠度，Rel表示近似电路可靠度。
进一步地，所述的步骤1中近似电路失效率的计算公式为：
FP＝1-Rel＝1-Rel1-Rel2＝SF-Rel2
式中，FP表示近似电路失效率，SF＝1-Rel。
进一步地，所述的近似无故障输出部分对应的可靠度的计算公式为：
式中，P(i)表示十进制值为i的输入组合的概率，P(AOi)表示该十进制值为i的输入组合下得到的近似无故障输出组合的概率，n为近似电路原始输入端个数。
进一步地，所述的近似电路可接受输出中去除近似无故障输出的剩余输出部分对应的可靠度的计算公式为：
式中，P(AEAi)表示近似电路在十进制值为i的输入组合下得到可接受输出中去除近似无故障输出的剩余输出组合的概率。
与现有技术相比，本发明具有以下优点：
(1)本发明方法可以找出近似电路的关键门节点。这里，关键门节点是指此节点的信号翻转将会导致近似电路产生最大失效概率，失效率的计算可以帮助硬件开发人员选择更加可靠的AC设计，而关键门节点的搜索可以指导AC的选择性加固。同时，提出的方法不受近似电路类型和规模的限制，总体适用性强，成本低且效率高。
(2)本发明可以应用于超大规模集成电路可靠性分析和评估过程，主要针对近年来集成电路领域的研究热点---近似电路，分析其失效率和关键门节点，从而有助于改善近似电路设计，降低测试成本。
附图说明
图1为本发明的方法流程示意图；
图2为本发明实施例中的近似加法器的逻辑级电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
实施例
本发明方法的整体流程示意图如图1所示，一种基于近似电路脆弱性分析的电路测试方法，该测试方法包括以下步骤：
步骤1：针对近似电路推导某个节点信号翻转时的可靠度公式，进而得到此节点感染时近似电路失效率的计算方法；
步骤2：以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点；
步骤3：根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。
针对逻辑级的软故障，假设电路中某一门节点被高能粒子撞击，为了便于描述，首先进行两点说明：
本发明中给出以下定义：近似输出(approximate output,AO)指无故障的近似电路得到的输出；精确输出(exact output,EO)指对应的传统电路在无故障时的输出。近似电路的可接受输出范围一般由电路的应用者决定，不失一般性，本发明中指定为闭区间[min(AO,EO),max(AO,EO)]，即若AO可取，则介于AO、EO之间的输出也可取。
假设近似电路中某个门被软故障感染并发生位翻转的概率是Rseu(n)，在此假设下推导AC的失效率，搜索关键门节点。
1)近似电路失效率的推导
首先推导可靠度，1减可靠度便得失效率。这里以一位加法器InXA2为例进行推导，尽管小规模电路不能覆盖所有情况，但以小规模电路为例能够分析所有输入组合下的情况，对应每种组合的完整计算便于展示，如图2所示。
图2是InXA2的逻辑级电路图，图中以叉号标出了设定的感染源节点。表1中列举了InXA2对应所有输入(PI)组合的近似输出(AO)和精确输出(EO)，其中对于不相同的AO和EO通过下划线标出。InXA2的可靠度为得到可接受输出的概率。表1中最后一列是对应各种输入组合的可接受输出的概率。根据前述分析可知，可接受输出可以划分为两部分：近似电路无故障时根据电路结构得到的输出，即AO；可接受输出集合中除去AO的剩余输出，这里把这个集合记作AEAs，即AEAs＝{out|out∈[min(AO,EO),max(AO,EO)]and out≠AO}。表1中第四、五列分别计算了在S端感染情况下，输出为AO的概率和输出落入AEAs的概率。AO、AEA下标分别代表对应的输入组合的十进制值。需要注意的是，只有当AO≠EO时，需要计算P(AEA)。
表1针对InXA2所有输入组合的计算
以InXA2为例，根据表1中的计算，可以推导出对于任何近似电路，可靠度Rel可以表示为：
式(1)中n表示近似电路原始输入端个数，P(i)表示十进制值为i的输入组合的概率。假设输入组合均匀分布，计算中给P(i)赋值1/2n。把式(1)中相加的两部分分别记为Rel1和Rel2，则可由式(2)计算近似电路失效率：
FP＝1-Rel＝1-Rel1-Rel2＝SF-Rel2 (2)
若把近似电路看作传统电路，式(2)中的1-Rel1得到与EPP方法中相同含义的失效率，记作SF，SF可由EPP方法算得。而Rel2根据式(1)中的 计算得到。
2)关键门节点搜索算法
搜索关键门节点的算法是基于上述计算失效率方法扩展的，这里首先给出搜索关键门节点算法的完整描述(见算法1)。
对算法1进行以下说明：在语句2：中G(V,E)以邻接表形式存储，由于扇出分支对信号及信号概率的计算不起作用，计算构建过程中忽略扇出分支，从而构成有向无环图，以便后续的拓扑排序；语句4：中，假设所有输入组合均匀分布，因此为PI端的0/1信号概率赋值为0.5；语句5：中AO和EO均为原始输出(PO)信号组合的十进制，为保证AO和EO计算的合理性与一致性，本实施例规定PI编号的输入顺序为XnYnXn-1Yn-1…X0Y0C0，PO编号的输入顺序为CnSnSn-1…S0，AO由电路结构推得，EO由输入信号转换出的两个十进制数根据电路功能算出，即加法器做加法，乘法器做乘法；语句6：中，遍历感染源ni时，由于软故障SEU一般撞击在逻辑门而不在线端，所以
关于近似电路的失效概率的计算，只需将算法1进行简化，即去除语句6：和语句16：的外层循环，感染源节点仅取一个，由随机函数生成。语句15：去除，在语句14：中算得失效概率fpa(n)。
实际案例：
对于本发明提出的算法，实际试验用C++进行了实现，应用实例为EvoApprox8b库中的部分近似加法器和近似乘法器，实验环境为DELL XPS13(Intel(R)Core(TM)i7-6500CPU@2.5GHz)以及8GB内存。
针对7个8位近似加法器和3个8位近似乘法器计算失效概率，表2中列出了实验结果，PI数、PO数、节点数用以显示实验电路的规模，表中最后一列数据可以发现内存开销不因电路规模的增大而明显增大，而且时间开销也在可控范围内，该方法不受电路规模限制。
表2近似电路失效概率计算结果(Rseu＝0.1)
在同一组近似电路上应用算法1搜索关键门节点，以近似加法器add8_006为例进行说明。程序实现中，add8_006电路中包含的42个门节点依次作为感染源算得失效概率，其中9个门节点得到失效概率最大值。定性分析可知，9个关键门节点的分布具有合理性：其中门节点n384、n394、n404、n412、n422是原始输出端，且属于和的高位，所以它们的位翻转对整个近似电路影响较大；另外，门节点n224、n86是原始输入端，同时是原始输入端中的高位，属于最敏感位，因此也对整个近似电路影响较大。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种基于近似电路脆弱性分析的电路测试方法，其特征在于，该测试方法包括以下步骤：
步骤1：针对近似电路推导某个节点信号翻转时的可靠度公式，进而得到此节点感染时近似电路失效率的计算方法；
步骤2：以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点；
步骤3：根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。
2.根据权利要求1所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的步骤2中的关键门节点搜索算法具体包括以下分步骤：
步骤21：解析近似电路网表，构建有向图并对其应用拓扑排序算法生成有序节点链表；
步骤22：在有序节点链表中设定某节点信号翻转，利用EPP算法求解近似电路中得不到近似无故障输出的失效率；
步骤23：与步骤22相同设定下，求解计算近似电路的可接受输出中与近似无故障输出不同部分的概率，在步骤22的基础上进一步操作并最终得到近似电路的失效率；
步骤24：遍历所有节点作为信号翻转源，得到近似电路失效率最大值的节点，并作为关键门节点。
3.根据权利要求2所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的步骤23中的可接受输出具体包括近似电路面向的应用可以接受的输出。
4.根据权利要求2所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的步骤22中的近似无故障输出具体包括无故障的近似电路得到的输出。
5.根据权利要求2所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述步骤23中的在步骤22的基础上进一步操作具体包括运用步骤22得到的失效率减去步骤23算得的概率。
6.根据权利要求1所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的步骤1中可靠度公式为：
Rel＝Rel1+Rel2
式中，Rel1表示近似无故障输出部分对应的可靠度，Rel2表示近似电路可接受输出中去除近似无故障输出的剩余输出部分对应的可靠度，Rel表示近似电路可靠度。
7.根据权利要求1所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的步骤1中近似电路失效率的计算公式为：
FP＝1-Rel＝1-Rel1-Rel2＝SF-Rel2
式中，FP表示近似电路失效率，SF＝1-Rel。
8.根据权利要求6所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的近似无故障输出部分对应的可靠度的计算公式为：
式中，P(i)表示十进制值为i的输入组合的概率，P(AOi)表示该十进制值为i的输入组合下得到的近似无故障输出组合的概率，n为近似电路原始输入端个数。
9.根据权利要求6所述的一种基于近似电路脆弱性分析的电路测试方法，其特征在于，所述的近似电路可接受输出中去除近似无故障输出的剩余输出部分对应的可靠度的计算公式为：
式中，P(AEAi)表示近似电路在十进制值为i的输入组合下得到可接受输出中去除近似无故障输出的剩余输出组合的概率。
CN201910531138.7A 2019-06-19 2019-06-19 一种基于近似电路脆弱性分析的电路测试方法 Pending CN110334419A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910531138.7A CN110334419A (zh) 2019-06-19 2019-06-19 一种基于近似电路脆弱性分析的电路测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910531138.7A CN110334419A (zh) 2019-06-19 2019-06-19 一种基于近似电路脆弱性分析的电路测试方法

Publications (1)

Publication Number Publication Date
CN110334419A true CN110334419A (zh) 2019-10-15

Family

ID=68142637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910531138.7A Pending CN110334419A (zh) 2019-06-19 2019-06-19 一种基于近似电路脆弱性分析的电路测试方法

Country Status (1)

Country Link
CN (1) CN110334419A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112818618A (zh) * 2021-02-01 2021-05-18 上海电力大学 一种基于信号概率的近似计算电路可靠度评估方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104215893A (zh) * 2014-08-28 2014-12-17 上海电力学院 基于信号概率的电路可靠性评估方法
CN109614074A (zh) * 2018-10-23 2019-04-12 同济大学 基于概率转移矩阵模型的近似加法器可靠度计算方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104215893A (zh) * 2014-08-28 2014-12-17 上海电力学院 基于信号概率的电路可靠性评估方法
CN109614074A (zh) * 2018-10-23 2019-04-12 同济大学 基于概率转移矩阵模型的近似加法器可靠度计算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHEN WANG ET AL.: ""Failure probability analysis and critical node determination for approximate circuits"", 《INTEGRATION, THE VLSI JOURNAL》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112818618A (zh) * 2021-02-01 2021-05-18 上海电力大学 一种基于信号概率的近似计算电路可靠度评估方法

Similar Documents

Publication Publication Date Title
US8762912B2 (en) Tiered schematic-driven layout synchronization in electronic design automation
Hua et al. MIG median detectors with manifold filter
CN104915638A (zh) 基于参数优化的最小二乘支持向量机触电电流检测方法
CN108491317A (zh) 一种基于指令脆弱性分析的sdc错误检测方法
CN108491228A (zh) 一种二进制漏洞代码克隆检测方法及系统
Yalcin et al. Hierarchical timing analysis using conditional delays
Tebyanian et al. SC-COTD: Hardware trojan detection based on sequential/combinational testability features using ensemble classifier
CN110334419A (zh) 一种基于近似电路脆弱性分析的电路测试方法
Mao et al. IffDetector: Inference-aware feature filtering for object detection
Nguyen et al. G-came: Gaussian-class activation mapping explainer for object detectors
CN114239083A (zh) 一种基于图神经网络的高效状态寄存器识别方法
Xiao et al. A pruning and feedback strategy for locating reliability-critical gates in combinational circuits
Zhu et al. Software defect prediction based on non-linear manifold learning and hybrid deep learning techniques
US9058452B1 (en) Systems and methods for tracing and fixing unknowns in gate-level simulation
Yang et al. Hardware Trojans detection through RTL features extraction and machine learning
Lange et al. Machine learning clustering techniques for selective mitigation of critical design features
Chang et al. Timing macro modeling with graph neural networks
Xu et al. W2V-SA: A Deep Neural Network-based Approach to Smart Contract Vulnerability Detection.
CN105337759B (zh) 一种基于社区结构的内外比度量方法及社区发现方法
Du et al. A HT detection and diagnosis method for gate-level netlists based on machine learning
CN114692227A (zh) 一种规模化芯片网表级硬件木马检测方法
Guo et al. [Retracted] SFN: A Novel Scalable Feature Network for Vulnerability Representation of Open‐Source Codes
Liang et al. Facial feature extraction method based on shallow and deep fusion CNN
CN106934141A (zh) 一种基于长边切割计算电阻的加速方法
Liu et al. Fast heuristics for near-optimal signal restoration in post-silicon validation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191015