CN110334032A - 基于混合大小单元的闪存操作方法及系统 - Google Patents
基于混合大小单元的闪存操作方法及系统 Download PDFInfo
- Publication number
- CN110334032A CN110334032A CN201910589657.9A CN201910589657A CN110334032A CN 110334032 A CN110334032 A CN 110334032A CN 201910589657 A CN201910589657 A CN 201910589657A CN 110334032 A CN110334032 A CN 110334032A
- Authority
- CN
- China
- Prior art keywords
- unit
- binding
- basic
- storage
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种基于混合大小单元的闪存操作方法及系统，包括以下步骤：绑定：将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元进行绑定形成绑定单元，所述绑定单元包括多个基本单元。映射：将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，小的逻辑地址映射到绑定单元的物理地址；操作：使用multiplane命令操作绑定单元，使用普通命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。本发明可以兼顾更高的读写性能和更大的可用容量，在能使用闪存的multiplane等加速操作的基础上，充分的利用闪存里每一个好的单元，尤其是在闪存里坏的单元比较多的情况下，本发明的方法比现有的方法有更明显的优势。
Description
技术领域
本发明涉及一种闪存读取方法及系统，尤其涉及一种基于混合大小单元的闪存操作方法及系统。
背景技术
现有的闪存原厂为了提高闪存的读写速度，一般都提供了multiplane的读写命令，为了使用这些命令，需要把物理地址符合特定规则的多个存储单元绑定成一个更大的单元。如果基于这样的操作来编写闪存驱动程序，读写闪存时有更大的带宽，可以获得更快的读写速度，但是因为闪存里会有坏的单元存在，如果需要绑定的多个单元中有一个坏的，那整个绑定之后的更大的单元都不能使用，这样就会导致闪存的可用容量降低。反之，如果基于未绑定的单个存储单元来编写闪存驱动程序，就无法使用multiplane等读写命令，无法获得更快的读写速度。
发明内容
本发明解决的技术问题是：构建一种基于混合大小单元的闪存操作方法及系统，克服现有技术闪存存储容量利用率低以及读写速度慢的技术问题。
本发明的技术方案是：提供一种基于混合大小单元的闪存操作方法，包括以下步骤：
扫描：先扫描闪存，找出可以正常工作的基本存储单元；
绑定：将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起；
映射：建立逻辑地址到物理地址的映射表，将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元；
操作：使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。
本发明的进一步技术方案是：映射时，先将映射表里中小的逻辑地址映射到绑定单元的物理地址。
本发明的进一步技术方案是：存储数据时，先将数据存储在小的逻辑地址中。
本发明的技术方案是：提供一种基于混合大小单元的闪存操作系统，包括扫描模块、绑定模块、映射模块、操作模块，所述扫描模块先扫描闪存，找出可以正常工作的基本存储单元，所述绑定模块将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起；所述映射模块建立逻辑地址到物理地址的映射表，所述映射模块将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，所述映射模块将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元；所述操作模块使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。
本发明的进一步技术方案是：所述映射模块先将映射表里中小的逻辑地址映射到绑定单元的物理地址。
本发明的进一步技术方案是：存储数据时，所述操作模块先将数据存储在小的逻辑地址中。
本发明的技术效果是：本发明构建提供一种基于混合大小单元的闪存操作方法，包括以下步骤：扫描：先扫描闪存，找出可以正常工作的基本存储单元。绑定：将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起。映射：建立逻辑地址到物理地址的映射表，将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元。操作：使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。本发明可以兼顾更高的读写性能和更大的可用容量，在能使用闪存的multiplane等加速操作的基础上，充分的利用闪存里每一个好的单元，尤其是在闪存里坏的单元比较多的情况下，本发明的方法比现有的方法有更明显的优势。
附图说明
图1是本发明一种基于混合大小单元的闪存管理方法的基本读写命令的示例图。
图2是本发明一种基于混合大小单元的闪存管理方法的多分组操作读写命令的示例图。
具体实施方式
下面结合具体实施例，对本发明技术方案进一步说明。
本发明的技术方案是：提供一种基于混合大小单元的闪存操作方法，包括以下步骤：
扫描：先扫描闪存，找出可以正常工作的基本存储单元。
具体实施过程如下：在绑定之前先通过扫描筛选，选出可以正常工作的基本存储单元，以避免绑定损坏的基本存储单元。
绑定：将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特（bit，指地址位）或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起。
如图1、图2所示，具体实施过程如下：在可以正常工作的基本存储单元中，将多个符合绑定规则的基本存储单元绑定成一个绑定存储单元，例如，优选将五个符合绑定规则的基本存储单元绑定成一个绑定存储单元，绑定存储单元为大单元，而基本存储单元则为小单元，基本存储单元、绑定存储单元混合形成混合大小单元。
映射：建立逻辑地址到物理地址的映射表，将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元。
如图1、图2所示，具体实施过程如下：读写操作的逻辑地址有大小，小逻辑地址的数据一般就是先存放的数据，闪存驱动程序是用地址映射表来找到某个逻辑地址对应的物理地址，在映射表里将小的逻辑地址映射到绑定存储单元的物理地址，待绑定存储单元用完后，将剩下的逻辑地址，即是更大的地址映射到基存储本单元，这样就做到了优先使用绑定存储单元来存放数据，待数据存满之后再使用基本存储单元来存放。具体实施例中，映射时，先将映射表里中小的逻辑地址映射到绑定单元的物理地址。
操作：使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。
如图1、图2所示，具体实施过程如下：Multiplane命令和基本读写命令是不同，的读写命令序列，是读写绑定存储单元和基本存储单元时使用的物理操作命令，由闪存原厂定义的，不同的闪存会有不同的命令序列定义。使用multiplane命令会比用基本命令读写速度更快，有更好的性能。如果映射到绑定存储单元，读写操作就使用多分组操作（multiplane）读写命令来提高速度，如果是映射到基本存储单元，读写操作就使用基本读写命令。存储单元不用排序，只有两种大小：绑定存储单元和基本存储单元。读写操作的逻辑地址有大小小逻辑地址的数据一般就是先存放的数据，闪存驱动程序是用地址映射表来找到某个逻辑地址对应的物理地址，在映射表里将小的逻辑地址映射到绑定存储单元的物理地址，待绑定存储单元用完后，将剩下的逻辑地址映射到基存储本单元，这样就做到了优先使用绑定存储单元来存放数据，待数据存满之后再使用基本存储单元来存放。具体实施例中，存储数据时，先将数据存储在小的逻辑地址中。
本发明的具体实施例是：提供一种基于混合大小单元的闪存操作系统，包括扫描模块、绑定模块、映射模块、操作模块，所述扫描模块先扫描闪存，找出可以正常工作的基本存储单元，所述绑定模块将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起；所述映射模块建立逻辑地址到物理地址的映射表，所述映射模块将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，所述映射模块将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元；所述操作模块使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。
如图1、图2所示，具体实施过程如下：在绑定之前先通过扫描筛选，选出可以正常工作的基本存储单元，以避免绑定损坏的基本存储单元。在可以正常工作的基本存储单元中，将多个符合绑定规则的基本存储单元绑定成一个绑定存储单元，例如，优选将五个符合绑定规则的基本存储单元绑定成一个绑定存储单元，绑定存储单元为大单元，而基本存储单元则为小单元，基本存储单元、绑定存储单元混合形成混合大小单元。读写操作的逻辑地址有大小，小逻辑地址的数据一般就是先存放的数据，闪存驱动程序是用地址映射表来找到某个逻辑地址对应的物理地址，在映射表里将小的逻辑地址映射到绑定存储单元的物理地址，待绑定存储单元用完后，将剩下的逻辑地址，即是更大的地址映射到基存储本单元，这样就做到了优先使用绑定存储单元来存放数据，待数据存满之后再使用基本存储单元来存放。具体实施例中，映射时，先将映射表里中小的逻辑地址映射到绑定单元的物理地址。Multiplane命令和基本读写命令是不同，的读写命令序列，是读写绑定存储单元和基本存储单元时使用的物理操作命令，由闪存原厂定义的，不同的闪存会有不同的命令序列定义。使用multiplane命令会比用基本命令读写速度更快，有更好的性能。如果映射到绑定存储单元，读写操作就使用多分组操作（multiplane）读写命令来提高速度，如果是映射到基本存储单元，读写操作就使用基本读写命令。存储单元不用排序，只有两种大小：绑定存储单元和基本存储单元。读写操作的逻辑地址有大小小逻辑地址的数据一般就是先存放的数据，闪存驱动程序是用地址映射表来找到某个逻辑地址对应的物理地址，在映射表里将小的逻辑地址映射到绑定存储单元的物理地址，待绑定存储单元用完后，将剩下的逻辑地址映射到基存储本单元，这样就做到了优先使用绑定存储单元来存放数据，待数据存满之后再使用基本存储单元来存放。具体实施例中，存储数据时，先将数据存储在小的逻辑地址中。
本发明的技术效果是：本发明构建提供一种基于混合大小单元的闪存操作方法，包括以下步骤：扫描：先扫描闪存，找出可以正常工作的基本存储单元。绑定：将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起。映射：建立逻辑地址到物理地址的映射表，将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元。操作：使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。本发明可以兼顾更高的读写性能和更大的可用容量，在能使用闪存的multiplane等加速操作的基础上，充分的利用闪存里每一个好的单元，尤其是在闪存里坏的单元比较多的情况下，本发明的方法比现有的方法有更明显的优势。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (6)
1.一种基于混合大小单元的闪存操作方法，其特征在于，包括以下步骤：
扫描：先扫描闪存，找出可以正常工作的基本存储单元；
绑定：将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起；
映射：建立逻辑地址到物理地址的映射表，将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元；
操作：使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。
2.根据权利要求1所述基于混合大小单元的闪存操作方法，其特征在于，映射时，先将映射表里中小的逻辑地址映射到绑定单元的物理地址。
3.根据权利要求1所述基于混合大小单元的闪存操作方法，其特征在于，存储数据时，先将数据存储在小的逻辑地址中。
4.一种基于混合大小单元的闪存操作系统，其特征在于，包括扫描模块、绑定模块、映射模块、操作模块，所述扫描模块先扫描闪存，找出可以正常工作的基本存储单元，所述绑定模块将闪存的基本单元按地址顺序分成不同的区域，每个区域里选一个地址对应的基本单元按绑定规则进行绑定形成绑定单元，所述绑定单元包括多个基本单元，绑定规则为：如果基本存储单元的物理地址中某一比特或几个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起；所述映射模块建立逻辑地址到物理地址的映射表，所述映射模块将闪存的基本单元和绑定单元建立逻辑地址到物理地址的映射表，所述映射模块将基本存储单元、绑定存储单元分配在不同的表格里，更小的地址优先映射到绑定存储单元，待绑定存储单元映射完之后再映射到基本存储单元；所述操作模块使用multiplane命令操作绑定单元，使用其它命令操作基本单元；绑定之后的所述绑定单元在读写操作时作为一个单元进行读写。
5.根据权利要求4所述基于混合大小单元的闪存操作系统，其特征在于，所述映射模块先将映射表里中小的逻辑地址映射到绑定单元的物理地址。
6.根据权利要求4所述基于混合大小单元的闪存操作系统，其特征在于，存储数据时，所述操作模块先将数据存储在小的逻辑地址中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910589657.9A CN110334032A (zh) | 2019-07-02 | 2019-07-02 | 基于混合大小单元的闪存操作方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910589657.9A CN110334032A (zh) | 2019-07-02 | 2019-07-02 | 基于混合大小单元的闪存操作方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110334032A true CN110334032A (zh) | 2019-10-15 |
Family
ID=68143981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910589657.9A Pending CN110334032A (zh) | 2019-07-02 | 2019-07-02 | 基于混合大小单元的闪存操作方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110334032A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110457233A (zh) * | 2019-08-10 | 2019-11-15 | 深圳市德名利电子有限公司 | 一种基于混合大小单元的闪存管理方法和装置以及设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339537A (zh) * | 2008-08-14 | 2009-01-07 | 四川登巅微电子有限公司 | 一种以页为单位的nand闪存管理方法 |
| CN101645310A (zh) * | 2008-08-05 | 2010-02-10 | 深圳市朗科科技股份有限公司 | 闪存设备、闪存管理方法及系统 |
| CN101923448A (zh) * | 2010-02-08 | 2010-12-22 | 安凯(广州)微电子技术有限公司 | 一种nand闪存的转换层读写方法 |
| US20110026101A1 (en) * | 2007-03-06 | 2011-02-03 | E Ink Corporation | Materials for use in electrophoretic displays |
| CN102043729A (zh) * | 2009-10-20 | 2011-05-04 | 杭州华三通信技术有限公司 | 动态随机访问存储器的内存管理方法及系统 |
| CN106445408A (zh) * | 2016-08-31 | 2017-02-22 | 深圳芯邦科技股份有限公司 | 一种nand闪存管理方法、主机、nand闪存读写方法及nand闪存控制器 |
-
2019
- 2019-07-02 CN CN201910589657.9A patent/CN110334032A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110026101A1 (en) * | 2007-03-06 | 2011-02-03 | E Ink Corporation | Materials for use in electrophoretic displays |
| CN101645310A (zh) * | 2008-08-05 | 2010-02-10 | 深圳市朗科科技股份有限公司 | 闪存设备、闪存管理方法及系统 |
| CN101339537A (zh) * | 2008-08-14 | 2009-01-07 | 四川登巅微电子有限公司 | 一种以页为单位的nand闪存管理方法 |
| CN102043729A (zh) * | 2009-10-20 | 2011-05-04 | 杭州华三通信技术有限公司 | 动态随机访问存储器的内存管理方法及系统 |
| CN101923448A (zh) * | 2010-02-08 | 2010-12-22 | 安凯(广州)微电子技术有限公司 | 一种nand闪存的转换层读写方法 |
| CN106445408A (zh) * | 2016-08-31 | 2017-02-22 | 深圳芯邦科技股份有限公司 | 一种nand闪存管理方法、主机、nand闪存读写方法及nand闪存控制器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110457233A (zh) * | 2019-08-10 | 2019-11-15 | 深圳市德名利电子有限公司 | 一种基于混合大小单元的闪存管理方法和装置以及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105205009B (zh) | 一种基于大容量固态存储的地址映射方法及装置 | |
| CN107066393A (zh) | 提高地址映射表中映射信息密度的方法 | |
| CN103186350B (zh) | 混合存储系统及热点数据块的迁移方法 | |
| CN104346357B (zh) | 一种嵌入式终端的文件存取方法及系统 | |
| US8874826B2 (en) | Programming method and device for a buffer cache in a solid-state disk system | |
| US8521971B2 (en) | System and apparatus for flash memory data management | |
| CN102043721B (zh) | 闪存存储管理方法 | |
| US20120290769A1 (en) | Flash memory device, memory control device, memory control method, and storage system | |
| US20100318760A1 (en) | Memory controller, nonvolatile storage device, and nonvolatile storage system | |
| CN110727403B (zh) | 元数据管理方法及装置 | |
| US8429339B2 (en) | Storage device utilizing free pages in compressed blocks | |
| CN102356382A (zh) | Dram缓冲器管理装置和方法 | |
| CN103838853A (zh) | 一种基于不同存储介质的混合文件系统 | |
| US20120191897A1 (en) | Non-volatile memory system and management method thereof | |
| US20100064095A1 (en) | Flash memory system and operation method | |
| CN101030165A (zh) | 一种磁盘空间管理方法及系统 | |
| CN106598504B (zh) | 数据存储方法及装置 | |
| US20220391089A1 (en) | Dissimilar Write Prioritization in ZNS Devices | |
| CN101673246A (zh) | 一种高效的先进先出数据池读写方法 | |
| CN102306124A (zh) | Nand Flash芯片硬件驱动层的实现方法 | |
| US20230359380A1 (en) | Memory system and method for controlling nonvolatile memory | |
| CN102520885B (zh) | 一种混合硬盘的数据管理系统 | |
| CN109324979A (zh) | 3d闪存固态盘系统的数据缓存划分方法及数据分配方法 | |
| CN108595589A (zh) | 一种海量科学数据图片高效存取方法 | |
| TW201126338A (en) | Flash memory device and data access method for flash memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 2501, 2401, block a, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd. Address before: 518000 Intelligence Valley Innovation Park 701, 707, No. 1010 Bulong Road, Xinniu Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 Intelligence Valley Innovation Park 701, 707, No. 1010 Bulong Road, Xinniu Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Applicant after: Shenzhen deminli Technology Co.,Ltd. Address before: Room 2501, 2401, block a, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 2501, 2401, block a, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Shenzhen deminli Technology Co.,Ltd. Address before: 518000 Intelligence Valley Innovation Park 701, 707, No. 1010 Bulong Road, Xinniu Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Applicant before: Shenzhen deminli Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191015 |
|
| RJ01 | Rejection of invention patent application after publication |