CN110457233A - 一种基于混合大小单元的闪存管理方法和装置以及设备 - Google Patents
一种基于混合大小单元的闪存管理方法和装置以及设备 Download PDFInfo
- Publication number
- CN110457233A CN110457233A CN201910736852.XA CN201910736852A CN110457233A CN 110457233 A CN110457233 A CN 110457233A CN 201910736852 A CN201910736852 A CN 201910736852A CN 110457233 A CN110457233 A CN 110457233A
- Authority
- CN
- China
- Prior art keywords
- storage
- unit
- binding
- address
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种基于混合大小单元的闪存管理方法和装置以及设备。其中，所述方法包括：扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元，和从该基本存储单元中筛选出符合预设绑定规则的存储单元，和将该筛选出的存储单元绑定在一起形成绑定存储单元，和建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表，以及优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元。通过上述方式，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
Description
技术领域
本发明涉及存储技术领域，尤其涉及一种基于混合大小单元的闪存管理方法和装置以及设备。
背景技术
在以闪存为存储介质的设备中，现有的闪存驱动程序一般是基于固定大小的单元的管理方案，即认为闪存的物理存储单元是同样大小的单元，这样在逻辑读写操作的地址到物理地址的映射时可以由逻辑地址按固定的步长分段来计算出实际的物理地址。这种方法易于实现，地址映射表格简单，但往往无法兼顾更高的读写性能和更大的可用存储容量。
现有的闪存管理方案，为了提高闪存的读写速度，一般都提供了Multi-Plane(高速存储操作)的读写命令，为了使用这些命令，需要把物理地址符合特定规则的多个存储单元绑定成一个更大的单元。如果基于这样的操作来编写闪存驱动程序，读写闪存时有更大的带宽，可以获得更快的读写速度，但是因为闪存里会有坏的单元存在，如果需要绑定的多个单元中有一个坏的，那整个绑定之后的更大的单元都不能使用，这样就会导致闪存的可用存储容量降低。反之，如果基于未绑定的单个存储单元来编写闪存驱动程序，就无法使用高速存储操作Multi-Plane等读写命令，无法获得更快的读写速度。
但是，发明人发现现有技术中至少存在如下问题：
现有的闪存管理方案，为了提高闪存的读写速度，一般都提供了高速存储操作的读写命令，为了使用这些命令，需要把物理地址符合特定规则的多个存储单元绑定成一个更大的单元，但是因为闪存里会有坏的单元存在，如果需要绑定的多个单元中有一个坏的，那整个绑定之后的更大的单元都不能使用，这样就会导致闪存的可用存储容量降低，反之，如果基于未绑定的单个存储单元来编写闪存驱动程序，就无法使用高速存储操作等读写命令，无法获得更快的读写速度，无法实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
发明内容
有鉴于此，本发明的目的在于提出一种基于混合大小单元的闪存管理方法和装置以及设备，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
根据本发明的一个方面，提供一种基于混合大小单元的闪存管理方法，包括：
扫描闪存，从所述扫描的闪存中扫描出当前是正常工作的基本存储单元；
从所述扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元；
将所述筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元；
建立所述闪存的逻辑地址到物理地址的映射表，建立所述闪存的所述基本存储单元和所述绑定存储单元的逻辑地址到物理地址的映射表；
优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
其中，所述从所述扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元，包括：
预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将所述扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从所述不同的区域里的每个区域里筛选出一个地址对应且符合所述预设的预设绑定规则的存储单元的方式，从所述扫描出的当前是正常工作的基本存储单元中筛选出符合所述预设的预设绑定规则的存储单元。
其中，所述优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元，包括：
将所述闪存的所述基本存储单元和所述绑定存储单元分配到所述建立的映射表的不同映射表格中，优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述建立的映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
其中，在所述优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元之后，还包括：
优先使用高速存储操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述基本存储单元之后的基本存储单元。
根据本发明的另一个方面，提供一种基于混合大小单元的闪存管理装置，包括：
扫描模块、筛选模块、绑定模块、建立模块和映射模块；
所述扫描模块，用于扫描闪存，从所述扫描的闪存中扫描出当前是正常工作的基本存储单元；
所述筛选模块，用于从所述扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元；
所述绑定模块，用于将所述筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元；
所述建立模块，用于建立所述闪存的逻辑地址到物理地址的映射表，建立所述闪存的所述基本存储单元和所述绑定存储单元的逻辑地址到物理地址的映射表；
所述映射模块，用于优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
其中，所述筛选模块，具体用于：
预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将所述扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从所述不同的区域里的每个区域里筛选出一个地址对应且符合所述预设的预设绑定规则的存储单元的方式，从所述扫描出的当前是正常工作的基本存储单元中筛选出符合所述预设的预设绑定规则的存储单元。
其中，所述筛选模块，具体用于：
将所述闪存的所述基本存储单元和所述绑定存储单元分配到所述建立的映射表的不同映射表格中，优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述建立的映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
其中，所述基于混合大小单元的闪存管理装置，还包括：
使用模块；
所述使用模块，用于优先使用高速存储操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述基本存储单元之后的基本存储单元。
根据本发明的又一个方面，提供一种基于混合大小单元的闪存管理设备，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述任一项所述的基于混合大小单元的闪存管理方法。
根据本发明的再一个方面，提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述的基于混合大小单元的闪存管理方法。
可以发现，以上方案，可以扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元，和可以从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元，和可以将该筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元，和可以建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表，以及可以优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
进一步的，以上方案，可以预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将该扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从该不同的区域里的每个区域里筛选出一个地址对应且符合该预设的预设绑定规则的存储单元的方式，从该扫描出的当前是正常工作的基本存储单元中筛选出符合该预设的预设绑定规则的存储单元，这样的好处是能够实现便于使用高速存储操作的读写命令操作绑定存储单元，便于获得闪存的更高的读写性能。
进一步的，以上方案，可以将该闪存的该基本存储单元和该绑定存储单元分配到该建立的映射表的不同映射表格中，优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该建立的映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，这样的好处是能够实现便于优先使用绑定存储单元来存储数据，待绑定存储单元存储满数据之后再使用基本存储单元来存储数据，从而提高闪存的可用存储容量。
进一步的，以上方案，可以优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，这样的好处是能够实现通过优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，能够获得闪存的更高的读写性能，通过使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，能够保证闪存的更大的可用存储容量，能够使闪存兼顾更高的读写性能和更大的可用存储容量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明基于混合大小单元的闪存管理方法一实施例的流程示意图；
图2是本发明基于混合大小单元的闪存管理方法另一实施例的流程示意图；
图3是本发明基于混合大小单元的闪存管理装置一实施例的结构示意图；
图4是本发明基于混合大小单元的闪存管理装置另一实施例的结构示意图；
图5是本发明基于混合大小单元的闪存管理设备一实施例的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种基于混合大小单元的闪存管理方法，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
请参见图1，图1是本发明基于混合大小单元的闪存管理方法一实施例的流程示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
S101：扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元。
在本实施例中，该闪存可以是USB(通用串行总线)闪存盘里所用闪存，也可以是SD(Secure Digital Memory Card，安全数码卡)卡里所用闪存，还可以是CF(Compact Flash，便携式电子设备的数据存储设备)卡里所用闪存等，本发明不加以限定。
S102：从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元。
其中，该从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元，可以包括：
预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将该扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从该不同的区域里的每个区域里筛选出一个地址对应且符合该预设的预设绑定规则的存储单元的方式，从该扫描出的当前是正常工作的基本存储单元中筛选出符合该预设的预设绑定规则的存储单元，这样的好处是能够实现便于使用高速存储操作的读写命令操作绑定存储单元，便于获得闪存的更高的读写性能。
在本实施例中，基本存储单元的物理地址一般由多个比特bit组成。
在本实施例中，不同的闪存会有不同的绑定规则，这个预设的预设绑定规则可以是由闪存原厂来进行定义，一般是基本存储单元的物理地址中其中一个比特bit或其中几个比特bit不同，其他比特bit完全相同，类似这样的，符合这样的规则的基本存储单元可以组成绑定存储单元，读写操作可以使用高速存储操作的读写命令等来提高闪存的读写速度。
S103：将该筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元。
在本实施例中，绑定存储单元由多个基本单元绑定而成，跟基本存储单元一样，都是读写操作的物理操作单元，绑定之后的每个绑定存储单元在读写操作时可以当做是一个单元进行读写。
S104：建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表。
在本实施例中，存储单元不用排序，只有两种大小：绑定存储单元和基本存储单元。读写操作的逻辑地址有大小，小逻辑地址的数据一般就是频繁存放数据，对读写性能影响较大，闪存驱动程序是用地址映射表来找到所需的逻辑地址对应的物理地址。
S105：优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元。
其中，该优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，可以包括：
将该闪存的该基本存储单元和该绑定存储单元分配到该建立的映射表的不同映射表格中，优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该建立的映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，这样的好处是能够实现便于优先使用绑定存储单元来存储数据，待绑定存储单元存储满数据之后再使用基本存储单元来存储数据，从而提高闪存的可用存储容量。
其中，在该优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元之后，还可以包括：
优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，这样的好处是能够实现通过优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，能够获得闪存的更高的读写性能，通过使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，能够保证闪存的更大的可用存储容量，能够使闪存兼顾更高的读写性能和更大的可用存储容量。
在本实施例中，可以在映射表里将小的逻辑地址映射到绑定存储单元的物理地址，待绑定存储单元用完后，将剩下的逻辑地址，显然是更大的地址，映射到基本单元，这样就做到了优先使用绑定存储单元的相对大存储容量来存储数据，待数据存满之后再使用基本存储单元来存储数据。
在本实施例中，能够基于混合大小的存储单元来编写闪存驱动程序，存放数据的物理存储单元有的是闪存的基本存储单元，有的是多个基本存储单元绑定成的一个更大存储容量的存储单元的绑定存储单元。在逻辑地址到物理地址的映射时，能够不再按固定的步长分段来计算出实际的物理地址，如果是映射到绑定存储单元，读写操作可以使用高速存储操作的读写命令等来提高闪存的读写速度，如果是映射到基本存储单元，就只能使用普通操作的读写命令来操作闪存的读写。为了便于实现，能够优先使用绑定存储单元来存放数据，待数据存满之后再使用基本存储单元来存放。这样，闪存里所有好的存储单元都可以用来存放数据，从而提高闪存的可用存储容量。综上，能够优先使用高速存储操作的读写命令操作绑定存储单元的读写，就是为了获得闪存的更高的读写性能，对剩下的基本存储单元使用普通操作的读写命令来操闪存的读写，而不是丢弃不用，是为了保证更大的可用存储容量，相当于就是兼顾了闪存的读写性能与可能存储容量。
在本实施例中，能够兼顾更高的读写性能和更大的可用存储容量，在能使用闪存的高速存储操作的读写命令等加速操作的基础上，充分的利用闪存里每一个好的存储单元，尤其是在闪存里坏的单元比较多的情况下。
可以发现，在本实施例中，可以扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元，和可以从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元，和可以将该筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元，和可以建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表，以及可以优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
进一步的，在本实施例中，可以预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将该扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从该不同的区域里的每个区域里筛选出一个地址对应且符合该预设的预设绑定规则的存储单元的方式，从该扫描出的当前是正常工作的基本存储单元中筛选出符合该预设的预设绑定规则的存储单元，这样的好处是能够实现便于使用高速存储操作的读写命令操作绑定存储单元，便于获得闪存的更高的读写性能。
进一步的，在本实施例中，可以将该闪存的该基本存储单元和该绑定存储单元分配到该建立的映射表的不同映射表格中，优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该建立的映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，这样的好处是能够实现便于优先使用绑定存储单元来存储数据，待绑定存储单元存储满数据之后再使用基本存储单元来存储数据，从而提高闪存的可用存储容量。
请参见图2，图2是本发明基于混合大小单元的闪存管理方法另一实施例的流程示意图。本实施例中，该方法包括以下步骤：
S201：扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元。
可如上S101所述，在此不作赘述。
S202：从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元。
可如上S102所述，在此不作赘述。
S203：将该筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元。
可如上S103所述，在此不作赘述。
S204：建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表。
可如上S104所述，在此不作赘述。
S205：优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元。
可如上S105所述，在此不作赘述。
S206：优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元。
在本实施例中，该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元在使用高速存储操作的读写命令操作时可以作为一个存储单元进行读写，本发明不加以限定。
在本实施例中，高速存储操作的读写命令和普通操作的读写命令是不同的读写命令序列，是读写绑定存储单元和基本存储单元时使用的物理操作命令，可以由闪存原厂进行定义，不同的闪存可以定义不同的命令序列，使用高速存储操作的读写命令会比使用普通操作的读写命令读写速度更快，有更好的读写性能。
可以发现，在本实施例中，可以优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，这样的好处是能够实现通过优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，能够获得闪存的更高的读写性能，通过使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，能够保证闪存的更大的可用存储容量，能够使闪存兼顾更高的读写性能和更大的可用存储容量。
本发明还提供一种基于混合大小单元的闪存管理装置，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
请参见图3，图3是本发明基于混合大小单元的闪存管理装置一实施例的结构示意图。本实施例中，该基于混合大小单元的闪存管理装置30包括扫描模块31、筛选模块32、绑定模块33、建立模块34和映射模块35。
该扫描模块31，用于扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元。
该筛选模块32，用于从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元。
该绑定模块33，用于将该筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元。
该建立模块34，用于建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表。
该映射模块35，用于优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元。
可选地，该筛选模块32，可以具体用于：
预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将该扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从该不同的区域里的每个区域里筛选出一个地址对应且符合该预设的预设绑定规则的存储单元的方式，从该扫描出的当前是正常工作的基本存储单元中筛选出符合该预设的预设绑定规则的存储单元。
可选地，该筛选模块32，可以具体用于：
将该闪存的该基本存储单元和该绑定存储单元分配到该建立的映射表的不同映射表格中，优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该建立的映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元。
请参见图4，图4是本发明基于混合大小单元的闪存管理装置另一实施例的结构示意图。区别于上一实施例，本实施例所述基于混合大小单元的闪存管理装置40还包括使用模块41。
该使用模块41，用于优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元。
该基于混合大小单元的闪存管理装置30/40的各个单元模块可分别执行上述方法实施例中对应步骤，故在此不对各单元模块进行赘述，详细请参见以上对应步骤的说明。
本发明又提供一种基于混合大小单元的闪存管理设备，如图5所示，包括：至少一个处理器51；以及，与至少一个处理器51通信连接的存储器52；其中，存储器52存储有可被至少一个处理器51执行的指令，指令被至少一个处理器51执行，以使至少一个处理器51能够执行上述的基于混合大小单元的闪存管理方法。
其中，存储器52和处理器51采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器51和存储器52的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器51处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器51。
处理器51负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器52可以被用于存储处理器51在执行操作时所使用的数据。
本发明再提供一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
可以发现，以上方案，可以扫描闪存，从该扫描的闪存中扫描出当前是正常工作的基本存储单元，和可以从该扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元，和可以将该筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元，和可以建立该闪存的逻辑地址到物理地址的映射表，建立该闪存的该基本存储单元和该绑定存储单元的逻辑地址到物理地址的映射表，以及可以优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，能够实现使闪存能够兼顾更高的读写性能和更大的可用存储容量。
进一步的，以上方案，可以预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将该扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从该不同的区域里的每个区域里筛选出一个地址对应且符合该预设的预设绑定规则的存储单元的方式，从该扫描出的当前是正常工作的基本存储单元中筛选出符合该预设的预设绑定规则的存储单元，这样的好处是能够实现便于使用高速存储操作的读写命令操作绑定存储单元，便于获得闪存的更高的读写性能。
进一步的，以上方案，可以将该闪存的该基本存储单元和该绑定存储单元分配到该建立的映射表的不同映射表格中，优先将该建立的映射表中的地址映射到该绑定存储单元，在优先将该建立的映射表中的地址映射到该绑定存储单元之后，再将该建立的映射表中的剩余地址映射到该基本存储单元，这样的好处是能够实现便于优先使用绑定存储单元来存储数据，待绑定存储单元存储满数据之后再使用基本存储单元来存储数据，从而提高闪存的可用存储容量。
进一步的，以上方案，可以优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，这样的好处是能够实现通过优先使用高速存储操作的读写命令操作该经将该建立的映射表中的地址映射到该绑定存储单元之后的绑定存储单元，能够获得闪存的更高的读写性能，通过使用普通操作的读写命令操作该经将该建立的映射表中的地址映射到该基本存储单元之后的基本存储单元，能够保证闪存的更大的可用存储容量，能够使闪存兼顾更高的读写性能和更大的可用存储容量。
在本发明所提供的几个实施方式中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本发明各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种基于混合大小单元的闪存管理方法，其特征在于，包括：
扫描闪存，从所述扫描的闪存中扫描出当前是正常工作的基本存储单元；
从所述扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元；
将所述筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元；
建立所述闪存的逻辑地址到物理地址的映射表，建立所述闪存的所述基本存储单元和所述绑定存储单元的逻辑地址到物理地址的映射表；
优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
2.如权利要求1所述的基于混合大小单元的闪存管理方法，其特征在于，所述从所述扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元，包括：
预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将所述扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从所述不同的区域里的每个区域里筛选出一个地址对应且符合所述预设的预设绑定规则的存储单元的方式，从所述扫描出的当前是正常工作的基本存储单元中筛选出符合所述预设的预设绑定规则的存储单元。
3.如权利要求1所述的基于混合大小单元的闪存管理方法，其特征在于，所述优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元，包括：
将所述闪存的所述基本存储单元和所述绑定存储单元分配到所述建立的映射表的不同映射表格中，优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述建立的映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
4.如权利要求1所述的基于混合大小单元的闪存管理方法，其特征在于，在所述优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元之后，还包括：
优先使用高速存储操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述基本存储单元之后的基本存储单元。
5.一种基于混合大小单元的闪存管理装置，其特征在于，包括：
扫描模块、筛选模块、绑定模块、建立模块和映射模块；
所述扫描模块，用于扫描闪存，从所述扫描的闪存中扫描出当前是正常工作的基本存储单元；
所述筛选模块，用于从所述扫描出的当前是正常工作的基本存储单元中筛选出符合预设绑定规则的存储单元；
所述绑定模块，用于将所述筛选出的符合预设绑定规则的存储单元绑定在一起形成绑定存储单元；
所述建立模块，用于建立所述闪存的逻辑地址到物理地址的映射表，建立所述闪存的所述基本存储单元和所述绑定存储单元的逻辑地址到物理地址的映射表；
所述映射模块，用于优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
6.如权利要求5所述的基于混合大小单元的闪存管理装置，其特征在于，所述筛选模块，具体用于：
预设如果基本存储单元的物理地址中其中一个比特或至少两个比特不同，其他比特完全相同，则这种基本存储单元可以绑定在一起的预设绑定规则，采用将所述扫描出的当前是正常工作的基本存储单元按地址顺序分成不同的区域，从所述不同的区域里的每个区域里筛选出一个地址对应且符合所述预设的预设绑定规则的存储单元的方式，从所述扫描出的当前是正常工作的基本存储单元中筛选出符合所述预设的预设绑定规则的存储单元。
7.如权利要求5所述的基于混合大小单元的闪存管理装置，其特征在于，所述筛选模块，具体用于：
将所述闪存的所述基本存储单元和所述绑定存储单元分配到所述建立的映射表的不同映射表格中，优先将所述建立的映射表中的地址映射到所述绑定存储单元，在优先将所述建立的映射表中的地址映射到所述绑定存储单元之后，再将所述建立的映射表中的剩余地址映射到所述基本存储单元。
8.如权利要求5所述的基于混合大小单元的闪存管理装置，其特征在于，所述基于混合大小单元的闪存管理装置，还包括：
使用模块；
所述使用模块，用于优先使用高速存储操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述绑定存储单元之后的绑定存储单元，使用普通操作的读写命令操作所述经将所述建立的映射表中的地址映射到所述基本存储单元之后的基本存储单元。
9.一种基于混合大小单元的闪存管理设备，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至4中任一项所述的基于混合大小单元的闪存管理方法。
10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的基于混合大小单元的闪存管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910736852.XA CN110457233A (zh) | 2019-08-10 | 2019-08-10 | 一种基于混合大小单元的闪存管理方法和装置以及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910736852.XA CN110457233A (zh) | 2019-08-10 | 2019-08-10 | 一种基于混合大小单元的闪存管理方法和装置以及设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110457233A true CN110457233A (zh) | 2019-11-15 |
Family
ID=68485769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910736852.XA Pending CN110457233A (zh) | 2019-08-10 | 2019-08-10 | 一种基于混合大小单元的闪存管理方法和装置以及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110457233A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112068777A (zh) * | 2020-09-03 | 2020-12-11 | 深圳市硅格半导体有限公司 | 数据存储介质的管理方法、系统、终端设备及存储介质 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339537A (zh) * | 2008-08-14 | 2009-01-07 | 四川登巅微电子有限公司 | 一种以页为单位的nand闪存管理方法 |
| CN101645310A (zh) * | 2008-08-05 | 2010-02-10 | 深圳市朗科科技股份有限公司 | 闪存设备、闪存管理方法及系统 |
| CN101964116A (zh) * | 2009-07-24 | 2011-02-02 | 迪士尼企业公司 | 紧凑的插中 |
| CN101923448B (zh) * | 2010-02-08 | 2012-12-05 | 安凯(广州)微电子技术有限公司 | 一种nand闪存的转换层读写方法 |
| CN102831072A (zh) * | 2012-08-10 | 2012-12-19 | 深圳市江波龙电子有限公司 | 闪存设备及其管理方法、数据读写方法及读写装置 |
| CN104809075A (zh) * | 2015-04-20 | 2015-07-29 | 电子科技大学 | 一种存取实时并行处理的固态记录装置及方法 |
| CN105094742A (zh) * | 2014-05-09 | 2015-11-25 | 华为技术有限公司 | 一种写数据的方法和设备 |
| US20150378884A1 (en) * | 2013-04-08 | 2015-12-31 | Avalanche Technology, Inc. | Storage system controlling addressing of solid storage disks (ssd) |
| CN105468537A (zh) * | 2014-08-21 | 2016-04-06 | 西安慧泽知识产权运营管理有限公司 | 一种大容量闪存记忆体存储设备的管理方法 |
| CN106445408A (zh) * | 2016-08-31 | 2017-02-22 | 深圳芯邦科技股份有限公司 | 一种nand闪存管理方法、主机、nand闪存读写方法及nand闪存控制器 |
| CN107403646A (zh) * | 2016-04-27 | 2017-11-28 | 慧荣科技股份有限公司 | 闪存装置及闪存存储管理方法 |
| CN107515728A (zh) * | 2016-06-17 | 2017-12-26 | 清华大学 | 发挥闪存设备内部并发特性的数据管理方法和装置 |
| CN108038065A (zh) * | 2017-12-22 | 2018-05-15 | 湖南国科微电子股份有限公司 | 一种提高Block使用率的方法、装置及系统 |
| CN109597570A (zh) * | 2018-10-29 | 2019-04-09 | 合肥富煌君达高科信息技术有限公司 | 高速处理闪存的方法及基于该方法的设备和可读存储介质 |
| CN110334032A (zh) * | 2019-07-02 | 2019-10-15 | 深圳市德名利电子有限公司 | 基于混合大小单元的闪存操作方法及系统 |
-
2019
- 2019-08-10 CN CN201910736852.XA patent/CN110457233A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101645310A (zh) * | 2008-08-05 | 2010-02-10 | 深圳市朗科科技股份有限公司 | 闪存设备、闪存管理方法及系统 |
| CN101339537A (zh) * | 2008-08-14 | 2009-01-07 | 四川登巅微电子有限公司 | 一种以页为单位的nand闪存管理方法 |
| CN101964116A (zh) * | 2009-07-24 | 2011-02-02 | 迪士尼企业公司 | 紧凑的插中 |
| CN101923448B (zh) * | 2010-02-08 | 2012-12-05 | 安凯(广州)微电子技术有限公司 | 一种nand闪存的转换层读写方法 |
| CN102831072A (zh) * | 2012-08-10 | 2012-12-19 | 深圳市江波龙电子有限公司 | 闪存设备及其管理方法、数据读写方法及读写装置 |
| US20150378884A1 (en) * | 2013-04-08 | 2015-12-31 | Avalanche Technology, Inc. | Storage system controlling addressing of solid storage disks (ssd) |
| CN105094742A (zh) * | 2014-05-09 | 2015-11-25 | 华为技术有限公司 | 一种写数据的方法和设备 |
| CN105468537A (zh) * | 2014-08-21 | 2016-04-06 | 西安慧泽知识产权运营管理有限公司 | 一种大容量闪存记忆体存储设备的管理方法 |
| CN104809075A (zh) * | 2015-04-20 | 2015-07-29 | 电子科技大学 | 一种存取实时并行处理的固态记录装置及方法 |
| CN107403646A (zh) * | 2016-04-27 | 2017-11-28 | 慧荣科技股份有限公司 | 闪存装置及闪存存储管理方法 |
| CN107515728A (zh) * | 2016-06-17 | 2017-12-26 | 清华大学 | 发挥闪存设备内部并发特性的数据管理方法和装置 |
| CN106445408A (zh) * | 2016-08-31 | 2017-02-22 | 深圳芯邦科技股份有限公司 | 一种nand闪存管理方法、主机、nand闪存读写方法及nand闪存控制器 |
| CN108038065A (zh) * | 2017-12-22 | 2018-05-15 | 湖南国科微电子股份有限公司 | 一种提高Block使用率的方法、装置及系统 |
| CN109597570A (zh) * | 2018-10-29 | 2019-04-09 | 合肥富煌君达高科信息技术有限公司 | 高速处理闪存的方法及基于该方法的设备和可读存储介质 |
| CN110334032A (zh) * | 2019-07-02 | 2019-10-15 | 深圳市德名利电子有限公司 | 基于混合大小单元的闪存操作方法及系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112068777A (zh) * | 2020-09-03 | 2020-12-11 | 深圳市硅格半导体有限公司 | 数据存储介质的管理方法、系统、终端设备及存储介质 |
| WO2022048109A1 (zh) * | 2020-09-03 | 2022-03-10 | 深圳市硅格半导体有限公司 | 数据存储介质的管理方法、系统、终端设备及存储介质 |
| CN112068777B (zh) * | 2020-09-03 | 2023-08-18 | 深圳市硅格半导体有限公司 | 数据存储介质的管理方法、系统、终端设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106326134B (zh) | Ftl地址映射的方法及装置 | |
| CN101382953B (zh) | 在用户空间访问文件系统的接口系统与文件读、写方法 | |
| CN103176833B (zh) | 一种基于虚拟机的数据发送方法、接收方法及系统 | |
| CN109815162A (zh) | 内存管理方法、装置、移动终端及存储介质 | |
| CN101150488B (zh) | 一种零拷贝网络报文接收方法 | |
| CN102023843B (zh) | 函数的调用方法、装置及智能卡 | |
| CN106201908A (zh) | 包括半导体存储器件的存储系统及其操作方法 | |
| AU8935498A (en) | System and method of data communication in multiprocessor system | |
| CN101853207A (zh) | 存储装置 | |
| CN101430651A (zh) | 一种异构多核体系中外设的访问方法 | |
| CN106023642A (zh) | 一种停车位预定方法及相关终端、服务器、装置 | |
| CN101707565A (zh) | 零拷贝网络报文发送、接收方法和装置 | |
| CN106445408A (zh) | 一种nand闪存管理方法、主机、nand闪存读写方法及nand闪存控制器 | |
| CN102043721A (zh) | 闪存存储管理方法 | |
| CN102576319A (zh) | 控制装置、控制方法及计算机程序 | |
| CN110457233A (zh) | 一种基于混合大小单元的闪存管理方法和装置以及设备 | |
| CN109101194A (zh) | 一种刷写性能优化方法和存储系统 | |
| CN109298888B (zh) | 队列的数据存取方法及装置 | |
| CN109857553A (zh) | 内存管理方法及装置 | |
| CN110007860A (zh) | 基于lsm数据库的垃圾处理的方法、固态硬盘以及存储装置 | |
| CN102455907B (zh) | 多卡手机应用软件设计方法 | |
| CN109766057A (zh) | 固件数据处理方法及系统 | |
| CN107943717A (zh) | 基于默认配置的缓存管理方法、装置、系统及计算机可读介质 | |
| CN104932982B (zh) | 一种消息访存的编译方法及相关装置 | |
| CN108428182A (zh) | 开发平台装置、获取保单号的方法及计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 Intelligence Valley Innovation Park 701, 707, No. 1010 Bulong Road, Xinniu Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Applicant after: Shenzhen deminli Technology Co., Ltd Address before: 518000 Intelligence Valley Innovation Park 701, 707, No. 1010 Bulong Road, Xinniu Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191115 |