CN110325973A - 多身份光学模块 - Google Patents

多身份光学模块 Download PDF

Info

Publication number
CN110325973A
CN110325973A CN201880013404.0A CN201880013404A CN110325973A CN 110325973 A CN110325973 A CN 110325973A CN 201880013404 A CN201880013404 A CN 201880013404A CN 110325973 A CN110325973 A CN 110325973A
Authority
CN
China
Prior art keywords
data rate
host
module
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880013404.0A
Other languages
English (en)
Other versions
CN110325973B (zh
Inventor
诺曼·唐
彭亮平
大卫·莱
安东尼·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN110325973A publication Critical patent/CN110325973A/zh
Application granted granted Critical
Publication of CN110325973B publication Critical patent/CN110325973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/077—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using a supervisory or additional signal
    • H04B10/0775—Performance monitoring and measurement of transmission parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4278—Electrical aspects related to pluggable or demountable opto-electronic or electronic elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2581—Multimode transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Optical Communication System (AREA)

Abstract

光学模块向主机模块发送指示光学模块插入主机模块的引脚信号，其中，光学模块被配置为至少以第一数据速率和第二数据速率进行操作。光学模块从主机模块接收主机数据速率的指示。光学模块确定在第一数据速率和主机数据速率之间是否存在时钟和数据恢复失锁。如果确定在第一数据速率和主机数据速率之间存在时钟和数据恢复失锁，则在第二数据速率与主机数据速率匹配的情况下以第二数据速率对光学模块进行初始化。

Description

多身份光学模块
技术领域
本公开涉及多身份多速率光学模块。
背景技术
光学模块是通常用于数据中心的紧凑型收发器。光学模块通常将主机模块(例如，主机卡)与光纤电缆连接，并且通常被设计为支持与给定平台相对应的一个或多个特定数据速率(例如，1、2.5、10、25、50等Gbit/s(G))。例如，单速率10G光学模块通常与单速率10G主机模块兼容。但是，单速率10G光学模块不与单速率25G主机模块兼容，并且单速率25G光学模块不与单速率10G主机模块兼容。此外，传统的多速率光学模块仅与具有主机模块软件驱动器支持的主机模块兼容，用于适当的光学识别。例如，双速率10/25G光学模块通常与双速率10/25G主机模块兼容，但不与单速率25G平台兼容，因为单速率25G主机模块缺少必要的主机模块软件驱动器支持。因此，当前的多速率光学模块通常不与其相应的单速率主机模块兼容。
附图说明
图1是根据示例性实施例的实现多身份光学模块的节点的高级框图。
图2A和图2B是示出根据示例性实施例的主机模块和多身份光学模块之间的通信的序列图。
图3是示出根据另一示例性实施例的主机模块和多身份光学模块之间的通信的序列图。
图4是根据示例性实施例的用于在主机模块处初始化多身份光学模块的过程的高级流程图。
图5是根据示例性实施例的用于在主机模块处初始化双速率(例如，10/25G)多身份光学模块的过程的流程图。
图6是根据示例性实施例的用于在主机模块处初始化三速率(例如，10/25/50G)多身份光学模块的过程的流程图。
图7A-图7C是根据示例性实施例的多身份光学模块和主机模块的部分电路图，并且示出了“中断和进行(break-and-make)”技术。
图8是根据示例性实施例的被配置为执行多身份技术的计算设备的框图。
图9是根据示例性实施例的通用方法的流程图。
具体实施方式
概述
在一个实施例中，光学模块向主机模块发送指示光学模块插入主机模块中的引脚信号，其中，光学模块被配置为以至少第一数据速率和第二数据速率进行操作。光学模块从主机模块接收主机数据速率的指示。光学模块确定在第一数据速率和主机数据速率之间是否存在时钟和数据恢复失锁。如果确定在第一数据速率和主机数据速率之间存在时钟和数据恢复失锁，则在第二数据速率与主机数据速率匹配的情况下，光学模块以第二数据速率进行初始化。
示例性实施例
本文描述的是多身份多速率光学(光学的)模块，该多身份多速率光学(光学的)模块通常与其相关联的单速率主机模块兼容，而不需要在单速率主机模块上进行软件驱动器改变。因此，例如，多身份双速率10/25G光学模块通常与单速率10G主机模块、单速率25G主机模块和双速率10/25G主机模块兼容。在另一个示例中，多身份三速率10/25/50G光学模块通常与单速率10G主机模块、单速率25G主机模块、双速率(例如，10/25G)主机模块、三速率(例如，10/25/50G)主机模块等兼容。
首先参考图1，示出了根据本文给出的示例的与光学网络105进行通信的节点100。该节点是光学网络节点，其包括主机卡110(1)-110(3)、多身份光学模块115(1)-115(3)和光纤电缆120(1)-120(3)。
光纤电缆120(1)-120(3)以不同的速率传输在节点100和网络105之间传送数据的光学信号。例如，光纤电缆120(1)和120(3)以10G的速率在发送数据处传输光学信号，并且光纤电缆120(2)以25G的速率在发送数据处传输光学信号。主机卡110(1)-110(3)分别被配置为处理光纤电缆120(1)-120(3)的数据速率。具体地，主机卡110(1)是单速率(例如，10G)主机模块，主机卡110(2)是单速率(例如，25G)主机模块，并且主机卡110(3)是双速率(例如，10/25G)主机模块。因为主机卡110(3)是双速率的，所以它与10G或25G数据速率兼容。
光纤电缆120(1)-120(3)以光学信号的形式传送数据，但是主机卡110(1)-110(3)被配置为处理电信号。这样，提供多身份光学模块115(1)-115(3)以连接主机卡110(1)-110(3)和光纤电缆120(1)-120(3)。例如，多身份光学模块115(1)将来自光纤电缆120(1)的传入光学信号转换为用于主机卡110(1)的电信号。多身份光学模块115(1)还将来自主机卡110(1)的传入电信号转换为用于光纤电缆120(1)的光学信号。在该示例中，多身份光学模块115(1)-115(3)中的每一个是相同类型(例如，多身份双速率10/25G光学模块)。因此，如下面更详细地解释的，多身份光学模块115(1)-115(3)通常与主机卡110(1)(例如，10G)、主机卡110(2)(例如，25G)和主机卡110(3)(例如，10/25G)兼容。
参考图2A和2B，示出了序列图200A和200B，其示出了根据本文给出的示例的主机模块和多身份光学模块之间的通信。首先转到图2A，在205处，用户将多身份光学模块插入主机模块中。在210处，多身份光学模块否定模块不存在(MOD_ABS)信号。MOD_ABS指示多身份光学模块不存在。当多身份光学模块否定MOD_ABS时，在215处，主机模块检测到多身份光学模块的存在。
在220处，主机模块开始从(主机模块可访问的)多身份光学模块的存储器缓冲器读取电可擦除可编程只读存储器(EEPROM)映射。EEPROM映射指定多身份光学模块当前被配置为操作的数据速率。如下所讨论的，多身份光学模块包括多个EEPROM映射，每个EEPROM映射对应于不同的数据速率。在225处，多身份光学模块将EEPROM映射的内容发送到主机模块，直到在230处主机模块已经完全读取EEPROM映射。在235处，主机模块确定EEPROM映射的内容(例如，所指定的数据速率)与存储主机模块的数据速率的指示的库匹配。
在已经确认多身份光学模块数据速率与主机模块数据速率匹配之后，在240处，主机模块向多身份光学模块发送空闲字符。在245处，多身份光学模块确定在多身份光学模块数据速率和主机数据速率之间是否存在时钟和数据恢复失锁。时钟和数据恢复使得多身份光学模块能够对空闲字符进行采样以确定主机模块数据速率。在250处，多身份光学模块确定在多身份光学模块数据速率和主机数据速率之间不存在时钟和数据恢复失锁。换句话说，多身份光学模块和主机数据速率锁定/匹配。
在示例中，主机模块是单速率25G主机卡，并且EEPROM映射指定多身份光学模块当前被配置为以25G的数据速率进行操作。在该示例中，主机模块确定在EEPROM映射中指定的速率(25G)与主机数据速率(也是25G)匹配。类似地，多身份光学模块根据空闲字符来确定主机数据速率(25G)与在EEPROM映射中指定的速率(也是25G)匹配。因此，主机模块基于EEPROM映射来确定多身份光学模块当前被配置为操作的数据速率。类似地，多身份光学模块基于空闲字符来确定主机数据速率。这样，在260处，主机模块与多身份模块链接，并且在255处，多身份光学模块正常启动。
图2B是示出根据本文给出的示例的主机模块和多身份光学模块之间的通信的序列图200B。序列图200B类似于序列图200A。然而，图2A中的序列涉及在将空闲字符发送到模块之前主机模块读取EEPROM映射，而图2B中的序列涉及在将空闲字符发送到模块之后主机读取EEPROM映射。
如图2B所示，在205处，(例如，由用户)插入多身份光学模块。在210处，多身份光学模块否定MOD_ABS信号。在215处，主机模块检测到多身份光学模块的存在。在220处，主机模块开始读取EEPROM映射。在225处，多身份光学模块将EEPROM映射的内容发送到主机模块。在图2B的示例性序列中，在主机模块在230处已经完全读取EEPROM映射之前，主机模块在240处发送空闲字符。这使得多身份光学模块能够在主机正在读取EEPROM映射时，在245和250处确定在多身份光学模块数据速率与主机数据速率之间不存在时钟和数据恢复失锁。在235处，主机模块确定EEPROM映射的内容(例如，所指定的数据速率)与存储主机模块的数据速率的指示的库匹配。在260处，主机模块与多身份模块链接，并且在255处，多身份光学模块正常启动。
图3是示出根据另一示例性实施例的主机模块和多身份光学模块之间的通信的序列图。图3的序列涉及10G主机模块和双速率10/25G多身份光学模块。类似于图2B的序列，在该序列中，在主机模块已经完全读取EEPROM映射之前，主机模块发送空闲字符。与图2A和图2B的序列不同，该序列涉及主机模块所读取的第一EEPROM映射与主机模块数据速率之间的不匹配。
在302处，(例如，由用户)插入多身份光学模块。在304处，多身份光学模块否定MOD_ABS信号。在306处，主机模块检测到多身份光学模块的存在。在308处，主机模块开始读取第一EEPROM映射。在该示例中，第一EEPROM映射指定25G的多身份光学模块数据速率。在310处，多身份光学模块向主机模块发送第一EEPROM映射的内容。在312处，主机模块向多身份光学模块发送空闲字符。在314处，多身份光学模块确定在当前多身份光学模块数据速率(即，25G)与主机数据速率之间是否存在时钟和数据恢复失锁。在316处，多身份光学模块确定在当前多身份光学模块数据速率与主机数据速率之间存在时钟和数据恢复失锁。从多身份光学模块的角度来看，这是因为主机设备的数据速率(如由空闲字符指示)是10G，而当前多身份光学模块数据速率(如由第一EEPROM映射指定)是25G。同时，在318和320处，主机模块完成读取EEPROM映射并确定EEPROM映射的内容(例如，所指定的数据速率)与存储主机模块的数据速率的指示的库不匹配。从主机模块的角度来看，这是因为主机模块的数据速率(如库中所指示)是10G，而当前多身份光学模块数据速率是25G(如由第一EEPROM映射指定)。因此，在322处，主机模块保持链路断开。
在多身份光学模块在316处确定在25G多身份光学模块数据速率与10G主机数据速率之间存在时钟和数据恢复失锁之后，在324处，多身份光学模块将非易失性随机存取存储器(NVRAM)中的速率设置为10G。在326处，多身份光学模块向主机模块断言MOD_ABS信号以指示不存在多身份光学模块。主机在328处接收MOD_ABS信号，并且作为响应，在330处移除多身份光学模块。在326处断言MOD_ABS信号之后，多身份光学模块断言MOD_ABS信号，并且在332处，等待大约一秒钟。在334处，多身份光学模块否定MOD_ABS信号。在336处，主机模块接收否定MOD_ABS的信号，使得在338处主机模块检测到多身份光学模块的存在。
在340处，主机模块开始读取第二EEPROM映射，该第二EEPROM映射指定10G的多身份光学模块数据速率。在342处，多身份光学模块向主机模块发送第二EEPROM映射的内容。在344处，主机模块向多身份光学模块发送空闲字符。在346处，多身份光学模块确定在当前多身份光学模块数据速率(即，10G)与主机数据速率之间是否存在时钟和数据恢复失锁。在348处，多身份光学模块确定在当前多身份光学模块数据速率与主机数据速率之间不存在时钟和数据恢复失锁。从多身份光学模块的角度来看，这是因为主机设备的数据速率(如由空闲字符指示)和当前多身份光学模块数据速率(如由第二EEPROM映射指定)两者都是10G。因此，在350处，多身份光学模块正常启动。
同时，在352和354处，主机模块完成读取EEPROM映射并确定EEPROM映射的内容(例如，所指定的数据速率)与存储主机模块的数据速率的指示的库匹配。从主机模块的角度来看，这是因为主机模块的数据速率(如库中所指示)和当前多身份光学模块数据速率(如由第二EEPROM映射指定)两者都是10G。因此，在356处，主机模块与多身份光学模块链接。
图4是用于在主机模块处初始化多身份光学模块的方法的高级流程图400。在405处，断言存在多身份光学模块。在410处，确定在当前多身份光学模块数据速率与主机数据速率之间是否存在时钟和数据恢复失锁。如果确定不存在时钟和数据恢复失锁(“否”)，则当前多身份光学模块数据速率和主机数据速率匹配，并且在415处，对多身份光学模块进行初始化。如果确定存在时钟和数据恢复失锁(“是”)，则当前多身份光学模块数据速率与主机数据速率不匹配。因此，流程进行到420，其中多身份光学模块数据速率设置可选EEPROM映射，该可选EEPROM映射指定可选多身份光学模块数据速率。在425处，多身份光学模块断言“中断和进行”存在信号。“中断和进行”存在信号的目的是驱动主机模块来读取可选EEPROM映射。“中断和进行”存在信号可以涉及断言MOD_ABS信号，并且然后在一段时间之后否定MOD_ABS信号。
图5是用于在10G主机模块上初始化双速率(例如，10/25G)多身份光学模块的示例性方法的流程图500。10/25G多身份光学模块包括NVRAM和两个EEPROM映射，该两个EEPROM映射分别指定多身份光学模块数据速率(即，10G和25G)。在505处，多身份光学模块被插入主机模块中。在510处，多身份光学模块将时钟和数据恢复速率设置为当前存储在NVRAM中的速率。在该示例中，25G是默认速率(即，最初存储在NVRAM中的数据速率)。多身份光学模块25G数据速率也存储在EEPROM缓冲器中，以允许主机模块读取25G EEPROM内容。
在515处，多身份光学模块确定在当前多身份光学模块数据速率(即，25G)与主机数据速率(即，10G)之间是否存在时钟和数据恢复失锁。如果不存在时钟和数据恢复失锁(“否”)，则在520处多身份光学模块被初始化。然而，在该示例中存在时钟和数据恢复失锁(“是”)，因为当前多身份光学模块数据速率(即，25G)与主机数据速率(即，10G)不同。这样，流程进行到525，在525处多身份光学模块在EEPROM缓冲器和NVRAM中设置可选速率(即，10G)。
在530-540处，多身份光学模块断言“中断和进行”存在信号。在530处，多身份光学模块断言MOD_ABS信号以向主机模块指示多身份光学模块的不存在。在535处，多身份光学模块等待一段时间(例如，一秒)。在540处，多身份光学模块否定MOD_ABS信号。这使得主机模块识别多身份光学模块。因此，“中断和进行”存在信号使得多身份光学模块能够在设置可选数据速率的同时保持插入主机模块。从主机模块的角度来看，25G光学模块被插入(505)，25G光学模块被物理地移除(530)，并且10G光学模块被插入(540)。然而，实际上，多身份模块保持插入在主机模块中，并且提供10G和25G数据速率两者。
虽然多身份光学模块支持25G的时钟和数据恢复，但多身份光学模块可能支持或可能不支持10G的时钟和数据恢复。这样，在545处，多身份光学模块确定多身份光学模块是否支持10G数据速率的时钟和数据恢复。如果多身份光学模块不支持10G数据速率的时钟和数据恢复(“否”)，则多身份光学模块将时钟和数据恢复设置为旁路模式。这使得多身份光学模块能够在520处被初始化，而无需确定是否存在时钟和数据恢复失锁。如果多身份光学模块支持10G数据速率的时钟和数据恢复(“是”)，则在510处，多身份光学模块将时钟和数据恢复速率设置为NVRAM中的速率。根据525，NVRAM中的速率是l0G。在515处，多身份光学模块确定在当前多身份光学模块数据速率(即，10G)与主机数据速率(即，10G)之间是否存在时钟和数据恢复失锁。因为这些速率匹配，所以不存在时钟和数据恢复失锁(“否”)，并且在520处多身份光学模块被初始化。
图6是用于在10G主机模块上初始化三速率(例如，10/25/50G)多身份光学模块的示例性方法的流程图600。10/25/50G多身份光学模块包括NVRAM和三个EEPROM映射，该三个EEPROM映射分别指定多身份光学模块数据速率(即，10G、25G和50G)。在该示例中，多身份光学模块不支持10G的时钟和数据恢复。
在605处，多身份光学模块被插入主机模块中。在610处，时钟和数据恢复失锁计数器被重置(即，设置为零)。在615处，多身份光学模块确定时钟和数据恢复失锁计数器是否小于2。在该实例中，多身份光学模块确定时钟和数据恢复失锁计数器小于2(“是”)，因为时钟和数据恢复失锁计数器当前被设置为零。
在620处，多身份光学模块将时钟和数据恢复速率设置为当前存储在NVRAM中的速率。在该示例中，25G是默认速率(即，最初存储在NVRAM中的数据速率)。多身份光学模块25G数据速率也被存储在EEPROM缓冲器中，以允许主机模块读取25G EEPROM内容。在625处，多身份光学模块确定在当前多身份光学模块数据速率(即，25G)与主机数据速率(即，10G)之间是否存在时钟和数据恢复失锁。如果不存在时钟和数据恢复失锁(“否”)，则在630处多身份光学模块被初始化。但是，在该示例中，存在时钟和数据恢复失锁(“是”)，因为当前多身份光学模块数据速率(即，25G)与主机数据速率(即，10G)不同。这样，流程进行到635，其中多身份光学模块增加时钟和数据恢复失锁计数器，使得计数器现在被设置为1。
在640处，多身份光学模块在EEPROM缓冲器和NVRAM中设置可选速率(这里是50G)。多身份光学模块通过如下操作来在645-655处断言“中断和进行”存在信号：断言MOD_ABS(645)，等待大约一秒钟(650)，并且否定MOD_ABS信号(655)。在615处，多身份光学模块确定时钟和数据恢复失锁计数器小于2(“是”)，因为计数器当前被设置为1。在620处，多身份光学模块将时钟和数据恢复速率设置为当前存储在NVRAM中的速率(即，50G)。在625处，多身份光学模块确定在当前多身份光学模块数据速率(即，50G)与主机数据速率(即，10G)之间存在时钟和数据恢复失锁(“是”)。这样，流程进行到635，在635处多身份光学模块增加时钟和数据恢复失锁计数器，使得计数器现在设置为2。
这时候，在640处，多身份光学模块在EEPROM缓冲器和NVRAM中设置另一可选速率(10G)。如上所述，在645-655处，多身份光学模块断言“中断和进行”存在信号。在615处，多身份光学模块确定时钟和数据恢复失锁计数器不小于2(“否”)，因为计数器当前被设置为2。在660处，多身份光学模块将时钟和数据恢复设置为旁路模式。这使得多身份光学模块能够在630处被初始化，而无需确定是否存在时钟和数据恢复失锁，其不支持10G。
图7A-图7C示出了描绘示例性“中断和进行”机制的部分电路图700A-700C。参考图7A，主机卡705被示出为未插入光学模块。VCC1在MOD_ABS引脚上产生等于3.3V的电压。当主机卡检测到MOD_ABS引脚上的电压为3.3V时，主机卡识别出未插入光学模块。如下面将参考图7B所讨论的那样，当MOD_ABS引脚上的电压等于0.069V时，主机卡识别出插入的光学模块。因此，当MOD_ABS引脚上的电压等于3.3V时，MOD_ABS被断言，并且当MOD_ABS引脚上的电压等于0.069V时，MOD_ABS被否定。如将参考图7B进一步描述的那样，多身份光学模块可以适当地将MOD_ABS引脚上的电压在3.3V和0.069V之间切换以实现“中断和进行”机制，而无需从主机卡705物理地移除光学模块。
现在转至图7B，主机卡705被示出为具有插入的多身份光学模块710。多身份光学模块710包括控制逻辑715、(用作开关以控制VCC2和MOD_ABS引脚之间的连接的)P型金属氧化物(p-MOS)晶体管720、以及(连接在晶体管720和地之间的)电阻R1和R2。在该示例中，当控制逻辑715断言FORCE_MOD_ABS信号时，p-MOS晶体管720闭合，并且当控制逻辑715不断言FORCE_MOD_ABS信号时，p-MOS晶体管720断开。
最初，当多身份光学模块710被插入主机卡705时，控制逻辑在一段时间(例如，一秒)内不起作用。在该初始时间段期间，控制逻辑715不产生FORCE_MOD_ABS信号。因此，p-MOS防止VCC2信号到达MOD_ABS引脚。因此，100Ω电阻将MOD_ABS引脚上的电压下拉至0.069V(即，MOD_ABS被否定)。在初始时间段之后，控制逻辑715开始操作但不产生FORCE_MOD_ABS信号。因此，MOD_ABS引脚上的电压保持在0.069V，而多身份光学模块710向主机卡705声明第一数据速率。
如果第一数据速率与主机卡的数据速率匹配，则多身份光学模块710可以不启动“中断和进行”机制。然而，如果第一数据速率与主机卡的数据速率不匹配，则多身份光学模块710可以使MOD_ABS引脚上的电压等于3.3V(即，MOD_ABS被断言)。更具体地，控制逻辑715设置FORCE_MOD_ABS信号以闭合p-MOS一段时间(例如，一秒)，使得来自VCC2的电压到达MOD_ABS引脚。在这段时间期间，电阻R2上的功耗可能为109mW，电阻R2是100Ω电阻，100Ω电阻可以轻松处理该功耗。当MOD_ABS引脚上的电压为3.3V时，多身份光学模块710设置第二数据速率，如上面参考图3-6所述。
然后，控制逻辑715可以停止产生FORCE_MOD_ABS信号，使MOD_ABS引脚上的电压恢复到0.069V(即，MOD_ABS被否定)。从主机卡705的角度来看，用户移除了具有第一数据速率的不匹配模块，并插入具有第二数据速率的新模块。然而，实际上，多身份光学模块710实现了“中断和进行”机制以在断言不同数据速率的同时保持插入主机卡705。当MOD_ABS引脚上的电压恢复到0.069V时，主机卡705确定第二数据速率是否与主机卡705的数据速率匹配。如果第二数据速率与主机卡705的数据速率匹配，则MOD_ABS引脚上的电压可以保持在0.069V，并且主机卡705和多身份光学模块710可以以第二数据速率来传输数据。
在示例中，主机卡705仅支持10G数据速率，并且多身份光学模块710是双速率10/25G模块。最初，模块被插入并且MOD_ABS信号被否定(即，设置为0.069V)以通知主机卡705存在模块。主机卡705继续从多身份光学模块710读取指定25G数据速率的EEPROM映射。因为多身份光学模块710的当前数据速率(即，25G)与主机卡705的当前数据速率(即，10G)不匹配，所以主机卡705不启用多身份光学模块710。当多身份光学模块710确定当前数据速率设置与主机卡705的数据速率不匹配时，多身份光学模块710利用指定10G数据速率的内容来重新加载主机可读EEPROM缓冲器。控制逻辑激活FORCE_MOD_ABS信号，从而产生MOD_ABS信号。这使得主机卡705确定已经移除多身份光学模块710。在大约一秒之后，控制逻辑715禁用FORCE_MOD_ABS信号，从而否定MOD_ABS信号。这使得主机卡705确定已经插入多身份光学模块710，并读取指定10G数据速率的EEPROM映射。因为EEPROM内容现在与主机卡数据速率匹配，所以主机卡705可以启用多身份光学模块710。
在上述示例中，多身份光学模块710在主机卡705中实现“中断和进行”机制，该主机卡在不存在多身份光学模块710的情况下不会断开电源。图7C示出了可选示例性部分电路图700C，其中，当不存在多身份光学模块710C或MOD_ABS被解除断言时，主机卡705C断开到多身份光学模块710C的电源。图7C中所示的电路与图7B中所示的电路类似，除了主机卡705C的电源VCC1经由p-MOS晶体管725向多身份光学模块710C电源的电源VCC2供电之外。在示例中，主机卡705C仅支持10G数据速率，并且多身份光学模块710C是双速率10/25G模块。
最初，用户将多身份光学模块710C插入主机卡705C。如上所述，MOD_ABS信号被否定，并且控制逻辑715最初被去激活。即使在一段时间后激活，控制逻辑也不会启动FORCE_MOD_ABS信号。主机卡705C从多身份光学模块710C读取EEPROM内容。在该示例中，EEPROM内容指定25G数据速率。因为25G数据速率与主机卡705C的10G数据速率不匹配，所以主机卡705C不启用多身份光学模块710C。当多身份光学模块710C检测到数据速率不匹配时，多身份光学模块710C利用指定10G数据速率的内容对主机可读EEPROM缓冲器进行重新加载，并启用FORCE_MOD_ABS信号(即，通过将MOD_ABS引脚上的电压设置为3.3V)。这破坏或解除断言MOD_ABS信号，提示主机卡705C断开电源(即VCC1)。由于多身份光学模块710C的固有电容，MOD_ABS引脚瞬时保持设置为3.3V。如上所述，该瞬时3.3V脉冲允许主机卡705C检测到多身份光学模块710C的移除。在没有电力供应到多身份光学模块710C的情况下，MOD_ABS引脚两端的电压现在为0V，使得主机卡705C检测到多身份光学模块710C的存在并且通过晶体管725向多身份光学模块710C供电。随后，主机卡705C识别多身份光学模块710C并读取当前的EEPROM映射。EEPROM映射现在存储匹配数据速率(即，10G)，并且主机卡705C启用向/从多身份光学模块710C传输数据。
图8是多身份光学模块800的框图，该多身份光学模块800被配置为实现本文给出的技术。在该示例中，多身份光学模块800包括存储器805、一个或多个处理器810和光学收发器815。存储器805包括NVRAM 820、EEPROM 825和多身份控制逻辑830。一个或多个处理器810被配置为执行存储在存储器805中的指令(例如，多身份控制逻辑830)。当被一个或多个处理器810执行时，多身份控制逻辑830启用多身份光学模块800来执行本文结合图1-图7C描述的多身份操作。存储器805可以是只读存储器(ROM)，随机存取存储器(RAM)，磁盘存储介质设备，光存储介质设备，闪存设备，电、光或其他物理/有形存储器存储设备。因此，通常，存储器805可以包括利用(包括计算机可执行指令的)软件进行编码的一个或多个有形(非暂时性)计算机可读存储介质(例如，存储器设备)，并且当(由处理器810)执行软件时，可操作以执行本文描述的操作。
图9是根据本文给出的示例的方法的通用流程图900。在910处，光学模块向主机模块发送指示光学模块被插入主机模块的引脚信号，其中，光学模块被配置为以至少第一数据速率和第二数据速率进行操作。在920处，光学模块从主机模块接收主机数据速率的指示。在930处，光学模块确定在第一数据速率和主机数据速率之间是否存在时钟和数据恢复失锁。在940处，如果确定在第一数据速率和主机数据速率之间存在时钟和数据恢复失锁，则在第二数据速率与主机数据速率匹配的情况下，则光学模块以第二数据速率进行初始化。
本文描述的多身份多速率光学模块通常与单速率平台(例如，传统平台)兼容。因此，这些光学模块可以直接替换单速率光学而无需改变平台软件驱动器。另外，存储在多身份多速率光学模块中的EEPROM映射可以与根据适当的多源协议(MSA)符合性代码的适当的MSA相符合。这些光学模块提供了产品整合，并且减少体积和成本。这些光学模块还最大限度地减少产品生命周期维护，简化库存管理，并且降低物料清单和实施成本。
以一种形式提供了一种方法。该方法包括：向主机模块发送指示光学模块插入主机模块的引脚信号，其中，光学模块被配置为至少以第一数据速率和第二数据速率进行操作；从主机模块接收主机数据速率的指示；确定在第一数据速率和主机数据速率之间是否存在时钟和数据恢复失锁；以及如果确定在第一数据速率和主机数据速率之间存在时钟和数据恢复失锁，则在第二数据速率与主机数据速率匹配的情况下以第二数据速率对光学模块进行初始化。
以另一形式提供了一种装置。该装置包括：一个或多个光学收发器；以及一个或多个处理器，该一个或多个处理器耦合到存储器，其中，一个或多个处理器被配置为：向主机模块发送指示装置插入主机模块的引脚信号，其中，装置被配置为至少以第一数据速率和第二数据速率进行操作；从主机模块接收主机数据速率的指示；确定在第一数据速率和主机数据速率之间是否存在时钟和数据恢复失锁；以及如果确定在第一数据速率和主机数据速率之间存在时钟和数据恢复失锁，则在第二数据速率与主机数据速率匹配的情况下以第二数据速率对装置进行初始化。
以另一形式提供了一种系统。该系统包括：主机模块；以及光学模块，该光学模块被配置为插入主机模块，光学模块被配置为：向主机模块发送指示光学模块插入主机模块的引脚信号，其中，光学模块被配置为至少以第一数据速率和第二数据速率进行操作；从主机模块接收主机数据速率的指示；确定在第一数据速率和主机数据速率之间是否存在时钟和数据恢复失锁；以及如果确定在第一数据速率和主机数据速率之间存在时钟和数据恢复失锁，则在第二数据速率与主机数据速率匹配的情况下以第二数据速率对光学模块进行初始化。
以上描述仅用于举例。尽管本文示出并描述了在一个或多个特定示例中体现的技术，但是并不旨在限于所示的细节，因为可以在权利要求的等同物的范围和幅度内进行各种修改和结构改变。

Claims (21)

1.一种方法，包括：
向主机模块发送指示光学模块被插入所述主机模块的引脚信号，其中，所述光学模块被配置为至少以第一数据速率和第二数据速率进行操作；
从所述主机模块接收主机数据速率的指示；
确定在所述第一数据速率和所述主机数据速率之间是否存在时钟和数据恢复失锁；以及
如果确定在所述第一数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述光学模块进行初始化。
2.根据权利要求1所述的方法，还包括：
确定所述第一数据速率是否已存储在非易失性存储器中；以及
如果确定所述第一数据速率存储在所述非易失性存储器中，则将所述光学模块设置为以所述第一数据速率进行操作。
3.根据权利要求1或2所述的方法，还包括：
将第一电可擦除可编程只读存储器映射存储在主机可访问存储器缓冲器中，其中，所述第一电可擦除可编程只读存储器映射指定所述第一数据速率。
4.根据前述权利要求中任一项所述的方法，其中，在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述光学模块进行初始化，包括：
确定在所述第二数据速率和所述主机数据速率之间是否存在时钟和数据恢复失锁；以及
如果确定在所述第二数据速率和所述主机数据速率之间不存在时钟和数据恢复失锁，则以所述第二数据速率对所述光学模块进行初始化。
5.根据权利要求4所述的方法，其中，所述光学模块被配置为以第三数据速率进行操作，所述方法还包括：
如果确定在所述第二数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则在所述第三数据速率与所述主机数据速率匹配的情况下以所述第三数据速率对所述光学模块进行初始化。
6.根据前述权利要求中任一项所述的方法，其中，在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述光学模块进行初始化，包括：
将时钟和数据恢复设置为旁路模式。
7.根据前述权利要求中任一项所述的方法，还包括：
如果在所述第一数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则进行以下操作：
向所述主机模块发送指示所述光学模块未被插入所述主机模块的引脚信号；以及
向所述主机模块发送指示所述光学模块被插入所述主机模块的另一引脚信号。
8.一种装置，包括：
一个或多个光学收发器；以及
一个或多个处理器，所述一个或多个处理器耦合到存储器，其中，所述一个或多个处理器被配置为：
向主机模块发送指示所述装置被插入所述主机模块的引脚信号，其中，所述装置被配置为至少以第一数据速率和第二数据速率进行操作；
从所述主机模块接收主机数据速率的指示；
确定在所述第一数据速率和所述主机数据速率之间是否存在时钟和数据恢复失锁；和
如果确定在所述第一数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述装置进行初始化。
9.根据权利要求8所述的装置，其中，所述一个或多个处理器还被配置为：
确定所述第一数据速率是否已存储在非易失性存储器中；以及
如果确定所述第一数据速率存储在所述非易失性存储器中，则将所述装置设置为以所述第一数据速率进行操作。
10.根据权利要求8或9所述的装置，其中，所述一个或多个处理器还被配置为：
将第一电可擦除可编程只读存储器映射存储在主机可访问存储器缓冲器中，其中，所述第一电可擦除可编程只读存储器映射指定所述第一数据速率。
11.根据权利要求8至10中任一项所述的装置，其中，所述一个或多个处理器被配置为通过以下操作来在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述装置进行初始化：
确定在所述第二数据速率和所述主机数据速率之间是否存在时钟和数据恢复失锁；以及
如果确定在所述第二数据速率和所述主机数据速率之间不存在时钟和数据恢复失锁，则以所述第二数据速率对所述装置进行初始化。
12.根据权利要求11所述的装置，其中，所述装置被配置为以第三数据速率进行操作，所述一个或多个处理器还被配置为：
如果确定在所述第二数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则在所述第三数据速率与所述主机数据速率匹配的情况下以所述第三数据速率对所述装置进行初始化。
13.根据权利要求8至13中任一项所述的装置，其中，所述一个或多个处理器被配置为通过以下操作来在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述装置进行初始化：
将时钟和数据恢复设置为旁路模式。
14.根据权利要求8至13中任一项所述的装置，其中，所述一个或多个处理器还被配置为：
如果在所述第一数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则进行以下操作：
向所述主机模块发送指示所述装置未被插入所述主机模块的引脚信号；以及
向所述主机模块发送指示所述装置被插入所述主机模块的另一引脚信号。
15.一种系统，包括：
主机模块；以及
光学模块，被配置为插入所述主机模块，所述光学模块被配置为：
向主机模块发送指示所述光学模块被插入所述主机模块的引脚信号，其中，所述光学模块被配置为至少以第一数据速率和第二数据速率进行操作；
从所述主机模块接收主机数据速率的指示；
确定在所述第一数据速率和所述主机数据速率之间是否存在时钟和数据恢复失锁；以及
如果确定在所述第一数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则在所述第二数据速率与所述主机数据速率匹配的情况下以所述第二数据速率对所述光学模块进行初始化。
16.根据权利要求15所述的系统，其中，所述光学模块被配置为：
确定所述第一数据速率是否已存储在非易失性存储器中；以及
如果确定所述第一数据速率存储在所述非易失性存储器中，则将所述光学模块设置为以所述第一数据速率进行操作。
17.根据权利要求15或16所述的系统，其中，所述光学模块被配置为：
将第一电可擦除可编程只读存储器映射存储在主机可访问存储器缓冲器中，其中，所述第一电可擦除可编程只读存储器映射指定所述第一数据速率。
18.根据权利要求15至17中任一项所述的系统，其中，如果所述第二数据速率与所述主机数据速率匹配，则所述光学模块被配置为：
确定在所述第二数据速率与所述主机数据速率之间是否存在时钟和数据恢复失锁；
如果确定在所述第二数据速率与所述主机数据速率之间不存在时钟和数据恢复失锁，则以所述第二数据速率对所述光学模块进行初始化；以及
如果确定在所述第二数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则在第三数据速率与所述主机数据速率匹配的情况下以所述第三数据速率对所述光学模块进行初始化。
19.根据权利要求15至18中任一项所述的系统，其中，为了在所述第二数据速率与所述主机数据速率匹配的情况下对所述光学模块进行初始化，所述光学模块被配置为：
将时钟和数据恢复设置为旁路模式。
20.根据权利要求15至19中任一项所述的系统，其中，所述光学模块被配置为：
如果在所述第一数据速率和所述主机数据速率之间存在时钟和数据恢复失锁，则进行以下操作：
向所述主机模块发送指示所述光学模块未被插入所述主机模块的引脚信号；以及
向所述主机模块发送指示所述光学模块被插入所述主机模块的另一引脚信号。
21.一种计算机可读介质，包括用于执行权利要求1至7中任一项所述的方法的指令。
CN201880013404.0A 2017-02-23 2018-02-21 多身份光学模块 Active CN110325973B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762462646P 2017-02-23 2017-02-23
US62/462,646 2017-02-23
US15/499,196 2017-04-27
US15/499,196 US10164706B2 (en) 2017-02-23 2017-04-27 Multi-identity optics modules
PCT/US2018/018879 WO2018156533A1 (en) 2017-02-23 2018-02-21 Multi-identity optics modules

Publications (2)

Publication Number Publication Date
CN110325973A true CN110325973A (zh) 2019-10-11
CN110325973B CN110325973B (zh) 2023-07-18

Family

ID=63166654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880013404.0A Active CN110325973B (zh) 2017-02-23 2018-02-21 多身份光学模块

Country Status (4)

Country Link
US (2) US10164706B2 (zh)
EP (1) EP3586239B1 (zh)
CN (1) CN110325973B (zh)
WO (1) WO2018156533A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117424643A (zh) * 2023-12-18 2024-01-19 科谱半导体(天津)有限公司 光通信方法、系统、存储介质及设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164706B2 (en) 2017-02-23 2018-12-25 Cisco Technology, Inc. Multi-identity optics modules
CN111049576B (zh) * 2019-12-27 2022-03-11 深圳市光为光通信科技有限公司 一种光模块los告警的方法
TWI749732B (zh) * 2020-08-26 2021-12-11 佳必琪國際股份有限公司 光模組及其訊號處理方法
US11777609B2 (en) 2022-01-27 2023-10-03 Cisco Technology, Inc. Optical transceiver misconnection discovery

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004002023A2 (en) * 2002-06-25 2003-12-31 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US20050111845A1 (en) * 2002-06-25 2005-05-26 Stephen Nelson Apparatus, system and methods for modifying operating characteristics of optoelectronic devices
CN101098205A (zh) * 2006-06-27 2008-01-02 中兴通讯股份有限公司 一种实现任意速率业务接入信号的恢复装置及控制方法
CN101800603A (zh) * 2010-02-11 2010-08-11 瑞斯康达科技发展股份有限公司 光网络中根据速率进行自适应的方法和一种信号传输装置
CN102547491A (zh) * 2010-12-29 2012-07-04 中兴通讯股份有限公司 光线路终端、光网络单元和无源光网络系统
CN103069753A (zh) * 2010-08-26 2013-04-24 思科技术公司 可缩放高速千兆位活动集束链路和测试器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862322B1 (en) 2000-05-19 2005-03-01 International Business Machines Corporation Switchable-bandwidth optical receiver
US7561855B2 (en) * 2002-06-25 2009-07-14 Finisar Corporation Transceiver module and integrated circuit with clock and data recovery clock diplexing
US8824280B2 (en) 2009-06-30 2014-09-02 Telefonaktiebolaget L M Ericsson (Publ) Method and arrangement for enabling link status propagation
US8255582B2 (en) * 2010-07-09 2012-08-28 Sae Magnetics (H.K.) Ltd. Optical communication module, universal serial bus cable with the same and processing method of data transfer thereof
US8816776B2 (en) 2012-11-13 2014-08-26 Lsi Corporation Loss of lock detector for clock and data recovery system
US9438346B2 (en) 2014-01-13 2016-09-06 Cisco Technology, Inc. Dual rate transceiver
US10164706B2 (en) 2017-02-23 2018-12-25 Cisco Technology, Inc. Multi-identity optics modules

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004002023A2 (en) * 2002-06-25 2003-12-31 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US20040076113A1 (en) * 2002-06-25 2004-04-22 Aronson Lewis B. Transceiver module and integrated circuit with multi-rate eye openers and bypass
US20050111845A1 (en) * 2002-06-25 2005-05-26 Stephen Nelson Apparatus, system and methods for modifying operating characteristics of optoelectronic devices
CN101098205A (zh) * 2006-06-27 2008-01-02 中兴通讯股份有限公司 一种实现任意速率业务接入信号的恢复装置及控制方法
CN101800603A (zh) * 2010-02-11 2010-08-11 瑞斯康达科技发展股份有限公司 光网络中根据速率进行自适应的方法和一种信号传输装置
CN103069753A (zh) * 2010-08-26 2013-04-24 思科技术公司 可缩放高速千兆位活动集束链路和测试器
CN102547491A (zh) * 2010-12-29 2012-07-04 中兴通讯股份有限公司 光线路终端、光网络单元和无源光网络系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
雷利娟等: "ADN2814时钟和数据恢复IC在光纤通信中的应用", 《国外电子元器件》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117424643A (zh) * 2023-12-18 2024-01-19 科谱半导体(天津)有限公司 光通信方法、系统、存储介质及设备

Also Published As

Publication number Publication date
EP3586239B1 (en) 2021-01-27
US10419108B2 (en) 2019-09-17
EP3586239A1 (en) 2020-01-01
US10164706B2 (en) 2018-12-25
CN110325973B (zh) 2023-07-18
US20180241467A1 (en) 2018-08-23
WO2018156533A1 (en) 2018-08-30
US20190081699A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
CN110325973A (zh) 多身份光学模块
US10163525B2 (en) Test apparatus based on binary vector
WO2018184459A1 (en) Universal serial bus network switch
KR20130042370A (ko) Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치
CA2753885A1 (en) Smart card reader
KR20200091401A (ko) 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트
US20210405314A1 (en) Management interface handler to expedite module boot time in pluggable optical modules
WO2015013428A1 (en) Using usb signaling on a usb host to trigger a usb device to enter a mode of operation
CN105528314B (zh) 一种数据处理方法及控制设备
CN103139098A (zh) 数据传输控制方法、装置和系统以及光纤通道交换机
KR101593872B1 (ko) 통신 시스템에서 송신기 등화를 구성하기 위한 기술
US7100038B2 (en) System and method for device parameter persistence
CN109542812A (zh) 数据通信控制方法、装置及终端设备
CN113268358B (zh) 数据通信方法、装置和系统及多设备级联系统
FR3113748A1 (fr) Procédé de stockage d’instructions dans une mémoire programme et système associé.
TWI685175B (zh) 在一電池模組中管理多機電通訊系統的方法以及裝置
CN113064652B (zh) 用于中央处理单元的启动代码的装置、方法、设备和介质
US11983138B2 (en) Self-configuring SSD multi-protocol support in host-less environment
US20230325343A1 (en) Self-configuring ssd multi-protocol support in host-less environment
CN110321263A (zh) 硬盘监控系统
US11513978B2 (en) Dual data ports with shared detection line
US11144496B2 (en) Self-configuring SSD multi-protocol support in host-less environment
KR102675841B1 (ko) 바이너리 벡터 기반의 테스트 장치
CN115981552A (zh) 内嵌式存储装置及其设备管理方法
JP2000222077A (ja) 光ディスク装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant